JPS5943870B2

JPS5943870B2 - カウンタ装置

Info

Publication number: JPS5943870B2
Application number: JP4935280A
Authority: JP
Inventors: 重一高島
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1980-04-15
Filing date: 1980-04-15
Publication date: 1984-10-25
Also published as: JPS56146363A

Description

【発明の詳細な説明】この発明はテレビジョン信号に同期して計数動作を行う
カウンタ装置に関する。

一般にテレビジョン信号に内期して信号処理等を行う機
器においては、その処理のタイミングをとるためにＮｆ
Ｈ（Ｎ；整数、ｆＨ；一水平走査周波数）なる基本クロ
ックをＮ分周するカウンタ回路が用いられる。

このＮ分周カウンタ回路の周期と、テレビジョン信号の
周期は、当然一致するが、映像信号の特定の位置とＮ分
周カウンターの特定の計数値とを一致させようとした場
合は、更にカウンターの初期セットを水平同期信号によ
り行う必要がある。これはたとえばカウンターの出力を
利用して１水平期間内にメモリ回路のデータを読み出す
場合が考えられる。上記のような信号処理のために使用
するカウンタ装置として、第１図に示すような装置が考
えられている。

第１図において、１１はＮｆＨの周波数の基本クロック
入力端であり、カウンタ回路÷二：′ｉ？、一禁″、′
１、一：：？：：＝：１：一また、カウンター１２のカ
ウント出力は、リセット不惑領域パルス発生器１３に入
力される。このリセット不惑領域ノゞルス発生器１３は
、カウンター１２の計数値が１水平周期分（＝Ｎ個）と
なつた場合にパルスＣを発生する。このパルスＣは、先
のゲート回路１４に加えられる。このゲート回路１４は
、パルスＣの期間に、映像信号から分離された水平同期
パルスＤが入力した場合、つまり両入力端のパルスが一
致した場合には出力パルスが出ない。また、このゲート
回路１４は水平同期パルスＤがパルスＣのパルス期間に
あると、リセットパルスＥを出力し、カウンター１２を
リセットする。したがつて上記のカウンタ装置における
パルスと映像信号との関係は、第２図に示すようになる
。第２図ａは映像信号、同図ｂは基本クロック、同図ｃ
はリセット不惑領域パルス発生器１３の出力、同図ｄは
水平同期パルス、同図ｅはゲート回路１４が得られるリ
セットパルスである。ゲート回路１４は、両入力パルス
Ｃ、Ｄが一致すると、リセットパルスＥを出力しないの
で、カウンタ回路１２は自動的に自己りセツトする循環
動作となる。上記のカウンタ装置のりセツト動作は、シ
ステム動作の開始時には必らず行なわれるものであるが
、更に放送局側で行なわれる映像信号の同期信号切換時
にも行なわれる。

このカウンタ装置において特に問題になるのは、後者の
場合で、システム動作中に行なわれる場合が多い。りセ
ツト動作が行なわれると、カウンターはりセツトされあ
る計数値からりセツトの計数値（例えばＯ）まで飛ぶこ
とになる。このことはある水平周期で行うべき処理が不
完全になる恐れがあることを意味する。とくに、カウン
ターの出力を利用して読み出しあるいは書き込みしてい
るメモリ回路がダイナミツク形のシストレジスタを使用
されていると、その駆動クロツクの数が狂つてしまい対
応ビツトが変つてしまう場合がある。この発明は上記し
たような事情に対処すべくなされたもので、一水平周期
に行うべき処理を完全にするために有効な出力を得ると
ともに、同期信号との同期を得るカウンタ装置を提供す
ることを目的とする。

以下この発明の一実施例を図面を参照して説明する。

第３図において２１は基本クロツクＮｆＨの入力端子で
あり、Ｎ段のプリセツタブルカウンタ一２２に接続され
ている。このブリセツタブルカウンタ一２２の計数値出
力は、第１、第２、第３のパルス発生回路２４，２５，
２６にも入力される。この第１、第２、第３のパルス発
生回路２４，２５，２６等は、計数値が所定の値になつ
た期間、第４図Ａ，ｂ，ｃに示すようなパルスＡｌ，Ｂ
ｌ，Ｃｌを出力する。前記パルスＡ１は、アンド回路３
０の第１入力端に加えられ、パルスＢ１はアンド回路３
３の第１入力端に加えられ、パルスＣ１は、アンド回路
３１の第１入力端に加えられる。

入力端３５には、水平同期パルスが入力され、これはパ
ルス整形回路３６において整形され、パルスＨＰとなる
。

このパルスＨＰは、アンド回路３３の第２入力端、アン
ド回路３０の第３人力端、アンド回路３１の第２入力端
に加えられる。アンド回路３３の出力は、フリツプフロ
ツプ回路３７のセツト入力端に加えられる。また、アン
ド回路３０，３１の出力は、オア回路３２の第１、第２
入力端に加えられ、このオア回路３２の出力は、フリツ
プフロツプ回路３８のセツト入力端に加えられる。フリ
ツプフロツプ回路３８の反転出力Ｑは、アンド回路４１
，４２の第１入力端に加えられ、非反転出力Ｑは、アン
ド回路４３の第１入力端に加えられる。

またフリツプフロツプ回路３７の非反転出力Ｑは、アン
ド回路４２の第２入力端に加えられるとともに先のアン
ド回路３０の第２入力端に加えられる。前記アンド回路
４１の第２入力端、アンド回路４２の第３入力端、アン
ド回路４３の第２入力端には、プリセツタブルカウンタ
一２２の計数（直がオール１であることを検知するゲー
ト回路２３の出力が加えられる。

前記アンド回路４３の出力は、１ビツト遅延回路４４に
も入力される。

この１ビツト遅延回路４４の出力は、前記フリツプフロ
ツプ回路３７，３８のりセツト端子に加えられる。上記
したカウンタ装置によつて得られるパルスＡ１は（２ｍ
＋１）ビツト、・パルスＢ１はｍビツト、パルスＣ１は
、（３ｍ＋１）ビツトのパルス幅である。

さらに、プリセツタブルカウンタ一２２は、アンド回路
４１，４２，４３の出力によつて、その分周比が可変制
御される。

つまり、１第１状態のパルス７＝１，ｋ＝０，１＝Ｏのときｎ分
周器として動作する。

２第２状態のパルス７＝０，ｋ＝１，１＝０のとき（ｎ
＋１）分周器として動作する。

３第３状態のパルス７＝０，ｋ−０，１＝１のとき（ｎ
＋ｍ）分周器として動作する。

次に動作を説明する。

今、フリツプフロツプ回路３ｒ，３８がりセツト状態に
あるものとする。この状態においてはフリツプフロツプ
回路３１，３８の非反転出力Ｑ，Ｑは０１反転出力Ｑ，
Ｑは１である。このため、アンド回路４１の出力７＝１
となる。また、アンド回路３０は、入力を禁止する。こ
のことは、カウンター２２は、ｎ分周器として動作し、
第１状態であることを意味する。この第１状態において
は、第４図ｄに示すパルスＨＰが、パルスＡｌ，Ｂｌ，
Ｃｌの位相に対して、位置ＨＰｌにあることを意味する
。これ｝ま、ビデオ信号に対してカウンタ２２の同期が
完全であることを意味する。次に何らの条件で、パルス
ＨＰがずれて、第４図に示す位置ＨＰ２に来たとする。

このときは、アンド回路３１から、パルスＣ１とＨＰ２
による出力があるためフリツプフロツプ回路３８がセツ
トされる。

したがつて、アンド回路４３の出力ｌ＝１となる。これ
は、第２状態を意味し、カウンタ２２は、（ｎ＋ｍ）分
周器とし動作する。カウンタ２２が（ｎ＋ｍ）分周器と
して動作すると、パルスＡｌ，Ｂｌ，Ｃｌは、ｍビツト
分遅れることになる。

つまり、パルスＰＨ２は、次第に（１水平周期毎にｍビ
ツトづつ）、パルスＣ１の（３ｍ＋１）ビツト区間に近
づくことになる。そして、パルスＨＰがパルスＨＰ３の
位相位置になると、アンド回路３３から出力が得られる
。つまりパルスＢ１とパルスＨＰ３の論理動作によつて
フリツプフロツプ回路３７がセツトされる。フリツプフ
ロツプ回路３ｒがセツトされると、その非反転出力Ｑは
１、反転出力ＱはＯとなる。このため、アンド回路４２
の出力ｋ−１となる。これは、カウンター２２が第２状
態となることを意味し、（ｎ＋１）分周器として動作す
る。つまり、カウンター２２は、パルスＣ１の（３ｍ＋
１）ビツト区間でかつパルスＢ１の区間にパルスＨＰが
位置すると、（ｎ＋１）分周器として動作する。このカ
ウンター２２の（ｎ＋１）分周動作によつて、水平周期
毎に１ビツトづつパルスＨＰ３は、パルスＡ１の（２ｍ
＋１）ビツト区間に近づくことになる。

この動作が繰り返えされ、パルスＨＰがパルスＡ１の（
２ｍ＋１）ビツト区間に１ビツト侵入したときは、次の
動作が得られる。アンド回路３０から出力が得られ、フ
リツプフロツプ回路３８の非反転出力Ｑが１となる。

このため、アンド回路４３の出力１−１となりカウンタ
２２は、（ｎ＋ｍ）分周器として動作する。したがつて
、次の水平周期には、パルスＨＰは、ｍビツトシフトし
、ＨＰｌの位相位置に移動する。このとき、先のアンド
回路４３の出力２＝１は、１ビツト遅延回路４４を介し
てフリツプフロツプ回路３ｒ，３８をりセツトする。し
たがつて、カウンター２２は、すぐにｎ分周器に切換え
られる。よつてパルスＨＰは、パルスＨＰｌの位相位置
に引き込まれ安定することになる。上記したカウンタ装
置は、テレビジヨン信号に同期して動作するゴースト除
去装置とか文字表示器などに有効に利用することができ
る。

このカウンタ装置は、特に、同期用の基準パルス（水平
同期パルス）をカウンタ社数値の正確な位置に引き込む
ことができる。上記のｍビツトは、最大士ｍビツトのジ
ツタ一が水平同期信号に予想されるときの値である。ま
たカウンター２２の段数Ｎは、Ｎ＋１（２ −１）
≧ｎ＋ｍであることが好ましい。

上記したようにこの発明は、一水平周期に行うべき処理
を完全にするための有効なカウンター出力を得るととも
に、同期信号の引き込みも、迅速であつてかつ１ビツト
づつの微少な引き込み動作を得、さらに、中心位置への
飛込み引き込みを得るカウンタ装置を提供できる。

【図面の簡単な説明】

第１図はこの発明に供するカウンタ装置の構成図、第２
図ａ−ｅは第１図のカウンタ装置の動作説明図、第３図
はこの発明の一実施例を示す構成説明図、第４図ａ−ｄ
は、第３図の装置の動作説明図である。２２・・・・・・プリセツタブルカウンタ一、２３・・
・・・・ゲート回路、２４，２５，２６・・・・・・第
１、第２、第３のパルス発生回路、３０，３１，３３，
４１〜４３・・・・・・アンド回路、３６・・・・・・
パルス整形回路、３７，３８・・・・・・フリツプフロ
ツプ回路、４４・・・・・・遅延回路。

Claims

【特許請求の範囲】

１基本クロックを分周するプリセツタブルカウンタと
、このプリセツタブルカウンタの計数値出力が入力され
、所定の計数値の区間に第１のパルス、この第１のパル
スの前縁に前縁が同期して前記第１のパルス幅よりも長
い第２のパルス、この第２のパルスの後縁と前記第１の
パルスの後縁間の第３のパルスを発生するパルス発生手
段と、第１、第２、第３のパルス及び水平周期の第４の
パルスが入力され、前記第４のパルスが前記第１、第２
、第３のパルス区間の何れにも不一致の場合は前記プリ
セツタブルカウンタをＮ＋Ｍ分周器、第４のパルスが第
２、第３パルス区間の共通区間に一致する場合には該プ
リセツタブルカウンタをＮ＋１分周器に設定し、このＮ
＋１分周動作のために前記第４のパルスが前記第１のパ
ルス区間に一致したことを検出して該プリセツタブルカ
ウンタを再びＮ＋Ｍ分周器に切換えたのちＮ分周器に切
換える制御手段とを具備したことを特徴とするカウンタ
装置。