JPS5944112A - 負帰還増幅器 - Google Patents
負帰還増幅器Info
- Publication number
- JPS5944112A JPS5944112A JP15482082A JP15482082A JPS5944112A JP S5944112 A JPS5944112 A JP S5944112A JP 15482082 A JP15482082 A JP 15482082A JP 15482082 A JP15482082 A JP 15482082A JP S5944112 A JPS5944112 A JP S5944112A
- Authority
- JP
- Japan
- Prior art keywords
- negative feedback
- transistor
- resistor
- load
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はオーディオ用ｉ４ワーアンプ等に用いて好適
な負帰還増幅器に関する。
な負帰還増幅器に関する。
背景技術とその問題点
斯の種負帰還増幅器の一例として、例えば第１図に示す
ようなものが、従来提案されている。即ち第１図におい
て、入力端子（１）が初段の差動増幅器（２）を構成す
るトランジスタ（３） 、 （４）の内、例えばトラン
ジスタ（３）のペースに接続され、トランジスタ（ａ）
＃ （４）の各コレクタはそれぞれ抵抗器（５）、（
６）を介して正の電源端子子Ｂに接続され、各エミッタ
はそＬそれ抵抗器（７） ＋ （８）を介して共通接続
された後定電流源（９）を介して負の電源端子−Ｂに接
続される。又トランジスタ（３Ｌ（４）の各ペースはそ
れぞれ抵抗器αＯ及びαルを介して接地される。
ようなものが、従来提案されている。即ち第１図におい
て、入力端子（１）が初段の差動増幅器（２）を構成す
るトランジスタ（３） 、 （４）の内、例えばトラン
ジスタ（３）のペースに接続され、トランジスタ（ａ）
＃ （４）の各コレクタはそれぞれ抵抗器（５）、（
６）を介して正の電源端子子Ｂに接続され、各エミッタ
はそＬそれ抵抗器（７） ＋ （８）を介して共通接続
された後定電流源（９）を介して負の電源端子−Ｂに接
続される。又トランジスタ（３Ｌ（４）の各ペースはそ
れぞれ抵抗器αＯ及びαルを介して接地される。
差動増幅器（２）の出力側はＡ級動作を行なう次段の差
動増幅器（ｌｅに接続される。即ち差動増幅器（２）の
トランジスタ（３） ＃ （４）の各コレクタが、それ
ぞれ差動増幅器クリを構成するトランジスタ（１１，（
１◆の各ペースに接続され、トランジスタα１．α峰の
各エミッタはそれぞれ抵抗器Ｄｌｔα→を介して共通接
続された後に抵抗器ｑカを介して正の電源端子子Ｂに接
続される。
動増幅器（ｌｅに接続される。即ち差動増幅器（２）の
トランジスタ（３） ＃ （４）の各コレクタが、それ
ぞれ差動増幅器クリを構成するトランジスタ（１１，（
１◆の各ペースに接続され、トランジスタα１．α峰の
各エミッタはそれぞれ抵抗器Ｄｌｔα→を介して共通接
続された後に抵抗器ｑカを介して正の電源端子子Ｂに接
続される。
又トランジスタα）のコレクタは、バイヤス用の複数個
のダイオード０→を介してトランジスタ（１つのコレク
ターエミツタ路を通シ、更に抵抗器に）を介して負の電
源端子−Ｂに接続される。一方トランジスタα◆のコレ
クタは、トランジスタｅυのコレクターエミツタ路を通
シ、更に抵抗器（２２１を介して負の電源端子−Ｂに接
続される。そしてトランジスタαりのペースがトランジ
スタＣυのコレクタに接続され、又トランジスタ（２１
＞のペースが自己のコレクタと相互接続される。つま）
トランジスタα！１１１．１０は所謂カレントミラー回
路を構成している。
のダイオード０→を介してトランジスタ（１つのコレク
ターエミツタ路を通シ、更に抵抗器に）を介して負の電
源端子−Ｂに接続される。一方トランジスタα◆のコレ
クタは、トランジスタｅυのコレクターエミツタ路を通
シ、更に抵抗器（２２１を介して負の電源端子−Ｂに接
続される。そしてトランジスタαりのペースがトランジ
スタＣυのコレクタに接続され、又トランジスタ（２１
＞のペースが自己のコレクタと相互接続される。つま）
トランジスタα！１１１．１０は所謂カレントミラー回
路を構成している。
又トランジスタα１．αＯの各コレクタがそれぞれ終段
のトランジスタ（２３） 、（２４１の各ベースに接続
され、トランジスタ（２３）のコレクタは正の電源端子
十Ｂに接続され、トランジスタ（ハ）のエミッタは抵抗
器（２ω、（２ｅ及びトランジスタａ、ａのエミッター
コレクタ路を介して負の電源端子−Ｂに接続される。ま
た、抵抗器ｅ■及び（Ｊ６）の共通接続点よシ出力端子
（２７）が取シ出され、更にこの共通接続点が負帰還用
の抵抗器（至）を介してトランジスタ（４）のベースに
接続される。
のトランジスタ（２３） 、（２４１の各ベースに接続
され、トランジスタ（２３）のコレクタは正の電源端子
十Ｂに接続され、トランジスタ（ハ）のエミッタは抵抗
器（２ω、（２ｅ及びトランジスタａ、ａのエミッター
コレクタ路を介して負の電源端子−Ｂに接続される。ま
た、抵抗器ｅ■及び（Ｊ６）の共通接続点よシ出力端子
（２７）が取シ出され、更にこの共通接続点が負帰還用
の抵抗器（至）を介してトランジスタ（４）のベースに
接続される。
入力端子（１）からの入力信号は、差動増幅器（２）に
供給されて電圧増幅され、その差動出力がＡ級動作する
差動増幅器α■で電流増幅された後駆動信号として終段
のトランジスタ（ハ）、（２４）に供給され、もって出
力端子（２７）に所望の出力信号が得られる。そして出
力端子（２７）に得られる出力信号の一部が抵抗器（２
８）を介して初段の差２動増幅器（２）に供給され、負
帰還がかけられる。
供給されて電圧増幅され、その差動出力がＡ級動作する
差動増幅器α■で電流増幅された後駆動信号として終段
のトランジスタ（ハ）、（２４）に供給され、もって出
力端子（２７）に所望の出力信号が得られる。そして出
力端子（２７）に得られる出力信号の一部が抵抗器（２
８）を介して初段の差２動増幅器（２）に供給され、負
帰還がかけられる。
ところで第１図の如き回路構成をなす従来回路の場合、
負帰還は第２図に示すように一次の時定数を持つ範囲（
６ｄＢ１０ａｔ）即ち同図において斜線で示す部分では
ほぼ安定して負帰還がかかるが、それ以上になると、即
ち６ｄＢ１０ｃｔの傾斜領域をはずれて１２ｄＢ１０ｃ
ｔの傾斜領域に入ってくると正帰還がかかシ発振するよ
うになる。そこで第１図の回路ではダイオードα→の両
端部分よ多負荷側を見たインピーダンスを高くとシ、こ
のインピーダンスとトランジスタ（２鴫及び（２４）の
入力容量とで形成される比較的低い周波数の時定数を用
いて負帰還ループの安定化を図っている。しかしこのよ
うな回路においては、出力端子（２ηに接続される負荷
が抵抗負荷を前提とする場合には問題ないが、負荷にリ
アクタンス成分を有するようなものが接続されると、ダ
イオードθ樽の両端よ多負荷側を見たインピーダンスは
、出力端子（２７）側に接続される負荷に支配され、こ
の結果負帰還が不安定な領域に入る可能性がでてくる。
負帰還は第２図に示すように一次の時定数を持つ範囲（
６ｄＢ１０ａｔ）即ち同図において斜線で示す部分では
ほぼ安定して負帰還がかかるが、それ以上になると、即
ち６ｄＢ１０ｃｔの傾斜領域をはずれて１２ｄＢ１０ｃ
ｔの傾斜領域に入ってくると正帰還がかかシ発振するよ
うになる。そこで第１図の回路ではダイオードα→の両
端部分よ多負荷側を見たインピーダンスを高くとシ、こ
のインピーダンスとトランジスタ（２鴫及び（２４）の
入力容量とで形成される比較的低い周波数の時定数を用
いて負帰還ループの安定化を図っている。しかしこのよ
うな回路においては、出力端子（２ηに接続される負荷
が抵抗負荷を前提とする場合には問題ないが、負荷にリ
アクタンス成分を有するようなものが接続されると、ダ
イオードθ樽の両端よ多負荷側を見たインピーダンスは
、出力端子（２７）側に接続される負荷に支配され、こ
の結果負帰還が不安定な領域に入る可能性がでてくる。
このような負荷による不安定さを避けるためには、例え
ば第３図に示すように、トランジスタα１のコレク夛と
トランジスタ（６）のコレクタの間にダイオード（１８
１） 、抵抗器（ハ）、抵抗器（３０）及びダイオード
（１８２）を直列接続し、抵抗器翰及び（３０の共通接
続点とアース間ｃ’ｚ所謂優勢負荷として例えば抵抗器
０力を接続するのが良い方法とされている。つまシこの
優勢負荷としての抵抗器０ルによ多負荷側にいかなる大
きさの負荷が接続されても抵抗器０］）の値を小さくし
ておけば、この抵抗器０９の値でダイオード（１８１）
及び（１８２）よ多負荷側を見たインピーダンスが支配
されることになるからである。
ば第３図に示すように、トランジスタα１のコレク夛と
トランジスタ（６）のコレクタの間にダイオード（１８
１） 、抵抗器（ハ）、抵抗器（３０）及びダイオード
（１８２）を直列接続し、抵抗器翰及び（３０の共通接
続点とアース間ｃ’ｚ所謂優勢負荷として例えば抵抗器
０力を接続するのが良い方法とされている。つまシこの
優勢負荷としての抵抗器０ルによ多負荷側にいかなる大
きさの負荷が接続されても抵抗器０］）の値を小さくし
ておけば、この抵抗器０９の値でダイオード（１８１）
及び（１８２）よ多負荷側を見たインピーダンスが支配
されることになるからである。
しかし、この抵抗器０◇の値は充分低く取る必要がある
ので、この抵抗器０］）の値とトランジスタ（ハ）及び
（２４）の入力容量とで形成される時定数では、負帰還
ループを安定化領域に入るようにするには不足である。
ので、この抵抗器０］）の値とトランジスタ（ハ）及び
（２４）の入力容量とで形成される時定数では、負帰還
ループを安定化領域に入るようにするには不足である。
従って新たにこれらの入力容量よシ犬きガコンデンサ０
→を抵抗器０１）と並列に接続す不必要がある。しかし
ながら、このような構成とすると周波数特性の高域では
、トランジスタ榊の負荷が見掛は上大変大きいものとな
シ、この負荷を駆動するためにトランジスタα→に予め
大きなアイドリング電流を流さなければならず、例えば
第２図においてカットオフ周波数ｆ。（この場合１ ｋ
Ｈｚ位）の所のアイドリング電流に対して負帰還の安定
領域の略限昇値である周波数ｆ１（この場合１０ｋＨｚ
位）の所では約１０倍のアイドリング電流を予め流して
おく必要があシ、従ってこの大きなアイドリング電流に
よ、９）ランジスタα埠等が発熱する問題を生じ、この
発熱防止対策のためコスト的にも高価になる等の欠点が
あった。また逆にアイドリング電流を小さく抑えて無駄
な電流消費をなくそうとすると、その分高域の電力、供
給能力を犠牲にするしか々く、もって信頼性の低いまま
妥協せざるを得なかった。
→を抵抗器０１）と並列に接続す不必要がある。しかし
ながら、このような構成とすると周波数特性の高域では
、トランジスタ榊の負荷が見掛は上大変大きいものとな
シ、この負荷を駆動するためにトランジスタα→に予め
大きなアイドリング電流を流さなければならず、例えば
第２図においてカットオフ周波数ｆ。（この場合１ ｋ
Ｈｚ位）の所のアイドリング電流に対して負帰還の安定
領域の略限昇値である周波数ｆ１（この場合１０ｋＨｚ
位）の所では約１０倍のアイドリング電流を予め流して
おく必要があシ、従ってこの大きなアイドリング電流に
よ、９）ランジスタα埠等が発熱する問題を生じ、この
発熱防止対策のためコスト的にも高価になる等の欠点が
あった。また逆にアイドリング電流を小さく抑えて無駄
な電流消費をなくそうとすると、その分高域の電力、供
給能力を犠牲にするしか々く、もって信頼性の低いまま
妥協せざるを得なかった。
発明の目的
この発明は斯る点に鑑み、無駄な電流を要する仁となく
、信頼性の高い安価な負帰還増幅器を提供するものであ
る。
、信頼性の高い安価な負帰還増幅器を提供するものであ
る。
発明の概要
この発明ではＡ級駆動の負帰還増幅器において、Ａ級駆
動用トランジスタのエミッタ側にインダクタを挿入し、
オープンルーグ時の周波数特性を制御することにより、
回路を安定化し、無駄な電流を除去して、信頼性の向上
、低廉化が達成できる。
動用トランジスタのエミッタ側にインダクタを挿入し、
オープンルーグ時の周波数特性を制御することにより、
回路を安定化し、無駄な電流を除去して、信頼性の向上
、低廉化が達成できる。
実施例
以下この発明の一実施例を、第４図及び第５図に基づい
て詳しく説明する。
て詳しく説明する。
第４図はこの発明の第１実施例を示すもので、同図にお
いて、第１図及び第３図と対応する部分には同一符号を
伺し、その詳細説明は省略する。
いて、第１図及び第３図と対応する部分には同一符号を
伺し、その詳細説明は省略する。
本実施例ではＡ級動作する差動増幅器αののトランジス
タ（１葎及び（１４１のエミッタ側、例えば抵抗器αう
とαの及び抵抗器αＱと０力の間にそれぞれインダクタ
０■及び（６）を接続し、これらのインダクタ０心と（
／３つと並列に必要に応じてダンパ用の抵抗器０）及び
０→を並列接続する。そしてこの際のカットオフ周波数
Ｌ１はインダクタ０◇、０埠のインダクタンス、Ｒ１は
抵抗器αや、（ト）の抵抗値である。因にＬｌを６．８
ｍＨ％ Ｒ１を８２０Ωとすると、カットオフ周波数
ｆ０は約２０ｋＨｚとなる。
タ（１葎及び（１４１のエミッタ側、例えば抵抗器αう
とαの及び抵抗器αＱと０力の間にそれぞれインダクタ
０■及び（６）を接続し、これらのインダクタ０心と（
／３つと並列に必要に応じてダンパ用の抵抗器０）及び
０→を並列接続する。そしてこの際のカットオフ周波数
Ｌ１はインダクタ０◇、０埠のインダクタンス、Ｒ１は
抵抗器αや、（ト）の抵抗値である。因にＬｌを６．８
ｍＨ％ Ｒ１を８２０Ωとすると、カットオフ周波数
ｆ０は約２０ｋＨｚとなる。
斯る構成によシトランジスタα１及びαゆのエミッタの
インピーダンスはカットオフ周波数ｆ。以上では略６ｄ
Ｂ１０ｃｔの傾斜で上昇され、これに伴って利得も６ｄ
Ｂ／ａｃｔの傾斜で低下していくので、ダイオード（１
８１）＝（１８２）の部分から負荷側を見たインピーダ
ンスは一定で負荷の増大は全くなく、従って上述の如く
予めアイドリング電流を大きくする必要もなく、また、
負帰還ループは常に広い周波数帯域にわたって安定な動
作を維持できる。
インピーダンスはカットオフ周波数ｆ。以上では略６ｄ
Ｂ１０ｃｔの傾斜で上昇され、これに伴って利得も６ｄ
Ｂ／ａｃｔの傾斜で低下していくので、ダイオード（１
８１）＝（１８２）の部分から負荷側を見たインピーダ
ンスは一定で負荷の増大は全くなく、従って上述の如く
予めアイドリング電流を大きくする必要もなく、また、
負帰還ループは常に広い周波数帯域にわたって安定な動
作を維持できる。
第５図はこの発明の第２実施例を示すもので、本実施例
では第４図における２段目を差動増幅器（６）の如く差
動構成とすることなく、単一のトランジスタ、例えばト
ランジスタ０→を用い、又カレントミラー回路を構成し
ているトランジスタ（至）及び０υの部分も抵抗負荷と
した場合である。即ちトランジスタα場のコレクタをバ
イヤス用のダイオードα時及び抵抗器に）を介して負の
電源端子−Ｂに接続する。又ととでは終段のトランジス
タ（２騰及び（２４）は複数個のトランジスタ、例えば
ダーリントン接続されたトランジスタ（２３１）〜（２
３３）及び（２４１）〜（２４ｇ）を用いるものとする
。そして抵抗器（イ）は、第４図における優勢負荷とし
ての抵抗器０力同様出力端子Ｃη側に接続される負荷に
対して無視できる程度の値（例えば１／１ｏ位の値）と
しておけば、ここでは専用の優勢負荷を設ける必要もな
い。
では第４図における２段目を差動増幅器（６）の如く差
動構成とすることなく、単一のトランジスタ、例えばト
ランジスタ０→を用い、又カレントミラー回路を構成し
ているトランジスタ（至）及び０υの部分も抵抗負荷と
した場合である。即ちトランジスタα場のコレクタをバ
イヤス用のダイオードα時及び抵抗器に）を介して負の
電源端子−Ｂに接続する。又ととでは終段のトランジス
タ（２騰及び（２４）は複数個のトランジスタ、例えば
ダーリントン接続されたトランジスタ（２３１）〜（２
３３）及び（２４１）〜（２４ｇ）を用いるものとする
。そして抵抗器（イ）は、第４図における優勢負荷とし
ての抵抗器０力同様出力端子Ｃη側に接続される負荷に
対して無視できる程度の値（例えば１／１ｏ位の値）と
しておけば、ここでは専用の優勢負荷を設ける必要もな
い。
このようにして本実施例の如く２段目が差動構成でなく
、シかも抵抗器に）の如く抵抗負荷の場合も有効で、本
実施例でも上記実施例に略同様の作用効果を得ることが
できる。
、シかも抵抗器に）の如く抵抗負荷の場合も有効で、本
実施例でも上記実施例に略同様の作用効果を得ることが
できる。
応用例
なお上述の実施例では、この発明をオーディオ用ノヤワ
ーアングに適用した場合を例にとシ説明したが、これに
限定されることなく、斯る機能を要するその他の回路に
も同様に適用可能である。
ーアングに適用した場合を例にとシ説明したが、これに
限定されることなく、斯る機能を要するその他の回路に
も同様に適用可能である。
発明の効果
上述の如くこの発明によれば、負帰還増幅器におけるＡ
級駆動のトランジスタのエミッタ側にインダクタを挿入
し、オープンルーグ時の周波数特性を制御するようにし
たので、広い周波数帯域にわたって安定した負帰還動作
を維持でき、また従来の如く予め大きなアイドリング電
流を流す必要もないので無駄な電流消費がなくなシ、発
熱、コストアップ等が解消され、回路の信頼性向上、低
廉化が達成できる。
級駆動のトランジスタのエミッタ側にインダクタを挿入
し、オープンルーグ時の周波数特性を制御するようにし
たので、広い周波数帯域にわたって安定した負帰還動作
を維持でき、また従来の如く予め大きなアイドリング電
流を流す必要もないので無駄な電流消費がなくなシ、発
熱、コストアップ等が解消され、回路の信頼性向上、低
廉化が達成できる。
第１図は従来回路の一例を示す接続面、第２図は第１図
の動作説明に供するだめの線図、第３図は第１図の改良
された従来回路の一例を示す接続図、第４図はこの発明
の一実施例を示す接続図、第５図はこの発明の他の実施
例を示す接続図である。 （２）、（ロ）は差動増幅器、α１．α凛はトランジス
タ、ｌ１１υ、ＯＱ。 （１η、Ｃ３］） 、Ｏｎ 、■、（ハ）は抵抗器、０
η、０埠はインダクタである。 １１図 第２１１ ８３図 第４図 ■−１−一■
の動作説明に供するだめの線図、第３図は第１図の改良
された従来回路の一例を示す接続図、第４図はこの発明
の一実施例を示す接続図、第５図はこの発明の他の実施
例を示す接続図である。 （２）、（ロ）は差動増幅器、α１．α凛はトランジス
タ、ｌ１１υ、ＯＱ。 （１η、Ｃ３］） 、Ｏｎ 、■、（ハ）は抵抗器、０
η、０埠はインダクタである。 １１図 第２１１ ８３図 第４図 ■−１−一■
Claims (1)
- Ａ級駆動の負帰還増幅器において、上記Ａ級駆動用トラ
ンジスタのエミッタ側にインダクタを挿入し、オープン
ループ時の周波数特性を制御するようにしたことを特徴
とする負帰還増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15482082A JPS5944112A (ja) | 1982-09-06 | 1982-09-06 | 負帰還増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15482082A JPS5944112A (ja) | 1982-09-06 | 1982-09-06 | 負帰還増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5944112A true JPS5944112A (ja) | 1984-03-12 |
Family
ID=15592583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15482082A Pending JPS5944112A (ja) | 1982-09-06 | 1982-09-06 | 負帰還増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5944112A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642787B1 (en) * | 1999-03-16 | 2003-11-04 | Mitel Semiconductor Limited | Differential amplifier with two long-tailed pairs of transistors |
-
1982
- 1982-09-06 JP JP15482082A patent/JPS5944112A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642787B1 (en) * | 1999-03-16 | 2003-11-04 | Mitel Semiconductor Limited | Differential amplifier with two long-tailed pairs of transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7365604B2 (en) | RF amplifier with a bias boosting scheme | |
| US6414553B1 (en) | Power amplifier having a cascode current-mirror self-bias boosting circuit | |
| CN100477495C (zh) | 用于功率放大器的电容耦合动态偏置升压电路 | |
| US5515005A (en) | Operational amplifier | |
| JP2005512376A (ja) | 電流ミラー回路を使用するバイアス補償を有する増幅器 | |
| US5844443A (en) | Linear high-frequency amplifier with high input impedance and high power efficiency | |
| US6486739B1 (en) | Amplifier with self-bias boosting using an enhanced wilson current mirror biasing scheme | |
| US6177837B1 (en) | Active low-pass filter | |
| CN100533953C (zh) | 具有阻抗可控制的偏置提升电路的放大器电路 | |
| US12463606B2 (en) | Power amplifier circuit | |
| CN100521511C (zh) | 具有扩展威尔逊电流镜自偏置提升电路的放大器电路 | |
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| JPH0580163B2 (ja) | ||
| US7113041B2 (en) | Operational amplifier | |
| US6870447B2 (en) | Tuning circuit | |
| US5828269A (en) | High-frequency amplifier with high input impedance and high power efficiency | |
| JPS5944112A (ja) | 負帰還増幅器 | |
| US6265908B1 (en) | Low voltage balun circuit | |
| JPS6011913A (ja) | 電流源回路 | |
| US20060033577A1 (en) | Amplifier circuit | |
| US4918400A (en) | Amplifier circuit | |
| US7123099B2 (en) | Two-stage amplifier with series L-R coupling network | |
| JPS6355242B2 (ja) | ||
| JP2001284969A (ja) | 電力増幅器 | |
| JP3253573B2 (ja) | Ｂｔｌ増幅回路 |