JPS5944799B2 - プリント配線回路網のリ−ク電流抑制方式 - Google Patents
プリント配線回路網のリ−ク電流抑制方式Info
- Publication number
- JPS5944799B2 JPS5944799B2 JP54028852A JP2885279A JPS5944799B2 JP S5944799 B2 JPS5944799 B2 JP S5944799B2 JP 54028852 A JP54028852 A JP 54028852A JP 2885279 A JP2885279 A JP 2885279A JP S5944799 B2 JPS5944799 B2 JP S5944799B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- line
- leakage current
- printed wiring
- connection line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Structure Of Printed Boards (AREA)
- Amplifiers (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
本発明は測光回路のリーク電流抑制装置に関するもので
ある。
ある。
従来、カメラに用いる測光回路は演算増幅器の入力端に
シリコンフォトをルの如き動電力型素子を接続した測光
アンプを用い該測光アンプをプリント配線板上に配設す
ることにより形成している。
シリコンフォトをルの如き動電力型素子を接続した測光
アンプを用い該測光アンプをプリント配線板上に配設す
ることにより形成している。
即ち、カメラに用いる測光回路としては起電力型素子電
流モードで駆動し信号ラインとしての接続線を介して光
電流を測光回路網に入力して測光出力を得ると共に測光
回路網及び接続線をプリント配線板上に配設している。
この様に測光アンプが配設されたプリント配線板上には
光起電力型素子の出力電流を演算増幅器に入力する信号
線としての接続線の他に測光アンプヘの電源を供給する
ための電源ラインやアースライン等種々の配線が附され
、該配線には種々のポテンシャルが与えられている。こ
のため前記信号線に流れる光起電力型素子からの光電流
が他の配線へリークしたり、他の配線から信号線へ電流
が流れ込んだりし、リーク電流の影響を受ける欠点があ
つた。即ち、上述の如く、測光回路においては電流モー
ドにて受光素子を駆動しているため、信号線の電位と異
なる電位を有するラインが信号線に近接に配設されてい
る場合、信号線と該信号線とは異なる電位を有するライ
ン間にリーク電流が生じ光電流が正確な値とならない欠
点があつた。該リーク電流は極めて微弱な電流のため、
通常のプリント配線された電気回路においてはさほと澗
題とはならないが、カメラ等の測光回路においては光起
電力型素子の出力である光電流が微弱なため上記リーク
電流による影響が顕著に表われ、正確な測光値を得るこ
とが出来なかつた。本発明は、この点に鑑みなされたも
ので、プリント配線された第１及び第２の接続線を介し
て被写体光受光用光電変換素子（実施例第４図の１０１
に相当する。
流モードで駆動し信号ラインとしての接続線を介して光
電流を測光回路網に入力して測光出力を得ると共に測光
回路網及び接続線をプリント配線板上に配設している。
この様に測光アンプが配設されたプリント配線板上には
光起電力型素子の出力電流を演算増幅器に入力する信号
線としての接続線の他に測光アンプヘの電源を供給する
ための電源ラインやアースライン等種々の配線が附され
、該配線には種々のポテンシャルが与えられている。こ
のため前記信号線に流れる光起電力型素子からの光電流
が他の配線へリークしたり、他の配線から信号線へ電流
が流れ込んだりし、リーク電流の影響を受ける欠点があ
つた。即ち、上述の如く、測光回路においては電流モー
ドにて受光素子を駆動しているため、信号線の電位と異
なる電位を有するラインが信号線に近接に配設されてい
る場合、信号線と該信号線とは異なる電位を有するライ
ン間にリーク電流が生じ光電流が正確な値とならない欠
点があつた。該リーク電流は極めて微弱な電流のため、
通常のプリント配線された電気回路においてはさほと澗
題とはならないが、カメラ等の測光回路においては光起
電力型素子の出力である光電流が微弱なため上記リーク
電流による影響が顕著に表われ、正確な測光値を得るこ
とが出来なかつた。本発明は、この点に鑑みなされたも
ので、プリント配線された第１及び第２の接続線を介し
て被写体光受光用光電変換素子（実施例第４図の１０１
に相当する。
）が反転入力端子及び非反転入力端子間に接続され、該
光電変換素子を電流モードで駆動する演算増巾器（実施
例、第４図の１００に相当する。）をプリント配線基板
上に配設すると共に、前記反転及び非反転入力端子電位
を同電位に設定して前記第１及び第２の接続線電位を同
電位となし、かつ、第１の接続線（実施例、第４図′の
１０１に相当する。
光電変換素子を電流モードで駆動する演算増巾器（実施
例、第４図の１００に相当する。）をプリント配線基板
上に配設すると共に、前記反転及び非反転入力端子電位
を同電位に設定して前記第１及び第２の接続線電位を同
電位となし、かつ、第１の接続線（実施例、第４図′の
１０１に相当する。
）を第２の接続線（実施例、第４図の１０１″に相当す
る。）と挾持する様に前記第１の接続線に沿つて配設さ
れるガード′ライン（実施例、第４図の１１２に相当す
る。
る。）と挾持する様に前記第１の接続線に沿つて配設さ
れるガード′ライン（実施例、第４図の１１２に相当す
る。
；を設け、第１の接続線を第２の接続線の少なくとも１
部と共に前記ガードラインにて囲み、該ガードラインに
前記第２の接続線電位と約同電位を印加し、第１の接続
線を同電位のガードライン及び第２の接続線で囲み、第
１の接続線に対するりーク電流を防止せんとするもので
ある。以下図面によつて本発明を詳細に説明する。
部と共に前記ガードラインにて囲み、該ガードラインに
前記第２の接続線電位と約同電位を印加し、第１の接続
線を同電位のガードライン及び第２の接続線で囲み、第
１の接続線に対するりーク電流を防止せんとするもので
ある。以下図面によつて本発明を詳細に説明する。
第１図は光起電力光電変換素子を受光素子とする測光回
路の一例を示す回路接続図である。図において、１００
は高入力インピーダンス演算増幅器、１０１はシリコン
フオトセルの如き光電変換素子、１０２は対数圧縮特性
を得るためのダイオードで、図の如くこれを増幅器１０
０の帰還路に接続することにより、１００の入力におけ
る１０１による光電流が対数圧縮され１００の出力端へ
は被写体輝度のアペツクス値Ｂｖに対する直線的変化の
出力電圧が得られる。１０３は演算増幅器１００のオフ
セツト電圧を調整するための抵抗、１０４はメーター等
の露光値表示装置、１０５は該表示装置の調整抵抗、１
０６は測光回路のレベル設定のための定電圧源で増幅器
の非反転入力のバイアスを与える。
路の一例を示す回路接続図である。図において、１００
は高入力インピーダンス演算増幅器、１０１はシリコン
フオトセルの如き光電変換素子、１０２は対数圧縮特性
を得るためのダイオードで、図の如くこれを増幅器１０
０の帰還路に接続することにより、１００の入力におけ
る１０１による光電流が対数圧縮され１００の出力端へ
は被写体輝度のアペツクス値Ｂｖに対する直線的変化の
出力電圧が得られる。１０３は演算増幅器１００のオフ
セツト電圧を調整するための抵抗、１０４はメーター等
の露光値表示装置、１０５は該表示装置の調整抵抗、１
０６は測光回路のレベル設定のための定電圧源で増幅器
の非反転入力のバイアスを与える。
なお本回路においては、１０６の定電圧源は周囲温度の
変化に対して負の温度係数を有するようにして温度補償
を行なつている。１０７は１０６の調整抵抗、１０８は
電源電池、１０９は電源スイツチである。
変化に対して負の温度係数を有するようにして温度補償
を行なつている。１０７は１０６の調整抵抗、１０８は
電源電池、１０９は電源スイツチである。
また図に点線で示した回路は、演算増幅器１００の反転
入力回路をアースおよび電源正極回路との間のリーク抵
抗１１０，１１１で表わした等価回路であり、これによ
つて測光回路の低輝度側の特性が劣化する。第２図は第
１図に示したリーク電流による測光回路の特性劣化を示
す曲線図、横軸は被写体輝度Ｂｖ、縦軸は測光回路出力
電圧ＥＯである。
入力回路をアースおよび電源正極回路との間のリーク抵
抗１１０，１１１で表わした等価回路であり、これによ
つて測光回路の低輝度側の特性が劣化する。第２図は第
１図に示したリーク電流による測光回路の特性劣化を示
す曲線図、横軸は被写体輝度Ｂｖ、縦軸は測光回路出力
電圧ＥＯである。
図の曲線Ｑ，はリーク電流の存在しない場合の理想的特
性であり、Ｑ２は演算増幅器１００の反転入力一から非
反転入力十の電位より低い電位の回路（例えばアース回
路》へのリーク電流が存在する場合の特性であり、Ｑ，
は１００の反転入力一から非反転人力＋の電位より高い
電位の回路（例えば電源正極回路）へのリーク電流が存
在する場合の特性である。第１図において、演算増幅器
１００の反転入力回路からアース回路へのリークがある
場合、すなわち図の抵抗１１０が有限値となる場合には
被写体輝度に対応して光電変換素子１０１に生ずる光電
流１は対数圧縮素子１０２とリーク抵抗１１０に分流す
ることになり、従つて素子１０２へ流れる電流は光電流
１ｐからリーク電流１Ｌを差引いたＩｐ−１Ｌで表わさ
れる。
性であり、Ｑ２は演算増幅器１００の反転入力一から非
反転入力十の電位より低い電位の回路（例えばアース回
路》へのリーク電流が存在する場合の特性であり、Ｑ，
は１００の反転入力一から非反転人力＋の電位より高い
電位の回路（例えば電源正極回路）へのリーク電流が存
在する場合の特性である。第１図において、演算増幅器
１００の反転入力回路からアース回路へのリークがある
場合、すなわち図の抵抗１１０が有限値となる場合には
被写体輝度に対応して光電変換素子１０１に生ずる光電
流１は対数圧縮素子１０２とリーク抵抗１１０に分流す
ることになり、従つて素子１０２へ流れる電流は光電流
１ｐからリーク電流１Ｌを差引いたＩｐ−１Ｌで表わさ
れる。
これにより増幅器１００の出力電圧ＥＯはＢｖの低い方
で増加し第２のＱ２の如き特性になる。また反転入力回
路から電源正極回路へのリークがある場合には、図の１
１１の抵抗が有限値となり、対数圧縮素子１０２へは光
電流１ｐと１１１のリーク抵抗に流れるリーク電流１Ｃ
とわちＩｐ＋Ｉｂ：流れる。従つて増幅器１００の出力
電圧ＥＯはＢｖの低い方で減少し曲線Ｑ３の如き特性に
なる。本発明は上記の如き演算増幅器の反転入力回路を
非反転入力端子またはこれと同電位の回路網でカードし
、これらの両入力電位を同一電位とすることにより前記
リーク電流を抑制するものである。
で増加し第２のＱ２の如き特性になる。また反転入力回
路から電源正極回路へのリークがある場合には、図の１
１１の抵抗が有限値となり、対数圧縮素子１０２へは光
電流１ｐと１１１のリーク抵抗に流れるリーク電流１Ｃ
とわちＩｐ＋Ｉｂ：流れる。従つて増幅器１００の出力
電圧ＥＯはＢｖの低い方で減少し曲線Ｑ３の如き特性に
なる。本発明は上記の如き演算増幅器の反転入力回路を
非反転入力端子またはこれと同電位の回路網でカードし
、これらの両入力電位を同一電位とすることにより前記
リーク電流を抑制するものである。
第３図は本発明によるリーク電流抑制装置の一実施例を
示す回路接続図で、第１図の測光回路にガードラインを
施した回路が示してある。図において第１図と同じ部分
は同一符号で示してあり、′図中太線で示してある１１
２，１１２がリーク電流抑制用ガードラインである。
示す回路接続図で、第１図の測光回路にガードラインを
施した回路が示してある。図において第１図と同じ部分
は同一符号で示してあり、′図中太線で示してある１１
２，１１２がリーク電流抑制用ガードラインである。
図の演算増幅器１００のオフセツト電圧調整抵抗１０３
を調整して回路を零オフセツトにすることにより、１０
０の反転入力端子一と非反転入力端子十との間の電位差
は零となり、レベル設定用非反転入力電位で、反転入力
回路をカードすることにより前記リーク電流が抑制され
る。すなわちガードライン１１２，′１１２に近接して
電源正極回路またはアース回路等が配置されていても、
演算増幅器１００の反転入力回路からこれらの回路への
リークは、ガードラインと反転入力端子電位が同電位で
あるためリーク電流は生じない。
を調整して回路を零オフセツトにすることにより、１０
０の反転入力端子一と非反転入力端子十との間の電位差
は零となり、レベル設定用非反転入力電位で、反転入力
回路をカードすることにより前記リーク電流が抑制され
る。すなわちガードライン１１２，′１１２に近接して
電源正極回路またはアース回路等が配置されていても、
演算増幅器１００の反転入力回路からこれらの回路への
リークは、ガードラインと反転入力端子電位が同電位で
あるためリーク電流は生じない。
第４図は本発明によるリーク電流抑制装置を実際のプリ
ント配線回路に適用した一実施例を示す平面図である。
ント配線回路に適用した一実施例を示す平面図である。
今カメラが一眼レフレツクスカメラであるとし、そのス
ペース上の制限により、測光回路をぺンタプリズムの上
面に配置し、測光素子に光起電力光電変換素子に用いた
場合これらの各部は図示の如き配置となる。なお図にお
いて第１図、第３図に示した部分は同一符号で示してあ
り、１１３は絶縁基板、黒太線の部分は１１３上に配設
したブリント配線である。光起電力光電変換素子１０１
を電流モードで使用する図示の如き測光回路においては
、第４図に示すようなブリン卜配線板のパターン構造を
使用することにより、プリント板によるリーク電流を完
全に抑制し得るので、特に低輝度域における測光精度を
著しく改善し得て広範囲に作動し得る装置となし得る。
又、該第４図実施例では、光起電力変換素子１０１から
演算増幅器１００の反転入力端子−ヘ′
〃の信号線１
０１ に沿つて、他方の信号線１０１を配設することに
より、ガードラインとして信号線を兼用しており、プリ
ント配線の配線数を減少させている。以上の如く、本発
明では演算増巾器の入力端子に光電変換素子を第１と第
２の接続線を介して接続した測光回路に対して、上記第
１の接続線を該第１の接続線と同電位の上記第２接続線
とカードラインにて囲む様にしたものであるので、第１
の接続線に対するリークを抑制出来ると共に、力一ドラ
インの一部として第２の接続線を兼用させることが出来
るものである。
ペース上の制限により、測光回路をぺンタプリズムの上
面に配置し、測光素子に光起電力光電変換素子に用いた
場合これらの各部は図示の如き配置となる。なお図にお
いて第１図、第３図に示した部分は同一符号で示してあ
り、１１３は絶縁基板、黒太線の部分は１１３上に配設
したブリント配線である。光起電力光電変換素子１０１
を電流モードで使用する図示の如き測光回路においては
、第４図に示すようなブリン卜配線板のパターン構造を
使用することにより、プリント板によるリーク電流を完
全に抑制し得るので、特に低輝度域における測光精度を
著しく改善し得て広範囲に作動し得る装置となし得る。
又、該第４図実施例では、光起電力変換素子１０１から
演算増幅器１００の反転入力端子−ヘ′
〃の信号線１
０１ に沿つて、他方の信号線１０１を配設することに
より、ガードラインとして信号線を兼用しており、プリ
ント配線の配線数を減少させている。以上の如く、本発
明では演算増巾器の入力端子に光電変換素子を第１と第
２の接続線を介して接続した測光回路に対して、上記第
１の接続線を該第１の接続線と同電位の上記第２接続線
とカードラインにて囲む様にしたものであるので、第１
の接続線に対するリークを抑制出来ると共に、力一ドラ
インの一部として第２の接続線を兼用させることが出来
るものである。
第１図は従来の測光回路の一例を示す回路接ｉ図、第２
図はリーク電流による測光回路の特性劣化を示す曲線図
、第３図は本発明によるリーク電流抑制装置の一実施例
を示す回路接続図、第４図は本発明のリーク電流抑制装
置を施したプリント配線板の平面図である。 １００・・・・・・演算増幅器、１０１・・・・・・光
電変換素子、１０『，１０１Ｉ・・・・・・信号線、１
０２・・・・・・対数圧縮用ダイオード、１０３・・・
・・・オフセツト調整抵抗、１０４・・・・・俵示用メ
ーター、１０５・・・・・・表示回路の調整抵抗、１０
６・・・・・・定電圧源、１０７・・・・・・調整用抵
抗、１０８・・・・・・電源電池、１０９・・・・・・
電源スイツチ、１１０，１１１・・・・・・リーク電流
′の等価抵抗、１１２，１１２ ・・・・・・ガードラ
イン、１１３・・・・・・プリント配線基板。
図はリーク電流による測光回路の特性劣化を示す曲線図
、第３図は本発明によるリーク電流抑制装置の一実施例
を示す回路接続図、第４図は本発明のリーク電流抑制装
置を施したプリント配線板の平面図である。 １００・・・・・・演算増幅器、１０１・・・・・・光
電変換素子、１０『，１０１Ｉ・・・・・・信号線、１
０２・・・・・・対数圧縮用ダイオード、１０３・・・
・・・オフセツト調整抵抗、１０４・・・・・俵示用メ
ーター、１０５・・・・・・表示回路の調整抵抗、１０
６・・・・・・定電圧源、１０７・・・・・・調整用抵
抗、１０８・・・・・・電源電池、１０９・・・・・・
電源スイツチ、１１０，１１１・・・・・・リーク電流
′の等価抵抗、１１２，１１２ ・・・・・・ガードラ
イン、１１３・・・・・・プリント配線基板。
Claims (1)
- １ プリント配線された第１及び第２の接続線を介して
被写体光受光用光電変換素子が反転入力端子及び非反転
入力端子間に接続され、該光電変換素子を電流モードで
駆動する演算増巾器をプリント配線基板上に配設すると
共に、前記反転及び非反転入力端子電位を同電位に設定
して前記第１及び第２の接続線電位を同電位となし、か
つ、第１の接続線を第２の接続線と挾持する様に前記第
１の接続線に沿つて配設されるガードラインを設け、第
１の接続線を第２の接続線の少なくとも１部と共に前記
ガードラインにて囲み、該ガードラインに前記第２の接
続線電位と約同電位を印加したことを特徴とするプリン
ト配線回路のリーク電流抑制装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54028852A JPS5944799B2 (ja) | 1979-03-13 | 1979-03-13 | プリント配線回路網のリ−ク電流抑制方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54028852A JPS5944799B2 (ja) | 1979-03-13 | 1979-03-13 | プリント配線回路網のリ−ク電流抑制方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS551168A JPS551168A (en) | 1980-01-07 |
| JPS5944799B2 true JPS5944799B2 (ja) | 1984-11-01 |
Family
ID=12259901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54028852A Expired JPS5944799B2 (ja) | 1979-03-13 | 1979-03-13 | プリント配線回路網のリ−ク電流抑制方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5944799B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63170495U (ja) * | 1987-04-23 | 1988-11-07 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4729542U (ja) * | 1971-05-04 | 1972-12-04 | ||
| JPS4980851U (ja) * | 1972-11-01 | 1974-07-12 | ||
| JPS49127751U (ja) * | 1973-03-02 | 1974-11-01 |
-
1979
- 1979-03-13 JP JP54028852A patent/JPS5944799B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63170495U (ja) * | 1987-04-23 | 1988-11-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS551168A (en) | 1980-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3028499A (en) | Expanded scale photoelectric device | |
| US3846805A (en) | Exposure control circuit structure | |
| US4114036A (en) | A leak current suppressing printed circuit board | |
| JPS5916812Y2 (ja) | カメラの測光回路 | |
| US3911268A (en) | Photodiode biasing circuit | |
| US4639134A (en) | Process and circuit arrangement for amplifying an input current | |
| JPS5944799B2 (ja) | プリント配線回路網のリ−ク電流抑制方式 | |
| JPS5915091Y2 (ja) | プリント配線回路網のリ−ク電流抑制方式 | |
| JPS5540422A (en) | Exposure information generating circuit of single-lens reflex camera | |
| JPS5915393B2 (ja) | プリント配線回路網のリ−ク電流抑制方式 | |
| US3062092A (en) | Photoelectric measuring device | |
| JPS5915507B2 (ja) | プリント配線回路網 | |
| US3883882A (en) | Electric shutter control circuit for single lens reflex cameras | |
| US4181413A (en) | Electronic shutter control circuit | |
| US4004853A (en) | Exposure meter circuit | |
| US4115790A (en) | Device for preventing leakage current in light responsive circuit | |
| US3952318A (en) | Shutter control circuit for cameras | |
| US3409378A (en) | Multi-element exposure meter | |
| US3888594A (en) | Exposure control computing circuit | |
| US3879740A (en) | Light-measuring systems | |
| JPS6135316A (ja) | 薄膜光センサ−構体 | |
| US3992714A (en) | Photographic film exposure determining system compensated for temperature and voltage fluctuations | |
| US4444481A (en) | Exposure control circuit for a camera | |
| US3597095A (en) | Photographic exposure meter | |
| US4367022A (en) | Exposure control circuit for camera of TTL reflective photometry type |