JPS5945230B2 - エミツタ短絡形サイリスタ - Google Patents
エミツタ短絡形サイリスタInfo
- Publication number
- JPS5945230B2 JPS5945230B2 JP53017203A JP1720378A JPS5945230B2 JP S5945230 B2 JPS5945230 B2 JP S5945230B2 JP 53017203 A JP53017203 A JP 53017203A JP 1720378 A JP1720378 A JP 1720378A JP S5945230 B2 JPS5945230 B2 JP S5945230B2
- Authority
- JP
- Japan
- Prior art keywords
- short
- emitter
- cathode
- circuited
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/148—Cathode regions of thyristors
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
この発明は、陰極エミッタ領域とこれに隣接する陰極ベ
ース領域を陰電極によつて部分的に短絡してなるエミッ
タ短絡形サイリスタの改良に係り、特にそのターンオフ
タイムの短縮構造に関するものである。
ース領域を陰電極によつて部分的に短絡してなるエミッ
タ短絡形サイリスタの改良に係り、特にそのターンオフ
タイムの短縮構造に関するものである。
高速スイッチングを要求されるサイリスタに於ては、従
来より設計的、構造的な面で多くの改善がなされてきた
が、これらの努力は主としてターンオフ特性と、これと
相予盾する他の特性（ゲートトリガ電流、オン電圧等）
との相関関係を改善するために払われてきた。
来より設計的、構造的な面で多くの改善がなされてきた
が、これらの努力は主としてターンオフ特性と、これと
相予盾する他の特性（ゲートトリガ電流、オン電圧等）
との相関関係を改善するために払われてきた。
一般にターンオフタイムを短かくするためには、重金属
の拡散や放射線の照射により再結合中心を導入したり、
ショートエミッタを設けることにより、ターンオフ時の
過剰キャリヤの消滅を促すことが行なわれるが、これら
の事柄は同時にゲートトリガ電流やオン電圧を増すとい
う結果をもたらす。他の特性の劣化を最小限にしてター
ンオフタイムを短かくするため、従来より拡散仕様やシ
ョートエミッタの構造等に於て種々の改善が成されたが
、あまり満足すべき結果が得られなかつた。以下従来の
構造のエミッタ短絡形サイリスタについて説明を行なう
。
の拡散や放射線の照射により再結合中心を導入したり、
ショートエミッタを設けることにより、ターンオフ時の
過剰キャリヤの消滅を促すことが行なわれるが、これら
の事柄は同時にゲートトリガ電流やオン電圧を増すとい
う結果をもたらす。他の特性の劣化を最小限にしてター
ンオフタイムを短かくするため、従来より拡散仕様やシ
ョートエミッタの構造等に於て種々の改善が成されたが
、あまり満足すべき結果が得られなかつた。以下従来の
構造のエミッタ短絡形サイリスタについて説明を行なう
。
第１図は従来のエミッタ短絡形サイリスタを示す断面図
、第２図はその上面図である。このようなサイリスタは
、Ｎ形半導体基板１にＰ形ベース領域２、Ｐ形エミッタ
領域３、Ｎ形エミッター領域４を形成し、然る後該半導
体基板１に金等の重金属を拡散せしめ、これにカソード
電極５、ゲート電極６、アノード電極８を形成して得ら
れる。この時、Ｐ形ベース領域２のカソード電極５に短
絡された部分子（以下これをショートエミッタと称す）
が形成されている。従来の素子に於ては、このショート
エミッタＴがカソード領域内で疎らに形成されていた。
カソード領域内の１点から最も近いショートエミッタＴ
へ至る距離の最大値は、約３００Ｉｔｍ以上であつた。
このため優れたターンオフ特性が得られなかつた。ショ
ートエミッタＴをより稠密に形成すれば、ターンオフ特
性は改善されるが、ゲートトリガ−電流が増し、又、実
効陰極面積が減少することにより、オン電圧が増すとい
う問題があつた。この発明はこのような点に鑑みてなさ
れたもので、他の特性を損うことなくターンオフ特性を
向上させることができるエミツタ短絡形サイリスタを提
供することを目的とする。以下、この発明について説明
する。
、第２図はその上面図である。このようなサイリスタは
、Ｎ形半導体基板１にＰ形ベース領域２、Ｐ形エミッタ
領域３、Ｎ形エミッター領域４を形成し、然る後該半導
体基板１に金等の重金属を拡散せしめ、これにカソード
電極５、ゲート電極６、アノード電極８を形成して得ら
れる。この時、Ｐ形ベース領域２のカソード電極５に短
絡された部分子（以下これをショートエミッタと称す）
が形成されている。従来の素子に於ては、このショート
エミッタＴがカソード領域内で疎らに形成されていた。
カソード領域内の１点から最も近いショートエミッタＴ
へ至る距離の最大値は、約３００Ｉｔｍ以上であつた。
このため優れたターンオフ特性が得られなかつた。ショ
ートエミッタＴをより稠密に形成すれば、ターンオフ特
性は改善されるが、ゲートトリガ−電流が増し、又、実
効陰極面積が減少することにより、オン電圧が増すとい
う問題があつた。この発明はこのような点に鑑みてなさ
れたもので、他の特性を損うことなくターンオフ特性を
向上させることができるエミツタ短絡形サイリスタを提
供することを目的とする。以下、この発明について説明
する。
第３図はこの発明の一実施例を示す断面図、第４図はそ
の上面図である。図において、第１図および第２図と同
一符号は夫々同一または相当部分を示しており、第１図
および第２図と異なるところは、円形のシヨートエミツ
タ７を、カソード電極５内に均一かつ稠密に配置される
ように、互いに直交する等間隔の平行直線群の交点に位
置するように形成した点である。
の上面図である。図において、第１図および第２図と同
一符号は夫々同一または相当部分を示しており、第１図
および第２図と異なるところは、円形のシヨートエミツ
タ７を、カソード電極５内に均一かつ稠密に配置される
ように、互いに直交する等間隔の平行直線群の交点に位
置するように形成した点である。
この時、Ｎ形領域４、Ｐ形領域２、Ｐ形領域３、の拡散
深さをそれぞれＤ，，ｄ２，ｄ３、Ｐ形領域２及び３間
のＮ形領域の厚みをＤ４、半導体基板１の厚みをｔ１隣
接するシヨートエミツタ７の中心間の距離をＤＳＥｌ各
シヨートエミツタ７の直径をｒとすると、以上の各パラ
メーターは次のような関係により決定される。ｔは素子
に要求される阻止電圧により決定される場合があるが、
阻止電圧が低い（５００〜８００）場合、むしろ製造工
程に於けるウエハ割れによる歩留低下を防ぐために必要
なウエ・・厚みより決定されることが多い。
深さをそれぞれＤ，，ｄ２，ｄ３、Ｐ形領域２及び３間
のＮ形領域の厚みをＤ４、半導体基板１の厚みをｔ１隣
接するシヨートエミツタ７の中心間の距離をＤＳＥｌ各
シヨートエミツタ７の直径をｒとすると、以上の各パラ
メーターは次のような関係により決定される。ｔは素子
に要求される阻止電圧により決定される場合があるが、
阻止電圧が低い（５００〜８００）場合、むしろ製造工
程に於けるウエハ割れによる歩留低下を防ぐために必要
なウエ・・厚みより決定されることが多い。
たとえば５０ｍｍφのウエハを用いる場合、ｔが２００
μｍ以下になるとウエハ割れによる歩留低下が問題とな
る。特にガラスパツシベーシヨン形の場合、ウエハにメ
サ溝を形成するため、５０７ｎ１１φのウエハを用いる
場合は約２２０μｍ以上の厚みが必要となる。Ｄ４が厚
くなるとオン電圧が高くなり、特にパルス大電流を遮断
する場合、オン状態の電力損失が増大して素子の温度上
昇のためターンオフタイムが長くなる。従つてＤ４は要
求される阻止電圧を満足する限り小さくする必要がある
。又、Ｐ形ベース領域２及びＰ形エミツタ一領域３は製
造工程簡略のため同時に形成されることが多く、この場
合Ｄ４を小さくするためにＤ２を大きくする必要がある
。又、Ｄ２−ｄ１が大きくなると、シヨートエミツタ７
からゲート電極６に至るＰ形ベース領域２の合成抵抗Ｒ
ＳＥが小さくなると同時にＮ形エミツタ一領域４からの
注入効率が低下し、ゲートトリガ電流が大きくなる。
μｍ以下になるとウエハ割れによる歩留低下が問題とな
る。特にガラスパツシベーシヨン形の場合、ウエハにメ
サ溝を形成するため、５０７ｎ１１φのウエハを用いる
場合は約２２０μｍ以上の厚みが必要となる。Ｄ４が厚
くなるとオン電圧が高くなり、特にパルス大電流を遮断
する場合、オン状態の電力損失が増大して素子の温度上
昇のためターンオフタイムが長くなる。従つてＤ４は要
求される阻止電圧を満足する限り小さくする必要がある
。又、Ｐ形ベース領域２及びＰ形エミツタ一領域３は製
造工程簡略のため同時に形成されることが多く、この場
合Ｄ４を小さくするためにＤ２を大きくする必要がある
。又、Ｄ２−ｄ１が大きくなると、シヨートエミツタ７
からゲート電極６に至るＰ形ベース領域２の合成抵抗Ｒ
ＳＥが小さくなると同時にＮ形エミツタ一領域４からの
注入効率が低下し、ゲートトリガ電流が大きくなる。
又、ｒを大きくしたりＤＳＥを小さくするとターンオフ
特性は改善されるがゲートトリカー電流が大きくなる。
特性は改善されるがゲートトリカー電流が大きくなる。
直列式自動調光ストロボの制御用サイリスタを例にあげ
て本発明による前述の各パラメーターの具体的な値を示
す。
て本発明による前述の各パラメーターの具体的な値を示
す。
該サイリスタに於ては、第５図に示す如き電流ピーク値
１００〜３００Ａのパルス電流を、任意の通電時間Ｔｗ
に於て数μＳｅｃ以下の時間で遮断することが要求され
る。
１００〜３００Ａのパルス電流を、任意の通電時間Ｔｗ
に於て数μＳｅｃ以下の時間で遮断することが要求され
る。
この場合、ターンオフタイムはＴｗに依存し、通常Ｔｗ
が６００〜１０００μＳｅｃの範囲にターンオフタイム
が最大となる点がある。このターンオフタイムの最大値
を、以下パルスターンオフタイムＴｑと呼ぶ。以下のＴ
ｑは第５図のパルス電流についての値である。第６図に
ＤＳＥをパラメータとして、パルスターンオフＴｑとゲ
ートトリカー電流１。Ｔの相関関係の実験結果を示す。
この時、ｔ＝２２０μｍ、Ｄ２＝Ｄ３＝６５μＭ，．ｄ
ｌ＝３７μＭ，．ｄ４＝９０μＭ，．ｒ＝４０ｔｔｍで
ある。第６図に於て、Ａ及びＢはそれぞれ要求されるＴ
，及びＩ。
が６００〜１０００μＳｅｃの範囲にターンオフタイム
が最大となる点がある。このターンオフタイムの最大値
を、以下パルスターンオフタイムＴｑと呼ぶ。以下のＴ
ｑは第５図のパルス電流についての値である。第６図に
ＤＳＥをパラメータとして、パルスターンオフＴｑとゲ
ートトリカー電流１。Ｔの相関関係の実験結果を示す。
この時、ｔ＝２２０μｍ、Ｄ２＝Ｄ３＝６５μＭ，．ｄ
ｌ＝３７μＭ，．ｄ４＝９０μＭ，．ｒ＝４０ｔｔｍで
ある。第６図に於て、Ａ及びＢはそれぞれ要求されるＴ
，及びＩ。
Ｔの最大値を示し、Ｃ，Ｄ，Ｅ，Ｆ，ＧはそれぞれＤｓ
Ｅ−６００、４００１２８０、２００、１５０μｍの特
性を示す線である。このグラフより明らかなように、Ｉ
ＧＴが増加するに伴ないＴ９は減少し、ある値に達する
とＩＧＴの増大に対しｔ はほぼ一定となる。この時の
ＴｑＯｑの値をＴｑｍｉｎとし、ＴｑｍｍとＤＳＥの関
係を第７図に示す。
Ｅ−６００、４００１２８０、２００、１５０μｍの特
性を示す線である。このグラフより明らかなように、Ｉ
ＧＴが増加するに伴ないＴ９は減少し、ある値に達する
とＩＧＴの増大に対しｔ はほぼ一定となる。この時の
ＴｑＯｑの値をＴｑｍｉｎとし、ＴｑｍｍとＤＳＥの関
係を第７図に示す。
ＤＳＥが４００μｍ以上の場合Ｔｑ龍はＤＳＥに殆んど
依存せず、シヨートエミツタの効果が現われていない。
ＤＳＥが３００ｔｔｍ以下になるとシヨートエミツタの
効果が顕著になり、ＴｑＴｎｍは小さくなる。第６図の
直線Ａ，Ｂより明らかなように、Ｄ８Ｅを４００μｍ以
上にするとＴ，とＩＧＴを共に満足する値に制御するこ
とは困難であるが、ＤＳＥを３００μｍ以下にするとこ
れが容易になり、ＤＳＥを１５０μｍ以下にするとこの
効果がさらに顕著である。第８図にＤ２−ｄ１をパラメ
ータとしてＴｑと１０Ｔの相開開係の実験結果を示す。
依存せず、シヨートエミツタの効果が現われていない。
ＤＳＥが３００ｔｔｍ以下になるとシヨートエミツタの
効果が顕著になり、ＴｑＴｎｍは小さくなる。第６図の
直線Ａ，Ｂより明らかなように、Ｄ８Ｅを４００μｍ以
上にするとＴ，とＩＧＴを共に満足する値に制御するこ
とは困難であるが、ＤＳＥを３００μｍ以下にするとこ
れが容易になり、ＤＳＥを１５０μｍ以下にするとこの
効果がさらに顕著である。第８図にＤ２−ｄ１をパラメ
ータとしてＴｑと１０Ｔの相開開係の実験結果を示す。
この場合ｔ一２２０μＭ，．ｄ２＝Ｄ３＝６５μＭ，．
ｄ４＝９０μＭ．ｒ＝４０μｍである。又Ｈ，Ｉ，Ｊは
それぞれＤ２−ｄ１−２７μＭｌ３ＯμＭｌ３５μｍの
グラフである。このグラフの示す如く、Ｄ２−ｄ１が大
きくなるに従い一定のＴ，の値に対するＩＧＴが大きく
なり、Ｄ２−ｄ１が３０μｍ以上の場合、ＩＧＴとＴ，
を共に満足する値に制御することが困難になる。従つて
Ｄ２−ｄ１は３０！Ｔｍ以下にする必要がある。なお、
Ｄ４は１１０μｍ以下にすれば、オン電圧増加のための
通電時の温度上昇によるパルスターンオフ特性の著しい
劣化を防ぐことができる。
ｄ４＝９０μＭ．ｒ＝４０μｍである。又Ｈ，Ｉ，Ｊは
それぞれＤ２−ｄ１−２７μＭｌ３ＯμＭｌ３５μｍの
グラフである。このグラフの示す如く、Ｄ２−ｄ１が大
きくなるに従い一定のＴ，の値に対するＩＧＴが大きく
なり、Ｄ２−ｄ１が３０μｍ以上の場合、ＩＧＴとＴ，
を共に満足する値に制御することが困難になる。従つて
Ｄ２−ｄ１は３０！Ｔｍ以下にする必要がある。なお、
Ｄ４は１１０μｍ以下にすれば、オン電圧増加のための
通電時の温度上昇によるパルスターンオフ特性の著しい
劣化を防ぐことができる。
また、ｒは５０μｍ以下にすれば、ＩＧＴの増大及び実
効陰極面積の減少によるパルスターンオフ特性の劣化を
防ぐことができる。以上のように、ＤＳＥを３００Ｉｔ
ｍ（１５０μｍ以下ではさらに効果は顕著である）、ｔ
を２００μ以上とし、Ｄ４が１１０μｍ以下になるよう
にＤ２及びＤ３を決定し、Ｄ２−ｄ１が３０μｍ以下に
なるようにｄ１を決定し、ｒを５０μｍ以下にすれば、
従来の構造の場合比べて他の特性を劣化させることなく
より優れたターンオフ特性を有する素子を高い歩留で得
ることができる。
効陰極面積の減少によるパルスターンオフ特性の劣化を
防ぐことができる。以上のように、ＤＳＥを３００Ｉｔ
ｍ（１５０μｍ以下ではさらに効果は顕著である）、ｔ
を２００μ以上とし、Ｄ４が１１０μｍ以下になるよう
にＤ２及びＤ３を決定し、Ｄ２−ｄ１が３０μｍ以下に
なるようにｄ１を決定し、ｒを５０μｍ以下にすれば、
従来の構造の場合比べて他の特性を劣化させることなく
より優れたターンオフ特性を有する素子を高い歩留で得
ることができる。
もちろん、ＤＳＥを３００１ｔｍ以下にするだけの効果
によつてもターンオフ特性を改善できることは明らかで
ある。以上の例に於て、シヨートエミツタ７は互いに直
交する等間隔の平行直線群の交点上に位置するように配
置した形のものをとり上げたが、必ずしもこの形である
必要はなく、第９図のように、互いに６００の角度をも
つて交わる等間隔の平行直線群の交点に配置した形も可
能である。
によつてもターンオフ特性を改善できることは明らかで
ある。以上の例に於て、シヨートエミツタ７は互いに直
交する等間隔の平行直線群の交点上に位置するように配
置した形のものをとり上げたが、必ずしもこの形である
必要はなく、第９図のように、互いに６００の角度をも
つて交わる等間隔の平行直線群の交点に配置した形も可
能である。
すなわち、以上の例に於けるＤｓＥ−３００μｍの場合
のシヨートエミツタの効果と同様のものは、３００μｍ
×３００μｍ−９×１０４μイの面積に１つの割合で、
かつ全カンード領域にわたつて均一に分布したシヨート
エミツタによつて得られることは明らかである。同様に
してＤｓＥ−１５０μｍの効果は、２．２５×１０４μ
ｄの面積に１つの割合で均一に分布したシヨートエミツ
タの効果と同様である。なおシヨートエミツタの形は必
ずしも円形である必要はなく、たとえば４０μｍφのシ
ヨートエミツタの効果はπ×２０μＭ，Ｘ２ＯμＭＬ−
１．３×１０３μイの面積を有する任意の形のシヨート
エミツタによつて得られる。
のシヨートエミツタの効果と同様のものは、３００μｍ
×３００μｍ−９×１０４μイの面積に１つの割合で、
かつ全カンード領域にわたつて均一に分布したシヨート
エミツタによつて得られることは明らかである。同様に
してＤｓＥ−１５０μｍの効果は、２．２５×１０４μ
ｄの面積に１つの割合で均一に分布したシヨートエミツ
タの効果と同様である。なおシヨートエミツタの形は必
ずしも円形である必要はなく、たとえば４０μｍφのシ
ヨートエミツタの効果はπ×２０μＭ，Ｘ２ＯμＭＬ−
１．３×１０３μイの面積を有する任意の形のシヨート
エミツタによつて得られる。
又第１０図の如く、カソード領域の周辺部がシヨートエ
ミツタになつている形のものについても本発明が適用で
きることは明らかである。
ミツタになつている形のものについても本発明が適用で
きることは明らかである。
以上は直列式自動調光ストロボ用サイリスタを例にあげ
たが、一般に高速スイツチングを要求されるサイリスタ
に対して本発明を適用することができる。
たが、一般に高速スイツチングを要求されるサイリスタ
に対して本発明を適用することができる。
又、拡散深さ、ウエハ厚み等以上の説明に用いた数値は
１例であり、これ以外の場合も本発明の適用は可能であ
り、たとえばＤ２Ｓｄ３の場合も本発明は有効である。
又、本発明はセンターゲート構造のサイリスタだけでな
く、コーナーゲート構造のサイリスタにも適用できる。
１例であり、これ以外の場合も本発明の適用は可能であ
り、たとえばＤ２Ｓｄ３の場合も本発明は有効である。
又、本発明はセンターゲート構造のサイリスタだけでな
く、コーナーゲート構造のサイリスタにも適用できる。
第１図は従来のエミツタ短絡形サイリスタを示す断面図
、第２図はその上面図、第３図はこの発明の一実施例を
示す断面図、第４図はその上面図、第５図はパルス電流
波形を示す図、第６図および第８図はＧＴとＴｑの相関
関係を示す図、第７図はＤＳＥとＴ，ｍｍの関係を示す
図、第９図および第１０図はそれぞれこの発明の他の実
施例を示す上面図である。 図において、１はＮ形半導体基板、２はＰ形ベース領域
、３はＰ形エミツタ領域、４はＮ形エミツタ領域、５は
カソード電極、６はゲート電極、７はシヨートエミツタ
、８はアノード電極である。
、第２図はその上面図、第３図はこの発明の一実施例を
示す断面図、第４図はその上面図、第５図はパルス電流
波形を示す図、第６図および第８図はＧＴとＴｑの相関
関係を示す図、第７図はＤＳＥとＴ，ｍｍの関係を示す
図、第９図および第１０図はそれぞれこの発明の他の実
施例を示す上面図である。 図において、１はＮ形半導体基板、２はＰ形ベース領域
、３はＰ形エミツタ領域、４はＮ形エミツタ領域、５は
カソード電極、６はゲート電極、７はシヨートエミツタ
、８はアノード電極である。
Claims (1)
- 【特許請求の範囲】 １ 陰極エミッタ領域、陰極ベース領域、陽極ベース領
域および陽極エミッタ領域を順次接合してなる半導体基
体を備え、上記陰極エミッタ領域と陰極ベース領域を陰
電極によつて部分的に短絡したサイリスタにおいて、上
記短絡部分が９×１０＾４μｍ＾２に１個以上の密度で
上記陰電極内に均一に分布して複数個設けられ、また上
記半導体基体の厚さが２００μｍ以上、陽極ベース領域
の厚さが１１０μｍ以下、陰極ベース領域の厚さが３０
μｍ以下に成形されていることを特徴とするエミッタ短
絡形サイリスタ。 ２ 短絡部分は２．２５×１０＾４μｍ＾２に１個の密
度で設けられていることを特徴とする特許請求の範囲第
１項記載のエミッタ短絡形サイリスタ。 ３ １つの短絡部分は１．３×１０＾３μｍ＾２以下の
面積であることを特徴とする特許請求の範囲第１項記載
のエミッタ短絡形サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53017203A JPS5945230B2 (ja) | 1978-02-16 | 1978-02-16 | エミツタ短絡形サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53017203A JPS5945230B2 (ja) | 1978-02-16 | 1978-02-16 | エミツタ短絡形サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54109791A JPS54109791A (en) | 1979-08-28 |
| JPS5945230B2 true JPS5945230B2 (ja) | 1984-11-05 |
Family
ID=11937369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53017203A Expired JPS5945230B2 (ja) | 1978-02-16 | 1978-02-16 | エミツタ短絡形サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5945230B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0185418U (ja) * | 1987-11-28 | 1989-06-06 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019158594A1 (en) * | 2018-02-13 | 2019-08-22 | Abb Schweiz Ag | Bidirectional thyristor device |
-
1978
- 1978-02-16 JP JP53017203A patent/JPS5945230B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0185418U (ja) * | 1987-11-28 | 1989-06-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54109791A (en) | 1979-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3486088A (en) | Regenerative gate thyristor construction | |
| US9741839B1 (en) | Gate structure of thyristor | |
| JPH0397268A (ja) | 電力用半導体装置 | |
| KR101679108B1 (ko) | 국부적 에미터 쇼트 도트들의 개선된 패턴을 갖는 위상 제어 사이리스터 | |
| US4016592A (en) | Light-activated semiconductor-controlled rectifier | |
| JPH0534834B2 (ja) | ||
| US4060825A (en) | High speed high power two terminal solid state switch fired by dV/dt | |
| JPH05218396A (ja) | ショート穴を有するゲートのないサイリスタまたはゲートのないトライアック型の保護部品 | |
| US4115798A (en) | Semiconductor component having patterned recombination center means with different mean value of recombination centers on anode side from that on cathode side | |
| US5491351A (en) | Gate turn-off thyristor | |
| US3988760A (en) | Deep diode bilateral semiconductor switch | |
| US4572947A (en) | Triggering method for light triggered thyristors | |
| US6218683B1 (en) | Diode | |
| US4623910A (en) | Semiconductor device | |
| US3968512A (en) | Thyristor | |
| JPWO1999063597A1 (ja) | ダイオード | |
| JPS59158561A (ja) | アバランシエにより過電圧から自己保護するサイリスタおよびその製造方法 | |
| US5005065A (en) | High current gate turn-off thyristor | |
| JPH07147418A (ja) | ダイオード | |
| JPS63262870A (ja) | ゲート遮断サイリスタ及びその製造方法 | |
| JPH026229B2 (ja) | ||
| JPS59163867A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS60226179A (ja) | サイリスタの短絡構造 | |
| JPH0640581B2 (ja) | スイツチング素子 | |
| US3964090A (en) | Semiconductor controlled rectifier |