JPS5945556A - デイジタル・デ−タの誤りを補正する装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はディジタル・データの貯蔵、更に具体的に云
えば、ディジタル・データをビデオ形式に貯蔵すること
に関する。

レーザ式光学ディスクが開発されたことにより、この新
しい貯蔵媒質が、コストが安くて密度の高いディジタル
・データ貯蔵装置に対する突破口になり得る希望が生゛
じた。レーザ式光学ディスクは、多くの消費者の手の届
く価格で、家庭用ビデオ再生装置に関連して既に市販さ
れている。レーザ式光学ディスクは、計算機とのインタ
ーフェイスとの為に、ディジタル・データの貯蔵にも使
うことが提案されている。

何百万個もの記号のレベルで、レーザ式光学ディスクの
貯蔵容量を硬質磁気ディスクと比較すると、硬質磁気デ
ィスクの貯蔵容量が記号百万個単位で僅か３１３である
のに対して、レーザ式光学ディスクは記号百万個単位で
１２，５００，０００である。別の例として、家庭用及
び小規模営業用計算機に関連してよく使われるフロッピ
・ディスクは、貯蔵容量が記号百万個単位で僅か２５で
ある。（このデータの出所は、ＲＣＡコーポレーション
の［アドバンスト・テクノロジー・ラボラトリーズ」誌
であり、ビジネス・ウィーク１９８０年７月７日号第８
０頁の報告を転用。）言１９機のデータ貯蔵装置として
有効に利用することが出来れは、レーザ式光学ディスク
の非常に大きな貯蔵容量は、光学ディスクのコストが比
較的安い為に、極めて大きな利点が得られる。

ディジタル・データをビデオ形式で貯蔵すると云う考え
、即ち、ディジタル・データを標準型ＮＴＳＣ，ＰＡＬ
又はＳＥＣＡＭビデオ信号の同期パルスの間にあるビデ
オ・レベル信号として貯蔵して、レーザ式光学ディスク
の様な貯蔵媒質に対して既に開発されているビデオ処理
装置を使える様にするという考えが提案されている。然
し、現在のところ、レーザ式光学ディスクの様なビデオ
信号の貯蔵媒質と共に使えるビデオ形式のディジタル・
データ貯蔵装置を実現する実用的で信頼性のある方法と
装置に対する要望がある。

この発明はこの要望に応えるものである。

この発明は、ディジタル・データの複数個のバイトを、
貯蔵媒質に貯蔵し且つそれから復元するのに適した別の
複数個のビットに符号化すると共に、符号化されたバイ
トを復元する為に、貯蔵媒質から検索した貯蔵ビットを
復号する方法と装置を要旨とする。

この発明の１面では、ディジタル・データ・ノくイトが
、各々第１の予定数の列及び第２の予定数の行のバイト
を持つ複数個の符号ブロックに配置される。夫々符号ブ
ロックの第１の予定数の列及び第２の予定数の行のバイ
トに対応する数の列及び行のバイトを持つデータ・バイ
トのノぐリテイ・ブロックが発生される。パリティ・ブ
ロックのデータ・バイトは、各々の符号ブロックにある
対応するビットを組合せたもの＼計算で出したノ々リテ
イに対応する。２番目に、各々のデータ・ブロックに対
してデータ・バイトのパリティ行を発生して、パリティ
°行の各バイトの各ビットが、その７４９７４行の関連
したデータ・ブロックの列にある各ノ（イトの対応する
ビットを組合せたもの＼計算で田したパリティに対応す
る様にする。この各行の）ぐリテイ・バイトを関連した
ブロックに加える０３番目に、データ・ブロック、パリ
ティ行及びパリティ・ブロックの各々の８ビツト・バイ
トニ対して補正制御ワードを発生して、関連し、たバイ
トに加えて、複合ワードを形成する。全てのブロックに
対するこの様な全ての複合ワードのデータ・ビットが、
第３の予定数の行及び第４の予定数の列ヲ持つ行列に従
ってインターリーブされ、インターリーブ・データが貯
蔵の為に直列形式にされる。

この発明の別の１面では、上に述べた様にこの発明に従
って符号化された複数個のビットが対応するディジタル
・データ・バイトに復号きれる。

データ・ビットは、１１ノに述べた予定の行列の逆行列
に従ってインターリーブを解き、前述の複合ワードにす
る。次に、１つの複合ワードにビットの誤りが存在する
かどうかを判定し、誤りが存在すれば、補正制御ワード
を用いた第１の補正工程により、このビットの誤りを補
正する。榎合ワードに２つ以上のビットの腔りが存在す
れば、パリティ行のバイトを用いた第２の補正工程を実
施する。

ハリティ・バイトの行を用いて２つ以上のビットの誤り
を補正することが出来ない場合、パリティ・ブロックの
バイトを用いて第３の補正工程を実施する。

この発明に従って実施される誤り補正方式は、磁気テー
プ又は磁気ディスクの様な他の貯蔵媒質とは対照的に、
レーザ式光学ディスクを靭う場合に頻繁にみもれる様な
種類のデータの課りを補正するのに特に有力であるから
、この発明はレーザ式光学ディスクに使うのに適してい
る。例えば、磁気貯蔵媒質に較べて、レーザ式光学ディ
スクから検索したデータには、バーストの誤りが比較的
頻繁に発生する。この発明の誤り補正方式は、この誤り
を補正するのに非常に有力である。

更に、この発明の符号化及び復号方式は、符号化された
データをディスクから検索する時、略実時間で復号して
誤りを補正することが出来る。従来提案された方式は、
鋏りを補正する為に、検索したデータの実質的なバッフ
ァ作用を必要としたが、これによって補正データが最終
的に利用出来るまでに遅延があると共に、バッファに余
分の費用がか＼る。この為、この発明で略実時間で復号
して源りを補正することが出来ることは、従来技術に較
べて著しい改良である。

以上の説明から、この発明がディジタル・データ貯蔵装
置の分野で重要な進歩をもたらすことが理解されよう。

特にこの発明は、レーザ式光学ディスクの様な高い密度
の貯蔵媒質に関連してデータを貯蔵並びに復元する際に
頻繁に入る財（りを略実時間で補正することが出来る実
用的で信頼性のある誤り補正方式を提供する。この発明
のその他の而並びに利点は、以下図面について詳しく説
明する所から明らかになろう。

この発明の好ましい実施例は、レーザ式光学ディスクに
ディジタル・データを貯蔵するのに特に役立つ。

レーザ式光学ディスクは、符号化されたビデオ信号並び
に関連したオージオ信号を記録し、後で再生する為の有
効な貯蔵媒質であることが既に実証されている。レーザ
式光学ディスクは、何種類かの市場で入手し得るレーザ
式光学ディスク・プレーヤによって家庭で再生する為に
、映画の記録に商業的に利用される場合が多い。然し、
レーザ式光学ディスクは工業用のものも開発されている
。

工業用のレーザ式光学ディ°スク・プレーヤは、消費者
用プレーヤと較べて、その能力が拡大されており、例え
ば、Ｚ・レーム繰返し、早送り及び探索の様な幾つかの
異なる再生様式の内のどれでも実施する様にプログラム
することが出来る。実際、この様な工業用のレーザ式光
学ディスク・プレーヤは、ディスクに貯蔵されたオージ
オの初めの部分に、所望の番組に対応するディジタル・
データを貯蔵することにより、特に特定の光学ディスク
用にプログラムすることが出来る。この後、記録された
番組ビデオの残りを再生する前に、プログラムをディス
クから読取り、プレーヤのディジタル記憶装置に貯蔵し
ておいて、番組ビデオの再生に関連して実行する為にア
クセスすることが出来る。然し、従来、この種の方式は
、計算機システムではｉｂ率の条件が比較的厳しい為、
計算機用のディジタル・データを後で再生する為に貯蔵
するのに使うには実用的でないと考えられていた。

レーザ式光学ディスクから復元したデータは、データ・
７．　）　ＩＪ−ム全体にわたる単独のビットでＨ＆く
、１群のビット全体を破壊する様なバースト・エラーと
呼ばれる形式の誤りがＪＪＳ較的高い頻度で発生する。

然し、レーザ式光学ディスクのビデオ・チャンネルにデ
ィジタル・データを記録すると、幾つかの利点がある。

第１に、現存のレーザ式光学ディスク用のビデオ・プレ
ーヤ技術を使うことが出来る。実際、記録周波数はビデ
オ範囲内に抑えるこトカ出来るので、現存の商業的な光
学ディスク・プレーヤを使うことが出来、プレーヤを特
別に変更する必要がない。第２に、ディジタル・データ
と画像ビデオの両方を同じレーザ式光学ディスクに記録
することが出来る。第３に、高い周波数（ＮＴＳＣでは
３．５８■Ｚ、又はＰＡＬでは４．４３　ＭＨｚ　）の
カラー・バースト信号を使って、普通の集積回路を用い
て、復号器のクロックを同期させることが出来、この為
、データを追跡する特別の位相固定ループの必要がなく
なる。

ディジタル・データ及び画像ビデオの両方を同じディス
クに記録する１つの構成が第１図に概略的に示されてい
る。光学ディスク・プレーヤ１０が制御線１４及び復元
ビデオ信号ｍ１６を介して復号器装置１２に接続されて
いる。復号器装置１２の詳細は後で説明する。

復号器装置１２が制御線２０を介して小形計算機１８に
接続される。計算機１８は、例えばキーボード２２と、
英数字２６を表示する為のＣＲＴモニタ２４とを持つ形
式の家庭用マイクロコンピュータであってよい。

普通のテレビジョン・モニタ２８もビデオ信号線３０を
介して復号器装置１２に接続されている。

希望により、英数字２６をビデオ信号に付は加え、モニ
タ２４に付は加えて、又はその代りに、モニタ２８で直
接的に表示することが出来る。

動作について説明すると、ビデオ・レベル信号がプレー
ヤ１０によってレーザ式光学ディスクから読取られ、デ
ィジタル・データ及び画像ビデオの両方を含む、こうし
て復元されたビデオ・レベル信号が復号器装置１２に供
給される。復号器装［ｉ１２は線１４を介してプレーヤ
１ｏに制御信号を送り、信号を読取るレーザ式光学ディ
スク上の位置を制御する。プレーヤ１ｏがｍ１４を介し
て信号を送り返し、この信号は復号器装置１２に、ディ
スク上の何処の信号を読取っているかを知らせる。

復号器装置１２が線１６の信号のディジタル・データ部
分を抽出し、それを１ｍ２０を介して計算機１８に送る
。このディジタル・データは、Ｊｔ算機１８によって読
取ることが可能であって、ＣＲＴ２４で表示する為の符
号化された英数字を含むプログラムを含んでいてよい。

ビデオ・フレームの画像部分は、フレーム繰返し様式又
は任５はの普通の再生様式で、テレビジョン・モニタ２
８に表示することが出来る。特定のフレームに対してＣ
ＲＴ表示装置２４で表示する所望の符号化された英数字
を含む、計算機１８に貯蔵されたプログラムは、そのフ
レーム又は場面に対する画像表示と統制をとることが出
来る。英数字は、キーボード２２から適当な答を入力す
ることを要求する質問の形にすることが出来る。計算機
１８に貯蔵されたプログラムは、キーボードの人力を確
認して、それに応答して、キーボードの入力に含まれた
答の正確さの表示の様な、別の英数字を発生するサブル
ーチンを含んでいてよい。この様な対話形プログラミン
グ方式は公知である。

第１図に示すシステムは例にすぎない。この発明では、
この他の構成もとり得る。例えば、プレーヤ１０及び復
号器１２は、本体計算機の様な一層大形の計算機に対す
る高密度のディジタル・データの貯蔵並びに読出しに関
連して使うことが出来る。

ＮＴＳＣビデオ形式の装置に使うこの発明の好ましい実
施例では、データがレーザ式光学ディスクにフレーム毎
に貯Ｍはれる。２３ブロツクまでのディジタル情報に加
えて誤り補正ビットの追加のブロックが各々のビデオ・
フレームに貯蔵される。これらのデータ・ブロックがフ
レーム全体にわたり、ディジタル・データの１４ワード
ずつの群に分れて分布しており、各々の群が信号の内、
テレビジョン情報の水平走査線に対応するビデオ部分に
貯蔵される。

レーザ式光学ディスクに貯蔵された各々のビデオ・フレ
ームは全部画像ビデオであってもよいし、全部ディジタ
ル・ビデオであってもよいし、或いは両者の混合であっ
てもよい。フレーム内の２つのフィールドの各々に対す
る画像ビデオ及びディジタル・ビデオの特定の配置が、
そのフィールドの線２２に記録された幾つかの数によっ
て表わされている。０乃至２２１の範囲内の最初の数は
、ディジタル情報を持つフィールドの最初の線を表わし
、０乃至２４の範囲内の２番目の数は、そのフィールド
に貯蔵されている２７２バイトのデータ・ブロックの数
を表わす。このフィールドの残りは、画像ビデオである
と想定する。

レーザ式光学ディスクに貯蔵されるディジタル・データ
は、この発明の好ましい実施例では、以下説明する形で
、特殊な符号化がされている。

第２図は符号化過程の略図である。符号化りようとする
データは、符号化すべきデータ・ストリーム３２として
供給される５８８８個までの８ビツト・バイトの形で始
まる。５８８８バイトが２３個までのデータ・ブロック
３４に分けて配置され、各々のブロックは１６行及び１
６列を持ち、こうして１ブロツクあたり２５６バイトあ
る。

やはり１６行及び１６列を持つ２５６データ・バイトの
′追加のブロックが次の様にして発生される。符号化し
ようとする全てのデータ・ブロック３４を、第２図に示
す様に、互いに上下に積重ねたと考えると、ブロック内
で同じ位置を占める各ビットが互いに上下に積重なる。

各々のブロック３４内で同一の位置にあるビットの群を
見易くする為、第２図に太い線の矢印部分３８を示しで
ある。矢印部分３８が全てのブロック３４内のこの様な
各々のビット位置を通過すると考えることが出来る。矢
印部分３８内に含まれるビットに対し、ブロック３６内
にある対応するビット４０け、ブロック３６内のパリテ
ィ・ピッ）４０の位１？Ｉに対応する位置にある、デー
タ・ブロック３４内の対応する全てのビットに対してＮ
ｌ［で出したパリディ・ビットである。パリティ・ブロ
ック３６は、フレーム誤り補正符号（フレームＦＣＣ）
　　ブロックと呼ばれるが、このブロックにある２０４
８ビツトの各々が、この様にして取出される。ブロック
３６を１フレーム誤り補正符号」ブロックと呼ぶ理由は
次に説明する通９である。

符号化しようとする、また符号化されていないデータ３
２の総量が可能最大値、即ち５８８８バイトであると仮
定すると、今述べた符号化工程の後、データは２４ブロ
ツクになり、各々のブロックが１６行及び１６列のバイ
トを持っている。即ち、合計６１４４バイトになる。

次の工程で、全てのデータ・ブロック、即ちまだ符号化
されていない各々のデータ・ブロック３４とフレームＦ
ＣＣブロック３６が、この各々のブロック３４又は３６
に、ブロック誤り補正符号（ブ０７りＥＣＣ）行と呼ぶ
パリティ・ビットのバイトの追加の１行４２を加えるこ
とによって、更に符号化される。行４２内の各々のパリ
ティ・ビットけ、ブロック３４又は３６の各行の内、行
４２内でパリティ・ビットが占めるのとそれらの行内の
同じビット位置を占める全てのビットに対して計算で田
したパリティである。行４２のデータを［ブロックＥＣ
Ｃｊ行のデータと呼ぶ理由を、後で説明する。

上に述べた両方の工程に於けるパリティ・ビットの計算
はビット毎に行なわれるが、ビット３６内のビット、並
びにブロック３４又は３６の各行４０内のビットは、８
ビツト・バイトとしてｉ成されていることが理解されよ
う。この様にバイトに配置することにより、後で説明す
る次のレベルの符号化を、これまで説明した符号化工程
に従って発生された全てのデータに適用することが出来
る。

ブロックＥＣ０行４２０バイトを発生した後、上に述べ
た２つの工程に従って発生された全てのデータ・バイト
には、符号化器４１によりハミング符号化及びパリティ
過程に従って、「補正制御ビット」と呼ぶ５つの追加の
データ・ピントが加えられる。追加の補正制御ビットは
、各々のデータ・バイトに加えられ、この為各々のバイ
トが拡大して、複合ワードを形成する。

次に全ての複合ワードが順番に直列化及びインタリーブ
装置４３に印加され、そこで複合ワードのデータが直列
形式に配ＩＮされ、後で説明する過程によってインクリ
ーブされる。直列化及びインタリーブ・ブロック４３か
ら出て来るデータが、この発明の好ましい実施例に従っ
て完全に符号化されたデータである。

第３図は、ハミング符号化器４１　（第２図）で符号化
される前のブロック３４又は３６のデータの略図である
。各々の小さな矩形Ｗ１．Ｗ２等はディジタル・データ
の１バイトを構成している。

これから判る様に、ブロック３４又は３６け１６行及び
１６列のバイトに分割されている。

ブロックＥＣＣ行４２のバイトＰＩ、Ｂ２等は、パイ）
Ｗｌ　、Ｗ２等と同じく、夫々８ビツトで構成される。

第４図は、ハミング符号化器４１　（第２図）によって
符号化された後の複合ワード４４０図である。ワード４
４は８ビツト　（Ｂｌ乃至Ｂ８）から成る第１の部分４
６を持ち、これは、元のデータ・ブロック３４の場合は
、符号化されていないデータ３２０バイトの８ビツト、
そして計算で出したフレームＦＣＣブロック３６の場合
は、ブロック３６内のビット位置と対応するブロック３
４内のビットに対して計算で出した８／ぐリテイ・ビッ
トで構成される。ワード４４は、ワード４４の第１の部
分４６にある８ピツ）（Ｂｌ−Ｂ８）に基づいて計算さ
れた、追加の４つのノ１ミング符号ビン）　（Ｂ９−Ｂ
１２）の補正制御ビットを含む別の部分４８を有する。

最初に、１個のビットで構成されたパリティ・ビット部
分５０がワード４４の終にあり、これはビットＢ１−Ｂ
１２の計算で出したパリティ値（Ｂ１３）である。３つ
の部分４６．４８．５０を全部持つワード４４が、前に
述べた様に複合ワードと呼ばれる。

ハミング符号化方式自体は、ディジタル・データの課９
制御用の公知の符号化方法である。例えば１９７８年に
アーチツク・ハウス・インコーボレーテットから田版さ
れたデイミトリー・ウィグタートの著書「誤り制御符号
化及び応用」は、ハミング符号の説明を含めて、この問
題を説明した幾つかの文献の１つである。ハミング符号
は周知であると思われるし、この問題に関する資料は容
易に利用し得ると思われるので、／１ミング符号の理論
はこ＼では詳しく説明しない。

この発明の好ましい実施例で使われるハミング符号の生
成行列は次の通りである。

Ｇ　（Ｘ）　＝ １０００００００　　１１　　１０ ０１０００００００１１１ ００１０００００１０１０ ０　　　′０　０１０００００１０１ ００００１０００１０１１ ０００００１００１１００ ０　　０　　０　　０　　０　　０　　１　　０　　０
　　．１　　１　　００００００００１　　００１　　
１ パリティ検査行列は次の通りである。

Ｈ＝　　１０１０１１００１０００ １１０１０１１００１００ １１１０１０１１００１０ ０１０１１００１０００１ と−で説明する好ましい実施例で使われるノ１ミング符
号は、Ｇ　（Ｘ）＝　Ｘ’＋Ｘ＋１と表わされる（１５
．１１）単一ビット誤り補正符号である。

これを縮めて（１２、ｓ）とＬ１パリティ・ビットを加
えて、（１３、８）符号にする。上に述べた所から、当
業者であれば、公知の７１ミンク符号化原理に従って、
８個のディジタル２進ビツトがとり得る全ての組合せに
対する４つのノ・ミンク符号ビットを導き出すことが出
来る。この符号化過程並びにパリティ・ビット５０の追
加を実施するこの発明の方法並びに装置を次に説明する
。

第５図は０乃至１８１の逐次的な整数の１４　Ｘ　１３
行列であり、これはこの発明の好ましい実施例のインタ
リーブの特徴を理解するのに役立つ。このインタリーブ
過程で、ビデオの１本の線に貯蔵りようとする全てのビ
ット、即ち、夫々１３ビツトを持つ１４個のディジタル
複合ワード、即ち合泪１８２ビットが、第５図に示す様
な逐次的な配置で、記憶装置にビット毎に書込まれる。

ビットは、行並が埋まるまで、直列に左から右へ、そし
て上から下に書込まれることが理解されよう。

然し、ビットを読出す時、第５図の行列５？の上方に数
字で表わした１行の矢印５４で示す様に、行毎ではなく
、列毎に読出される。列が、行５４にある数字の確認子
によって表わされる順序で、記憶装置から読出される。

即ち、ビットは、列１の全部が読出されるまで、０，１
４．２８，４２゜５６等の順序で読出され、その後１，
１５，２９゜４３等と云う様に進む。

ｍ及びｎを両方共整数として、任意の１個の整数をｍ　
Ｘ　ｎ行列内にインタリーブすることが出来ることが理
解されよう。上に述べた１　４Ｘ１３行列はこの為に選
んだものであり、これがこの発明の好ましい実施例であ
るが、これは１４個の】３ビツト・ワードが各々のビデ
オ線に貯蔵されるからである。この発明にこの他の行列
を使うことが出来、他の形式では、列えば、１本のビデ
オ線あたりのデータ密度をこの他の値にする場合には、
その方が好ましいことがある。代りの行列の選択は、以
下説明するこの発明の考えが一旦理解されれば、当業者
に容易に考えられると思われる。

ビットは、今述べたインタリーブ過程によって得られた
順序で、直列形式でレーザ式光学ディスクに貯蔵される
。こうして、データ・ビットの貯蔵並びに読出しの結果
として、相次ぐ１４ピツトを破壊する様なバースト・エ
ラーが発生した場合、その線に貯蔵された１４個の複合
ワードでその結果課りビットが分布することによって、
１個の複合ワードあたり１つの誤りビットがあることに
なる。これは、ビットがディスクから列毎に逐次的に読
取られ、ワードは行毎に逐次的に書込まれているからで
ある。相次ぐ１４個のディジタル複合ワードの各々に１
つの誤すビットしかないことは、これから説明する第ル
ベルの誤り補正によっても、十分誤りの補正が出来ると
ころである。

貯蔵しようとするデータ・ビットは、１つのセルあな！
１ｌ１２つのデータ・ビットを有するビット・セルの４
レベル・ビデオ信号配置に従って符号化される。この時
、ビット・セルはテレビジョン色搬送波周波数の手分の
速度で発生ずる。この符号化方法は公知であり、１９８
０年１２月１９日に出願された係属中の米国特許用願通
し番号第２１８゜５８４号の発明である。データはディ
ジタル２進データ・ビットの直列ストリームとして復元
することが出来る。

前に述べた様に、データが１４個の１３ビツト・ワード
の群に分けて貯蔵され、合計１８２ビツトを有する。こ
の１８２ビツトが別々のビデオ線に貯蔵される。この様
にして、ビデオ・フレームの各フィールドに２４０本ま
での線をディジタル・データで符号化することが出来る
。

この発明の好ましい実施例の符号化方式に於けるデータ
の配置並びに追加のデータ・ビットの発生について上に
述べたことに関連して、種々のデー夕構成、即ち、ブロ
ック、行、列及び行列は、この方式を実現する電子装置
内に於ける実際の物理的な構造を必ずしも表わすもので
はなく、この発明の符号化及び復号回路が前に述べた作
用、即ち、レーザ式光学ディスクの様な貯蔵媒質に貯蔵
されたビデオ形式の信号から検索したデータ中の誤りを
補正し得る誤り補正方式を提供することを実現するのに
役立つ様子を説明する為の便宜にすぎないことを承知さ
れたい。

第２図乃至第５図についてこれまで説明したことは、標
準型のビデオ形式信号の水平同期期間の間に入れる為に
、別の回路に供給される時の、符号化した後のデータの
構成を説明したものである。

この符号化を実現する回路を次に詳しく説明する。

検索されたデータに対して行なわれる復号及び誤りの補
正は、それに対して実施する過程に関連して説明すれば
一番判り易いので、この発明の好ましい実施例の復号器
回路の説明に関連して、誤り補正過程を次に詳しく説明
する。

第６図には、この発明の好ましい実施例の符号化器回路
がブロック図で示されている。符号化しようとするデー
タが、１同あたり６２５０バイトの９トランク磁気テ一
プ輸送部及び制御装置６０からこの回路に供給される。

こういう装置は周知であり、と＼では詳しく説明しない
。テープ輸送及び制御装置６０が、６２５０ＢＰＩで、
８ビツト・バイトを並列形式で供給し、その誤り率が１
０１０あたり１を越えることは滅多にない。

標準的な家庭用又は小形小格用マイクロコンピュータで
あってよいが、計算機７２が、データ母線７４を介して
テープ輸送装置６０と連絡する。

計算機７２がテープ輸送装置７６０を制御し、第６図に
示した装置に於けるデータの流れの統制に関連して、こ
の輸送装置からのデータ出力を監視する。

計算機７２が「線２２」発生器７６にデータを出力する
。ｒ線り２ｊ発生器７６はビデオ・テープ・プレーヤ７
８にも接続されていて、それから同期信号を受取る。ｒ
線り２ｊ発生器７６がフレーム番号、フィールド番号、
特定のフィールド内で、そのフィールド内に貯蔵される
ディジタル・データが現われる最初のビデオ線を含む情
報、並びにそのフィールド内で、ディジタル・データが
貯蔵されている線の数に関する情報（そのフィールド。

に記録するブロックの数で表わす）を含むデータを計算
機７２から受取る。発生器７６が、その情報が関係する
フィールドのテレビジョン線２２に挿入する為、この情
報を含むディジタル符号ワードを発生する。これらのデ
ータ・ワードが発生器７６からデータ母線８０に出力さ
れる。

ｒｉ２２Ｊ発生器が有効フレームのテレビジョン線２２
の有効ビデオ部分（同期信号並びにカラー・バーストに
続いていて、普通はその間にビデオ画像情報が入ってい
る部分）の間、制御信号を発生器この信号を信号線８２
に供給する。線８０゜８２は後で更に詳しく説明する。

テープ輸送装置からの８ビット並列データがテープ・イ
ンターフェイス６２０入力に供給される。

テープ・インターフェイス６２は７６８Ｘ８ＦＩＦＯ（
先入れ先出しレジスタ）をベースとしており、これがテ
ープ輸送装置６０から送出されたデータ・バイトを受取
って、符号化器回路の内部クロック速度で、それを符号
化器回路の他の部分に供給する。この為、これはテープ
輸送装置６０から供給されたデータ・バイトに対するタ
イミング・バッファとして作用する。テープ・インター
フェイス６２から来た、タイミング・バッファ作用を受
けたデータがフレームＦＣＣデータ・ブロック発生器６
４に供給される。フレームＦＣＣデータ・ブロック発生
器６４が、前に第２図について説明したパリティ・ビッ
トのブロック３６を発生する。

テープ・インターフェイス６２又は発生器６４から出力
されたデータが、適当な順序で、「ブロックＥＣＣデー
タ行発生器６６の人力に供給される。ブロックＥＣＣデ
ータ行発生器６６は各々のデータ・ブロック３４．３６
に対し、第２図について説明した行４２のパリティ・ビ
ットを発生する。

発生器６６から出力されたデータが、ｆｄＥｃｃデータ
・ビット発生器６８の一方の入力に供給される。

１Ｅｃｃデータ・ビット発生器６８の他方の入力は、前
に述べたｒ線り２ｊ発生器７６からのデータ線８０に接
続されている。線ＦＣＣデータ・ビット発生器６８が、
それに印加された各々のディジタル・データ・バイトに
対し、ノ１ミング符号データ・ビット４８及び単一パリ
ティ・ピッ）　５０（第４図）を発生する。

フレームＦＣＣ，ブロックＥＣＣ及び線ＥＣＣデータ・
バイトが発生器６８から出力され、この発明のインタリ
ーブ及び直列化装置８４に印加される。インタリーブ及
び直列化装置８４が、前に第５図について説明した１　
４Ｘ１３行列に従って、印加されたデータ・バイトのイ
ンタリーブ作用をし、インタリーブしたデータを直列ビ
ット・ストリームとして、ディジタル・アナログ変換器
８６の入力に対して出力する。

変換器８６がインタリープ及び直列化装置８４からの直
列にしたデータを受取って、データ・ビットをアナログ
のビデオ・レベル信号に変換する。

このアナログ信号が２人力多重化器８８の第１の入力に
印加される。

多重化器８８はディジタル・アナログ変換器８６から出
力された符号化データと、前に述べたビデオ・テープ・
プレーヤ８８から出力される画像ビデオの何れかを選択
する。多重化器８８の選択に使う制御信号が、前に述べ
たｒ線２２Ｊ発生器７６から線８２に入る。前に述べた
様に、発生器７６が、各フィールドでデータが貯蔵され
る最初の線から始まって、データが貯蔵される最後の線
に終るビデオ線の有効ビデオ部分の間、制御信号を線８
２に発生し、この信号を使って多重化器８８を制御し、
前述の選択を行なう。

上に述べたブロック６４，６６．７６．８４゜８６に対
するタイミング制御が、ＴＶ　　Ｈ同期、■同期及び色
搬送波周波数信号の形で、ビデオ・テープ・プレーヤ７
８によって行なわれる。

多重化器８８の出力がビデオ・ディスク・マスタ作成装
置９０に印加される。この装置は、情報をＦＭ信号とし
て符号化し、このＦＭ信号力くレーザ式光学ディスクに
貯蔵される。

第７図は第６図にブロック図で示した回路の回路図であ
る。磁気テープ輸送及び制御装置６０力；、前に述べた
様に、計算機７２の制御の下に、テープ・インターフェ
イスＦＩＦＯ６２にデータを９訂給する。ＦＩＦＯ６２
に対する書込み／くルスカ（信号線９２に発生される。

後で説明するオア・ゲート９５から別の線９４に、外向
きシフト・クロック・パルスが発生される。ＦＩＦＯ６
２，ｄ）らクロック作用によって送出されるデータが、
多重化器９６０八入力と、図では概略的に１つのゲート
として示した８個の排他的オア・ゲート９８の一組の人
力とに同時に印加される０ 排他的オア・ゲート９８の出力が２５６×８シフト・レ
ジスタ１００の人力に印加される。シフト・レジスタ１
００の出力が、やはり１つのゲートとして示した８個の
２人力アンド・ゲート１０２の一方の人力に印加される
。アンド・ゲート１０２の出力が、排他的オア・ゲート
９８の他方の一組の入力及び多重化器９６０Ｂ入力に同
時に「１」加される。

ディジタル化したテレビジョン・フレーム同期パルス信
号が信号線１０４を介して、第１の７１ノツプフロツプ
１０６及び第２のフリ゛ンブフロツプ１０８に印加され
る。線１０４が７リツプフロツプ１０６のＳＥＴ人力に
接続されると共にフ１ノツプフロップ１０８のｎ（リセ
ット）入力に接続される。第７図の符号化器回路によっ
てデータカ（符号化されるビデオのクロマ周波数σ）１
／１３に等しい周波数を持つ矩形波が、アンド・ゲート
１１２の第１の入力に接続された別の信号線１１０に印
加される。アンド・ゲート１１２の第２の入力力（「線
２２」発生器７６かも来る信号線８２に接続される。前
に述べた様に、線８２は、マスクに作成しようとするビ
デオの内、ディジタル・データを含む部分の間だけ、作
用する信号を持っている。

線１１０に印加される矩形波信号は、装置に対するバイ
ト・クロック信号である。この為、線８２及び線１１２
の組合せの作用とアンド・ゲート１１２とによって、デ
ィジタル・データを符号化すべき装置のビデオ内の所望
の期間に対応するバーストとして、装置のバイト・クロ
ック信号がアンド・ゲート１１２の出力にゲートされる
。

アンド・ゲート１１２の出力がオア・ゲート９５の一方
の入力、増数計数器１１４の増数人力、シフト・レジス
タ１００のクロック人力及び別のシフト・レジスタ１１
６のクロック入力に印加される。増数計数ｉ１１４の桁
上げ出力が７リツププロツプ１０６のＰＳ　（プリセッ
ト）入力と、減数計数器１１８の減数入力とに接続され
る。減数計数器１１８０ＢＯ（借り出力）がフリップフ
ロップ１０８のＲ（プリセット）に接続される。フリッ
プフロップ１０６のＱ１出力がアンド・ゲート１０２の
他の入力に接続される。フリップ７０ツブ１０８のＱ１
出力が多重化器９６の選択入力及びオア・ゲート１２０
の一方の入力に接続される。

動作について説明すると、排他的オア・ゲート９８、シ
フト・レジスタ１００、アンド・ゲート１０２及び多重
化器９６が前に説明した関連する計数器、フリップフロ
ップ及びアンド・ゲートと共に、フレームＥＣ，Ｃデー
タ・ブロックを発生する様に作用する。具体的に云うと
、素子９８，１００゜１０２．９６，１１２，１１４．
１０６，１０８及び１１８が、フレームＥＣＣデータ　
ブロック発生器６４　（第６図）をｆ１ｑ成する。

前に述べた様に、フレームＥＣＣデータ・ブロックは、
その各々のビットが、符号化しようとするデータ・ブロ
ック内の同様な位置にある全てのビットのパリティ・ビ
ットで構成される様なビットのブロックで構成されてい
る。公知の様に、所定数のビットに対し、これら全ての
ビットを互いに排他的オア作用にかけること゛により、
パリティ・ビットを発生することが出来る。更に前に述
べた様に、符号化された各々のデータ・ブロックは２５
６個１１１’）８ヒフ）・バイトで構成される。シフト
・レジスタ１００が夫々８ビツトから成る２５６バイト
の容量を持つことが理解されよう。

動作の際、２５６個のデータ・バイトから成る１群が最
初に影響なく、排他的オア・ゲート９８を通過して、シ
フト・レジスタ１００に入る。最初、アンド・ゲート１
０２の出力は全部０である。

このデータが多重化器９６をも同時に通過する。

２５６個の８ビツトのデータ・バイトから成る２番目の
ブロックが排他的オア・ゲート９８を介してシフト・レ
ジスタ１００に入り、この時アンド・ゲート１０２を介
してシフト・レジスタ】００からシフトして出た前のデ
ータ・ブロックと排他的オア作用にかけられる。この為
、次のデータ・ブロックを構成する次の２５６バイトが
ＦＩＦＯ６２から多重化器９６を介して送出される時、
２つのブロックの夫々にある同じ様な全てのビットに対
して計算で出したパリティが、シフト・レジスタ１００
にクロック作用によって送込まれる。

計算機７２から線１１９を介して減数計数器１１８に装
入された数Ｆによって定められる様に、最大２３個のデ
ータ・バイトのブロック又はその特定のフレームに記録
しようとする数のデータ・ブロックの各々に対し、この
過程が繰返される。ＰＩＦＯ６２並びに排他的オア・ゲ
ート９８を介し−ご最後のブロックがクロック作用で出
た後に、シフト・レジスタ１００に残るバイトか、フレ
ームＥＣＣデータ・ブロック３６のＪ１゛算で出したパ
リティ・バイト　（第２図）を構成する。

６号ｍ１１０の次のクロック・パルスが７リツプフロン
ブ１０８のＱ１出力を高にし、多重化器９６が８人力を
選択する様にする。多重化器９６の選択人力は、２５６
バイト全部をシフト　レジスタ１００の外ヘシフトさせ
るのに要する時間の間、高に保たれる。この時間の間、
ＦＩＦＯ６２の外向きシフト・クロック入力も高に保た
れ、こうしてフレームＥＣＣデータ・ブロックが多重化
器９６を通過する間、データの転送を禁止する。

この後のフレームの初めに、フレーム同期パルスが線１
０４に現われ、フリップフロップ１０６のＳＥＴ入力を
トリガして、フリップフロップ１０６のＱ１出力に低状
態が発生する様にし、こうしてシフト・レジスタに最初
のデータ・ブロックカ入る時、データがアンド・ゲー）
１０２を通抜けるのを禁止する。これによって、この前
の最後のフレームの一組のブロックに対して計算で出し
たパリティ・バイトが破壊されると共に、それらのバイ
トが、後続の群のブロックで入って来る最初のデータ・
ブロックと排他的オア作用にかけられるのを防止する。

多重化器９６の出力が別の多重化器１２２のＡ入力、及
び第７図では１つのゲートとして示した８個の別の排他
的オア・ゲート１２４の一組の入力とに印加される。排
他的オア・ゲート１２４の出力がシフト・レジスタ１１
６の入力に接続される。これは長さ１６×幅８のシフト
・レジスタである。シフト・レジスタ１１６の出力が、
図では１つのゲートとして示した８個のアンド・ゲート
１２６の一組の人力に接続され、このゲートの出力が多
重化器１２２０Ｂ入力と排他的オア・ゲート１２４の２
番目の一組の入力とに接続される。

アンド・ゲート１１２の出力が「モジューロ１６」計数
器１２８の増数入力に接続され、この計数器の桁上げ出
力が７リツプフロツブ１３００Ｐｇ（プリセット）入力
、別のモジューロ人力計数器１３２の増数入力、及び別
のフリップフロップ１３４のＲ８（リセット）入力に接
続される。計数器１３２の桁上げ出力が７リツプフロン
ブ１３４の口（プリセット）入力に接続され、フリップ
フロップ１３４のＱ１出力が多重化器１２２の選択入力
とオア・ゲート１２０の他方の入力との両方に接続され
る。

素子１２４，１１６，１２６．１２２，１２８，１３０
゜１３２及び１３４が、併せてブロックＦＣＣデータ行
発生器６６　（第６図）を構成する。これらの素子は、
フレームＦＣＣデータ・ブロック発生器６４を構成する
前述の素子と同様に作用する。然し、排他的オア・ゲー
ト１２４による排他的オア作用が、排他的オア・ゲート
９８の時の様に、２５６個の群ではなく、１６０群に対
して行なわれるから、２５６個のデータ・バイト又はＵ
フレームＥＣＣ］バイトの完全な１ザイクルの後にシフ
ト・レジスタ１１６に残る１６個のデータ・バイトが、
処理中の現在のブロックの各行にある同じ様な位置にあ
る全てのビットに対して計算で出したパリティ・ビット
で構成される。多重化器９６を通過する全てのデータ・
ブロック又ハ「フレームＥＣＣｊは、排他的オア・ゲー
トエ２４、シフト・レジスタ１１６及びアンド・ゲート
１２６によるこのサイクル動作によって計算された、１
行のパリティ・ビット・バイトを持っている。

１ブロツクのデータの１６行のバイト即ち２５６バイト
の全部がクロック作用によってＦＩＦＯ６２又はシフト
・レジスタ１００を出て、多重化器９６及び多重化器１
２２を通過した後、フリップフロップ１３４のＱ１出力
が高になり、多重化器１２２がＢ入力を選択し、ＦＩＦ
Ｏ６２の外代きシフト・クロック入力を高に保つ。これ
は、１６個のパリティ・バイト全部をシフト・レジスタ
１１６の外にシフトさせ且つ多重化器１２２を通過させ
るのに要する時間の間、そうなる。これは前に述べた７
リツブフロツプ１０８のＱ１出力の作用と同様である。

多重化器１２２の出力が別の多重化器１３６の８人力に
接続される。多重化器１３６０Ａ入力が「紗２２」情報
符号化器７６の出力に接続される。

多重化器１３６の選択入力が増数Ｊ１数器１３８のＱ出
力に接続される。このｆＴＩ数’ｒ？’ｔは、１フイー
ルド毎にフィールド同期パルスによってリセットさ　　
′れた後、その増数人力に印加された水平同期パルスを
計数する。計数器１３８が、ビデオ線２２の有効ビデオ
部分の間、多重化器１３６にへ入力を選択させる。フレ
ーム番号、フィールド番号、符号化されたディジタル・
データのバイトに対する初めのビデオ線、及びそのフィ
ールド内にあるディジタル・データのブロックの総数を
含む符号化された情報が、こうしてことごとくのフィー
ルドのビデオ線２２の有効ビデオ部分に挿入される。

多重化器１３６の出力がハミング及びパリティ符号化Ｆ
ＲＯＭ　６ｓのアドレス入力と、並列人力直列田カシフ
ト・レジスタ１４０の並列のＡ。乃至Ａ７人力との両方
に印加される。ＦＲＯＭ　６８からの５本の並列ビット
線出力が、シフト・レジスタ１４００Å力ＡＳ　　Ａｌ
１　　に印加される。

ＦＲＯＭ　６８及びシフト・レジスタ１４０の構成は、
ハミング符号等の様なブロック符号により、。

略実時間でデータ・バイトを符号化する新規な手段を構
成する。ＦＲＯＭ　６８は、ＦＲＯＭ　６８の種々の貯
蔵位置に貯蔵されたビットがアドレス可能な貯蔵位置を
占め、そのアドレスが、貯蔵されているデータ・ビット
がそのハミング符号として対応する様な、データ・ビッ
トを構成する様にプログラムされている。この為、ＦＲ
ＯＭ　６８をプログラムする為、８ビツトの考えられる
あらゆる組合せに対し、４つのハミング符号ピットと１
個のパリティ・ビットが上に述べた様に計算される。

次に、計算で出したハミング・ビット及びパリティ・ビ
ットが、このハミング符号ビット及びパリティ・ビット
を計算した８ビツトの組合せに等しいアドレスを持つＦ
ＲＯＭ　６８内の貯蔵位置に貯蔵される様にプログラム
される。この様にして、多重化器１３６から出力された
８個のデータ・ビットがＦＲＯＭ　　６８のアドレス入
力に印加される時、計算で出したハミング・ビット及び
パリティ・ビットが直ちにＦＲＯＭ　６Ｂの出力に発生
されて、８個のデータ・ビットと組合され、前に述べた
ディジタル複合ワードを形成する。これらの１３ビツト
は、この後直ちに直列ピント・ストリームとして、シフ
ト・レジスタ１４０の外ヘシフトさせることが出来る。

この代りに、ＦＲＯＭ　６８に貯蔵されたビットは、貯
蔵されているビットをアドレスするデータ・バイトに対
する複合ワードの１３ビツトの全部であってもよい。こ
の様な別の実施例では、ＦＲＯＭ　６８の外部で、アク
セスされたビットとアドレスされたバイトのビットとの
組合せは必要ではない。

装置のクロマ信号の周波数で、ビットがシフト・レジス
タ１４０の外へクロック作用によって送出される。これ
らのビットが２つのＲＡＭ１４２゜１４４の夫々の入力
に印加される。ＲＡＭ１４２゜１４４の出力が共に直並
列変換器１４６の直列入力に接続される。

ＲＡＭ１４２のアドレス人力Ａ。乃至Ａ、か５１２Ｘ８
のインタリープＰＲＯＭ　１４８の出力Ｑｏ乃至Ｑ７に
接続される。ＦＲＯＭ　１４８の内容は後で説明する。

ＲＡＭ１４４のアドレス入力Ａ０乃至Ａ、が、その内容
を後で説明する別のインタリープＰＲＯＭ　１５０の出
力Ｑ。乃至Ｑ７に接続される。両方のＦＲＯＭ　１４８
．１５０のアドレス人力Ａ０乃至Ａ、がモジューロ１８
２計数器の出力Ｑ。乃至Ｑ７に接続され、この計数器の
クロック入力が、シフト・レジスタ１４０の外向′きシ
フト入力に接続されたのと同じクロマ・システム・クロ
ック入力に接続される。ｄｒ数１１５２の桁上げ出力が
Ｄ形７リツプフロツプ１５４のクロック入力に接続され
る。フリップフロップ１５４のＱ出力がＰＲＯＭ　　１
４Ｂのアドレス入力Ａ８及びＲＡＭ１４２の読取／書込
み入力とに接続される。フリップフロップ１５４の４出
力がＦ　ＲＯＭ１５０のアドレス入力Ａ、とＲＡＭ１４
４の読取／書込み入力とに接続される。フリップフロッ
プ１５４の４出力は７リツプフロツブ１５４の９人力に
も接続される。

ブロック１４０，１４２，１４４，１４６，１４８゜１
５０．１５２，１５４が、前に第６図について説明した
この発明のインタリープ及び直列化ブロックを構成する
。これらのブロックは一緒になって次の様に動作する。

システム・クロマ・クロックのパルスに応答して、バイ
ト毎にシフト・レジスタ１４０に送込まれたビットが、
クロック作用により交互にＲＡＭ１４２及びＲＡＭ１４
４に送込まれるが、そのアドレスは、計数器１５２の計
数動作並びにＦＲＯＭ　１４８．１５０に貯蔵されてい
るプログラムによって決定される。こうしてＲＡＭ　　
１４２，１４４　　に貯蔵されたビットが、やはり計数
器１５２の動作並びにＦＲＯＭ　１４８　。

１５０にあるプログラムの内容によって決定されたアド
レスで、これらのＲＡＭから交互に読出される。ＲＡＭ
１４２及びＲＡＭＩ４４の書込４及び読取作用を交互に
変えるタイミングは、語数器１５２の桁上げ出力と７リ
ツプフロツブ１５４０作用によって制御される。

ＰＲＯＭ　１４８及び１５０は共に同じプログラムでプ
ログラムされている。１０“乃至ゝゝ１８１“のアドレ
スを持つ貯蔵位置では、貯蔵されたデータはこれらの位
置のアドレスと同じ数値を持つ。

アドレス＊　２５６　／／乃至′４３７“を持つ貯蔵位
置では、これらの位置に貯蔵されるデータが、前に第５
図について説明したインタリーブ行列読出しパターンに
従って順番に続く数になる様に、ＦＲＯＭがプログラム
されている。この為、アドレス９２５６″の貯蔵位置に
あるデータは数値がＯであるが、アドレスｖ′２５７”
の貯蔵位置にあるデータは１４の数値を持ち、アドレス
″’２５８’の貯蔵位置にあるデータは２８の数値を持
つと云う様に、インタリープ読出しパターンに従う。

最初のインタリーブ・サイクルの初めに、モジューロ１
８２計数器１５２がＯから１８１まで増数計数する。こ
の時、フリップ７０ツブ１５４のＱ出力は低であり、ζ
出力は高である。この為、ＲＡＭ１４２は書込み様式に
あるが、ＲＡＭ　　１４４は読取様式にある。この時フ
リップフロップ１５４のＱ出力が低であるから、計数器
１５２かＯから１８１まで計数する時、ＦＲＯＭ　　１
４８でアドレスＴ＋　ＯＮ乃至１１８１”がアドレスさ
れる。前に述べた様に、こう云うアドレスの位１ｙ’ｔ
に貯蔵はれるデータは、これらのアドレスの数値と値が
等しい。この為、シフト・レジスタ１４０からクロック
作用によって送出されたデータ・ビットが、１８２ビツ
トから成るブロックとして、普通の逐次的な順序でＲＡ
Ｍ１４２に書込まれる。

システム・クロマ・クロックからの１８２個のクロック
・パルスの後、計数１１５２の桁上げｄカポフリップフ
ロツブ１５４にクロック・パルスを送出し、このフリッ
プフロツプのＱ出力を高にし、そのＱ出力を低にする。

この為、ＦＲＯＭ１４８のアドレス入力Ａ８が高である
から、モジューロ１８２計数器が０から１８１まで次の
計数を進める時、ＦＲＯＭ１４８内で数値ゝ２４６“乃
至ゝ４３７“を持つアドレスが逐次的にアクセスされる
。前に述べた様に、これらの貯蔵位置には、インタリー
ブ読出し順序の数値がプログラムされている。サイクル
のこの部分の間、ＲＡＭ１４２は読取様式にある。この
為、２＠目の１８２個のクロック・パルスのｕ■、前に
ＲＡＭＩ４２に書込まれた１８２個のデータ・ビットが
、インタリーブ・パターンのデータとして、直列に読出
される。１８２個のシステム・クロマ・クロック・パル
スから成るこの２番目のサイクルの間、第２組のデータ
がＲＡＭ１４４に書込まれ、この間第１組のデータがＲ
ＡＭ１４２から読出される。

全てのデータ・ビットが処理されるまで、ＲＡＭ１４２
及び１４４の間で交互に読取及び書込みを行ないながら
、１８２ビツトずつの群に分けて、インタリーブ過程が
続けられる。

直並列変換器１４６が完全に符号化されたデータ・ビッ
トを、上に述べた様なビデオ符号化の為、２ピツトずつ
の群に分けて、・ディジタル・アナログ変換器８６に供
給する。この様に符号化されたビットが多重化器８８の
一方の入力に印加され、その他方の入力が前に述べた様
に、ビデオ・テープ・プレーヤ７８に接続されている。

多重化器８８の入力の選択は、ｒＭ２２ｊ発生器７６に
よって制御され、多重化器８８の出力が、前に述べた様
に、ビデオ・ディスク・マスク作成装［９０の入力に印
加される。

第８図はこの発明の好ましい実施例の考えに従って構成
されたディジタル・データ復号器を含む装置のブロック
図である。普通のビデオ・ディスク・プレーヤｌＯが再
生するディスク（図に示してない）からの復調されたビ
デオ信号を出力信号線２００に供給する。この信号線が
アナログ・ディジタル変換器２０８の人力に接続されて
いる。

この信号線は、テレビジョン・モニタの入力に接続され
たビデオ信号線２０４にも接続されている。

アナログ・ディジタル変換１２０８の出力がインタリー
ブ解除及び並列化装置２１０の入力に接続はれる。イン
タリーブ解除及び並列化装置２１０の出力は１３ピット
並列ディジタル・データ信号線で構成されるが、これが
第ルベルＥＣＣ補正器２１４の入力に接続される。

第ルベルＥＣＣ補正器２１４の出力が［１２２Ｊ復号器
２１８の入力と、第２レベルＥＣＣ補正器２２０の入力
とに接続される。第２レベルＥＣＣ補正器２２０の出力
が計′１Ｆ、機２２２のデータ母線入力に接続される。

別のデータ母線２２６カ（プレーヤ１０に接続される。

「線２２］復号器２１８からの制御信号母線２３０が計
算機２２４のデータ入力に接続さ−ｉｚる。

プレーヤ１０で演奏するディスク　（図に示してない）
からデータが検索され、次の様にして計算機２２４に供
給される。ビデオ符号化ディジタル・データ並びに画像
ビデオの両方を含もビデオ信号が、線２００を介してア
ナログ・ディジタル変換器２０８の人力に供給される。

変換器２ｏｓｂ：ヒ゛デオ符号化ディジタル・データを
ＮＲＺディジタル・データに変換し、これが直列ビット
・スト１ノームとしてインタリ−ブ解除及び並列化装置
２１０に印加される。装置２１０が、前に第６図につい
て説明したインタリーブ及び直列化プロ゛ンク８４の逆
行列に従って、直列データ・ストリームのインタリーブ
を解く。インタリーブを解いたデータが線２１２の１３
ビット複合ワードとして、第２レベルＥＣＣ補正器２２
０に供給される。

補正器２１４が　各々の複合ワードにある単一ビットの
誤りを補正する為に各々の複合ワードのハミング符号ビ
ットを利用して、線２１２に入力されたデータ・ワード
に作用する。ディスクの１フレームからの全ての複合ワ
ードが１ワードあたり１個の誤り以下である場合、これ
以上の枳りの補正は必要ではなく、補正済みの復元した
バイトが第２レベルＥＣＣ補正器２２０を介して計詳機
２２４に送られる。

第２レベルＦＣＣ補正器２１４が、前に述べた様に、各
フィールドのビデオ線２２にある複合ワードをも補正し
、補正されたバイトをｒｉ２２Ｊ復号器２１８に印加す
ることが理解されよう。１−線２２」復号器２１８が復
元されたバイトを復号して、その中にある情報を利用し
て、アナログ・ディジタル変換器２０８を付能する信号
を発生すると共に、ビデオの内、このデータが発生する
部分の間、システム・クロックをゲートし、その他の場
合は一般的な制御信号を供給する。１線２２」復号器２
１８は計ｎｖＡ２２４に対して複合されたビデオの「線
２２」情報をも供給し、ｄｊｎ機２２４が、フレーム番
号及びフィールド番号や、そのフィールドにどれだけの
データがあるかが「判る」様にする。

信号線２１２の何れかの複合ワードに２つ以上の誤りが
発生した場合、第２レベルＥＣＣ補正器２２０が、この
多重誤りバイトを含め各列にあるデータ・バイトに対し
て、第２レベル誤り補正過程を実施する。多くの場合、
この第２レベルＦＣＣ補正により、この様な多重ビット
の諒りが補正される。この第２レベル補正によっても・
誤りを補正することが出来ない場合、信号ｍ２３２を介
して計算機２２４に信号が送られる。

計算機２２４は、第ニレベル及び第２レベルＦＣＣ補正
器でも処理しきれなかった場合、線２２２を介して供給
されたデータに対して、第３レベルＦＣＣ補正過程を実
行する様に、後で詳しく説明する様な形でプログラムさ
れている。

第９図は第８図にブロックで示した復号器回路の回路図
である。光学ディスク・プレーヤ１０がビデオ・ディス
ク（図に示してない）から復元したビデオをアナログ・
ディジタル変換器２０８に供給し、これが、ビデオ信号
の内、この様なディジタル・データが符号化されている
部分から復号したディジタル・データのＩＨ列ストリー
ムを高力として発生する。復元されたディジタル・デー
タがインタリーブ解除及び並列装置２１０に印加される
。

インタリーブ解除及び並列化装置ｉ＃２１０は、前に第
７図について説明したシフト・レジスタ１４０、ＲＡＭ
１４２及び１４４、ＰＲＯＭ　　１４８及び１５０、計
数器１５２及びフリップフロップ１５４で構成された直
列化及びインタリーブ装置と同様であり、逆に作用する
様に接続されているだけである。即ち、インタリーブ解
除及び並列化装置２１０にあるインタリーブ解除用のＦ
ＲＯＭはアナログ・ディジタル変換器２０８から供給さ
れた、復元された直列化データを、符号化過程（第７図
）の間、ＲＡＭ１４２及び１４４から読出されたアドレ
ス・パターンでＲＡＭに書込まれる様にすると共に、符
号化過程（第７図）の間、ＲＡＭ　　１４２．１４４に
書込まれたアドレス・パターンで、即ち普通の逐次的な
直列形式で読出される様にプログラムされている。

直列データ・スｐ’）−ムが、同様な方式を用いた直列
化装置の逆のことを行なって、シフト・レジスタを利用
して並列データに変換される。

復元された１３ビツトの複合ワードがインタリーブ解除
及び並列化装置２１０かもパリティ検査装置２３０に対
し、１３本の並列ビット線に出力として発生される。パ
リティ検査装置２３０が、それに印加された複合ワード
の最下位の１２ビツトのパリティを計算し、それを最上
位ビットと比較する。前に述べた様に、最上位ビットは
、前に述べた符号化過程で発生された、複合ワードの最
下位の１２ビツトに対して計算で出したパリティの値で
ある。パリティ発生器に印加された１３ビット複合ワー
ドの最下位の１２ビツトのパリティが、その最上位ビッ
トの値と等しければ、パリティ検査装置２３０は′１“
のビットを出力する。両方の値が同じでなけれは、パリ
ティ検査装置２３０は′、０　／／を出力する。

インタリーブ解除及び並列化装置２１０がら出力された
複合ワードの最下位の１２ビツトが、符号ワード検出Ｆ
ＲＯＭ　２３２にもＥＩＪ加される。

ＦＲＯＭ　２３２は、それに印加きれた１２ビツトが実
際に起り得る複合ワードを構成しているかどうかを表わ
すディジタル・ビットを出力する。

ＦＲＯＭ　２３２に印加された１２ビツトが起り得る複
合ワードを構成している場合、ＦＲＯＭ　　２３２が′
０“の値を持つビットを１１カする。これらの１２ビツ
トが複合ワードになり得ない値である場合、出力される
ビットの値は１１”である。

ＰＲＯＭ　２３２及びハＩＪティ検査装置２３０の出力
が、アンド・ゲート２３４、反転入力アンド・ゲート２
３６及びオア・ゲート２３８で構成された回路に印力Ｕ
される。オア・ゲート２３８の出力のビットの値は、下
記の表に示す４種類の状態の内の何れかによって決定さ
れる。

イエス　　　イエス　　誤りなし　　　　　　０ノー　
　　　ノー　　　１ウドの誤り　　　　　０ノー　　　
　　イエス　　２重ビットの課り　　　　Ｉイエス　　
　ノー　　　３重ビット又は　　　１更に高次の練り オア・ゲート２３８の出力の作用を次に詳しく説明する
。

ＦＲＯＭ　２３２の入力に印加された１２ビツトが、こ
の発明のハミング補正用ＦＲＯＭ　２４０の入力と、多
重化器２４２のＢ人カとにも印加される。ハミ４グ補正
用ＦＲＯＭは、ＦＲＯＭ　２４００人力に印加されたハ
ミング符号化複合ワードの根拠となる一番近いワードの
８ビツトを出力とじて発生する。これは、前に第７図に
ついて説明した、ＦＲＯＭ　６８によって行なわれる作
用の逆である。

ＦＲＯＭ　２４０の出力が多重化器２４２のＡ入力に印
加される。

多重化器２４２の出力が２５６Ｘ９シフト・レジスタ２
４４の下位入力と、（図でｉｄｌつのゲートとして示し
た）８個の排他的オア・ゲート２４６の一組の入力と、
ｒｍ２２ｊ復号器２１８の入力とに印加される。排他的
副ア・ゲート２４６の出力が８ヒツト並列ディジタル・
データ線であり、これがやけり１つだけ示した８個のア
ンド・ゲート２５０の一組の入力と、多重化器２５２の
へ入力と、オア・ゲート２５４の入力とに接続されてい
る。アンド・ゲー）２５０の出力が幅１６、長さ９のシ
フト・レジスタ２５６の８個の入力ポートに接続される
。シフト・レジスタ２５６の対応する８個の最下位ビッ
ト出方ボートが、排他的オア・ゲート２４６の他方の一
組の入力に接続される。

オア・ゲート２３８の出力が多重化器２４２の選択入力
と、シフト・レジスタ２４４の最上位ビット入力ポート
と、オア・ゲート２５８の一方の入力と、アンド・ゲー
）２６０の一方の入力々に接続される。シフト・レジス
タ２５６の最上位ビット出力がオア・ゲート２５８の他
方の入力と、アンド・ゲート２６０の他方の人力とに接
続さｇる。オア・ゲート２５８の出力が排他的メーア・
ゲート２６２の一方の入力と、シフト・レジスタ２５６
の最上位ビット入力ボートとに接続される。アンド・ゲ
ート２６０の出力がフリップフロップ２６４０ＰＳ　　
（プリセット）入力に接続される。

シフト・レジスタ２４４．２５６のクロック入力がシス
テム・バイト・クロックに接続され、これはビデオ・ク
ロマ信号を１３で除すことによって得られる。クロヤ信
号はビデオ信号のカラー・バーストから公知の手段によ
って復元される。

前に挙げた表１について説明すると、オア・ゲート２３
８の出力がＯの値であって、現在の複合ワードが、ハミ
ング補正ＦＲＯＭ　２４０によって補正し得る単一ビッ
トの誤りを持つか、或いは誤り力（存在しないことを示
す時、多重化器２４２がその人入力を選択する。復元さ
れたデータ・）何トの正しい８ビツトが多重化器２４２
を通過シテシフト・レジスタ２４４に送られる。他方、
オア・ゲート２３８の出力が１の値であって、複合ワー
ドに２重ビットの誤り又は更に多くのビットの映りがあ
ることを示す時、多重化器２４２０Ｂ入力が選択され、
複合ワードの最下位の８ビツトが多重化器２４２を通過
して、シフト・レジスタ２４４０入力と排他的オア・ゲ
ート２４６の入力とに送られる。同時に、１の値のビッ
トがシフト・レジスタ２４４Ｊびシフトレジスタ２５６
の両者の最上位ビット入力ボートに印加される。

最初の１６バイト、即ち処理するブロックの最初の線全
体に対し、排他的オア・ゲート２４６の入カニ印加され
た８ビツトが影響なしにシフト・レジスタ２５６の最下
位の８ビツトの入力ボートへ通過する。これはシフト・
レジスタ２５６のそれまでの内容が全部Ｏだからである
。

シフト・レジスタ２４４の最上位ビット入力ボートに印
加される１の値のビットが、誤りフラグを構成し、これ
は関連した誤りを含むバイトと共にシフト・レジスタ２
４４を通過する。このバイトがシフト動作によってシフ
ト・レジスタ２４４から出ると、映りフラグ・ビットが
このバイトと共に出て行く。この意味は後で更に詳しく
説明する。

シフト・レジスタ２５６の最上位ビット入力ポートに送
込まれる１の値を持つビットも、そのノくイトに対する
誤りフラグを構成する。然し、シフト・レジスタ２５６
がクロック動作する時、送込まれたｙｂピット・フラグ
があれば、それはモジューロ１６形式で循環する。前に
述べた様に、１つのブロック内の各々の線は１６個のノ
くイトを有する。

この為、誤りフラグ・ビットがシフトレジスタ２５６を
循環する効果として、２重ビット又は更に高次の誤りを
持つ全ての列にフラグが付せられる。これは後で更に詳
しく説明する。

前に述べた様に、多重化器２４２から出力された最初の
１６バイトは全部排他的オア・ゲート２４６でＯと排他
的オア作用を受け、この為影響を受けずに排他的オア・
ゲート２４６を通過して、シフト・レジスタ２５６の入
力に送られる。然し、多重化器２４２から出力される１
６バイトから成る次の群のバイトは、１６バ′イトのこ
の群と同じ位置を占める、１６バイトから成る最初の群
内のバイトと、排他的オア・ゲート２４６によって排他
的オア作用を受ける。即ち、１６バイトから成る最初の
群の表切のバイトは、１６バイトから成る第２の群の最
初のバイトと排他的オア作用を受け、繁初の群の２番目
のバイトは２番目の群の２番目のバイトと排他的オア作
用を受けると云う様になる。

１６バイトから成る第３の群が、１６バイトから成るそ
の群内の同じ様な位置にあるバイトに対する前の排他的
オア作用の結果と、排他的オア・ゲート２４６で排他的
オア作用を受ける。１６バイトから成る群の１６個全部
が、多重化器２４２から出力され、こうしてシフト・レ
ジスタ２４４に装入されるまで、この過程が続けられる
。１６バイトから成る各群は、処理している２７２バイ
トのブロック内の１本の線を構成するから、シフト・レ
ジスタ２５６のＲ終曲な内容が、プレーヤ１０で演奏す
るディスクから実際に復元された各バイトに対して計算
で出したパリティ・ビットで構成され、処理中のデータ
・ブロックの各行内の同じ様な位置にある。

次の１６個のシステム・バイト・クロック・パルスが、
前に計算されてそのデータ・ブロックと共に送出された
、そのブロックに対するパリティ・バイトの行４２　（
第２図）を多重化器４２からクロック作用によって前に
述べた排他的オア・ゲート２４６の第１組の入力に送出
すが、この装置のブロックが、アンド・ゲート２４５の
作用によって、この期間中は禁止されている為、シフト
・レジスタ２４４には送られない。この様な一連の１６
個のシステム・バイト・クロック・パルスの間に得られ
る出力は、符号化過程の間に前板て計算され且つ演奏中
のディスクか°らデータ・ブロックと共に検索された各
々のパリティ・ビットと、ディスクから復元したデータ
・ビットの計算で出した対応するパリティ・ビットとの
間の排他的オア作用の結果である。この様な対応するビ
ットの間に差があれば、その結果、排他的オア作用の間
、そのビット位置にある排他的オア・ゲート２４６の出
力に、１の値を持つ補正ビットが発生される。

この様な一連の１６個のシステム・バイト・クロック・
パルスの間、多重化器２５２はその人入力を選択する様
に設定される。この最終的な排他的オア作用の結果で構
成された補正ビットから成るバイトが、こうして多重化
器２５２の出力に供給される。多重化器２５２の出力が
１６×８シフト・レジスタ２６８の入力に接続される。

更にこの時間の間、８個のアンド・ゲー）２５０は、多
重化器２５２の選択入力を制御するのと同じ信号によっ
て禁止され、こうして２７２バイトから成る次のブロッ
クに備えて、シフト・レジスタ２５６に０を送込ｂ０ ’２７２個のシステム・バイト・クロック・パルスの第
１群の内、最後の１６個のシステム・バイト・クロック
・パルスが発生される時、計算で出した補正ビットから
成るバイトが、クロック作用によってシフト・レジスタ
２６８を通る。

次の２７２個のシステム・バイト・クロック・パルスに
より、次に２７２個のデータ・バイト、即ち、プレーヤ
ｌＯから供給された次のデータ・ブロックに対して、上
に述べた動作が繰返される。

更に、２７２個のデータ・ノくイトから成る最初のブロ
ックに対して、続く第２レベル誤り補正動作が実施され
る。

最初の１６個のデータ・バイトがクロック作用によって
シフト・レジスタ２４４から送出される時、シフト・レ
ジスタ２６８に貯蔵されている補正ビットのバイトも同
じ様にクロック作用によってシフト・レジスタ２６８か
ら送出される。２７２個のクロック・パルスから成るこ
の後の群の内の最初の２５６個のシステム・バイト・ク
ロック・パルスでは、多重化器２５２の選択人力はその
Ｂ入力を選択する様に設定される。これによって補正ビ
ットのバイトがシフト・レジスタ２６８を１６回繰返し
て循環する。

バイトがシフト・レジスタ２４４からクロック動作によ
って送出される時、２重ビットの誤りを持つバイトハ、
ビットが正しいことが判っているビット位置が全部０を
持つと共に、そのバイト中のビットの値が課りであるこ
とが判っているビット位置に１の値を持つビットを有す
るバイトとの排他的オア作用にかければ、補正すること
が出来る。シフト・レジスタ２６８に貯蔵されているバ
イトは、シフト・レジスタ２４４内にあって、補正し得
る２重ビットの誤りを持つバイトに対するこの様な誤り
補正ビットで構成されている。

こノ様な２重ビットの枳すを持つバイトがシフト・レジ
スタ２４４の出力に現われると、その最上位ビット出力
ボートに１が現われる。これがアンド・ゲート２７０の
一方の入力を高にする。アンド・ゲート２７０の他方の
入力は、無効なブロック、即ち補正出来ないブロックが
存在することが、これから説明する様な形で、決定され
ていなければ、やはり高である。アンド・ゲート２７０
の出力が高であると、別の８個のアンド・ゲート２７２
（図には判り易くする為に１つだけ示しである）が付能
され、こうして８個の排他的オア・ゲート２６６による
前述の排他的オア作用を、シフト・レジスタ２４４から
クロック作用によって送出される２重のビットの誤りが
同定されたバイトに対して行なうことが出来る様にする
。

逆に、無効ブロックであることが決定されると、アンド
・ゲート２７２の出力は低に保たれ、データは排他的オ
ア・ゲート２６６を影響を受けずにシフトする。

これまで説明した１次及び２次誤り補正方式によって補
正することが出来ない何種類かの多重誤りがある。

第１に、同じ列内にある２つのバイトが異なるビットに
誤りを持つ場合（即ち、Ｅを誤りとして、１０１０ＥＥ
及び０ＯＥＥＯＯ）、その結果得られる補正ビットは、
その列に対して００１１１１になる。然し、譲りを持つ
各々のバイトに対して２重誤りフラグが発生されるから
、こういう補正ビットを使うと、各々のバイトの本来圧
しい幾つかのビットを誤って変えることがある（即ち、
この結果１０ＥＥＯＯ及び０ＯＩＩＥＥになる）。

ナンド・ゲート２６０が、オア・ゲート２３８の出力並
びにシフト・レジスタ２５６の出力に２重誤り信号が同
時に発生するのを探すことにより、同じ列内に２つの２
爪枳りが存在することを検出する。

そういう仁とが起った時、ナンド・ゲート２６０ノ８３
　力カ低になり、フリップフロップ２６４をプリセット
して、フリップフロップ２６４のＱ出力を高にし、こう
して補正することが出来ない２重ビットｆｉＡりの状態
が発生したと云う情報を、７リツプ７０ツブ２６４のＱ
　出力の９１″レベルの信号の形で保管する。

第２に、３重又は更に高次の映りが成るワード中に発生
し、符号ワード検出器２３２によって検出されない場合
、誤りフラグは発生されない。然し、排他的オア・ゲー
ト２４６が誤り補正ワードを発生し、それが多重化器２
５２に送られる。フラグが発生されていないから、多重
化器は選択信号を受取らず、補正ワードは印加されない
。

オア・ゲート２５４が補正ワードが存在することを検出
し、排他的オア・ゲート２６２が誤りフラグが同時に欠
けていることを検出して、その出力が高になる。

第３に、１列内の２つのバイトが枳りを持つ°Ｃいて、
誤りを持つバイトの内の１つだけが符号検出器２３２に
よって検出された場合、１つの誤りフラグしか発生され
ない。誤りが同じビットで起った場合、排他的オア・ゲ
ート２４６によって行なわれる列パリティ検査でそれら
が相殺することか起り得る。つまり、補正ビットは発生
されない。

この状況も排他的オア・ゲート２６２によって検出され
、この結果、その出力が高レベルになる。

フリップフロップ２６４又は排他的オア・ゲート２６２
の高レベルの出力は、これから説明する形で、無効、即
ち、補正することが出来ないデータ・ブロックであるこ
とを示す信号を発生する為に利用される。

システム・バイト・クロックがモジューロ１６計数器２
７４の増数計数入力に印加される。計数器２７４の桁上
げ出力が別のモジューロ１６計数器２７６の増数計数入
力と、Ｄ形フリップ７０ツブ２７８のクロック人力に接
続される。計数器２７６の桁上げ出力が７リツプフロツ
ブ２７８０Ｒ８（リセット）入力に接続される。

フリップフロップ２７８のＱ出力がｉｆ　％　ｎ　２７
６の破算入力と、多重化器２５２の選択入力と、アンド
・ゲート２４５の入力と、インバータ２８００Å力と、
フリップフロップ２６４のクロック入力と、前に述べた
８個のアンド・ゲート２５００Å力とに接続される。イ
ンバータ２８０の出力が別のＤ形フリップフロップ２８
２０Ｒ８（リセット）入力と、更に別のＤ形フリップフ
ロップ２８４のクロック入力とに接続される。フリップ
フロップ２８２のクロック人力がシステム・バイト・ク
ロックに接続される。フリップフロップ２８２のＱ出力
が７リツプフロツプ２８４のＲ（プリセット）入力に接
続される。排他的オア・ゲート２６２及びフリップフロ
ップ２６４の出力が、夫々オア・ゲート２８６の入力に
接続され、このオア・ゲートの出力が７リツプフロツプ
２８２のＤ入力に接続される。

前に述べた様に、システム・バイト・クロックは、デー
タ・バイトが第９図の回路全体にわたつてシフトさせら
れる周波数を持つ矩形波信号である。このクロック・パ
ルスがモジューロ１６７７ｉ器２７４によって計数され
、１６個のシステム・バイト・クロック・パルス毎に、
クロック２７４の桁上げ出力がパルス出力を発生する。

言１数器２７４からのこの出力パルスがモジューロ１６
計数器２７６によって計数される。このパルスはフリッ
プフロップ２７８のクロック動作をも行なう。Ｈ１数器
２７４゜２７６及びフリップフロップ２７８ｉ、フリッ
プフロップ２７８のす出力が、最初の２５６個のシステ
ム・バイト・クキツク・パルスの間高にと丈まり、その
後計数器２７６の桁上げ出力が高になり、７リツブ７０
ツブ２７８を解放し、そのＱ出力を低にすることが出来
る様に、相互接続されている。

フリップフロップ２７８の互出力は、次の１６個のシス
テム・バイト・クロック・パルスの間低にと丈まり、こ
の時計数器２７６の桁上げ出力は低になって、フリップ
フロップ２７８をリセットし、こうしてその司出力を高
にする。

２７２個のバイト・クロック・パルスから成る各フロッ
クノ最後の１６カウントの間、フリップフロップ２７８
の司出力の低信号は、多重化器２５２に、前述の如く、
その人入力を選択させる。更に、インバータ２８０、フ
リップフロップ２８２，２８４及びオア・ゲート２８６
の作用により、排他的オア・ゲート２６２又はフリップ
フロップ２６４の何れかの出力が高である場合、フリッ
プフロップ２８４の互出力に低レベル信号を発生する。

フリップフロップ２８４のζ出力の低レベル信号は、排
他的オア・ゲート２６６に無効ブロックが送られている
ことを示す。

この制御装置はブロック毎に自動的にリセットし１この
為、ブロック毎に無効ブロックの判定を降すことが出来
る。この装置は垂直同期パルスによってもリセットされ
る。補正されたデータ・ブロック並びに無効なデータ・
ブロックの両方が排他的オア・ゲート２６６をクロック
動作によって通り、計算機２２４に送られる。ｆＪ稀効
ブロック信号が計算機２２４に送られると、計算機に供
給さレタデータから取出したパリティ・ビットのブロッ
クをフレームＥＣＣパリティ・ビット・ブロックと排他
的オア作用にかける同様な過程により、前ニ述べたフレ
ームＥＣＣパリティ・ブロックを使って、データ・ブロ
ック全体を再構成することが出来る。この機能を実行す
る為の計算機２２４のプログラミングは、以上説明した
この発明の考えが一旦理解され＼ば、当業者に容易に出
来ることであると考えられる。

計算機が、前に述べた「線２２」復号器２４８から、特
定のフィールドに対して自分が受取るデータ景に関する
情報を受取る。

以上説明したこの発明は、全搬的にディジタル・データ
貯蔵装置の分野で、更に具体的に云えば、ビデオ形式の
ディジタル・データ貯蔵及び検索装置の分野で、著しい
進歩をもたらすことが理解されよう。この発明は、レー
ザ式光学ディスクの片面に３００，０００，０００バイ
ト以上を貯蔵することが出来る様にし、それから略実時
間で検索することが出来る様にする。誤り頻度はｉ／１
ｏ１２　よシよく、これは大抵のディジタル・データ貯
蔵装置の用途にとって受入れることが出来る。更に、レ
ーザ式光学ディスクのコストが比較的安い為、この発明
は、計算機用にディジタル・データを貯蔵するコストの
安い方法を提供するものである。この発明の特定の実施
例を例として詳しく説明したが、この発明の範囲内で種
々の変更を加えることが出来ることは云うまでもない。

例えば、この発明を実施する場合、ハミング符号以外の
ブロック符号を使うことが出来る。更に、第９図につい
て説明した線及びブロックｚｃｃｆり補正回路に関連し
て説明したのと同様なハードウェア回路により、フレー
ムＦＣＣ誤り補正を実施することが出来る。

この様な全ての変更は、以上説明したこの発明の考えが
一旦理解され＼ば、当業者が容易に出来ることである。

従って、この発明は特許請求の範囲の記載のみによって
限定されることを承知されたい０

【図面の簡単な説明】

第１図はこの発明の好ましい用途の１つの用例を示す見
取図、第２図はこの発明の好ましい実施例のデータ符号
化方式を示す略図、第３図は第２図に示した符号化方式
で発生されたデータ・ブロックを示す図、第４図は第２
図に示した符号化方式で発生された複合ワードを示す図
、第５図はこの好ましい実施例の考えに従って構成され
た符号化器を含むディジタル・データ貯蔵装置のブロッ
ク図、第７図は第６図に示した装置の回路図、第８図は
この発明の好ましい実施例の考えに従って構成された復
号器を含むデータ検索装置のブロック図、第９ａ図及び
第９ｂ図は第８図に示した装置の回路図である。 ３／９ Ｑ ４／９ ｏ　　　ｌ　　　　２　　３　　４　　　ｓ　　　　Ｇ
　　　７　　８　　９　　　Ｉｏ　　　ｕ　　　ｌλ　
　１ジ１４　　１５　　１Ｇ　　　１７　　１８　　１
う　　２０　２１　　２２　２ジ　　２４　　２５　　
２（１’＋　　　２７２８　　２９　　　うＯら１　　
ろ２　３ろ　　ろ４　ら５　　％　　３７　　３６　　
　うつ　　４０４１４２　４３　４４　４５　　％　　
４７　４８　４つ　Ｓｏ　　５１　　５２　５ろ　５４
　５５５ｃＤ　５７　　　Ｓ８　　　ｓつ　（ｏｏ　　
（ｏｌ　　　Ｑ２　　Ｇｂ　　６４　　Ｇ５　　Ｇ６　
６７　　６６　　６９７０　　７１　　７２　　７３　
　７４　　７５　　　Ｘ、　　　７７　　７６　　７９
　８０　　（１３１１３２１！１３８４　６５　　Ｂ（
ａ　　１３７　　６Ｆ３　　６つ　　９０　　　’１１
　　　９２　　９３　　９４　　　つ５　　　％　　　
９７９８　９３　１００　１０１　１０２　　＋０２＋
　　１０４　１０５　　ｌｏｇ　　＋０７　１０８　１
０９　１１０　　　ｌ１１１１２　１Ｆ１　１１４　１
１５　１１（ａ　　１＋７　　＋１８　１１９　１２０
　１２１　１２２　１２ｓ　　１２４　１２５１２６　
１２７　１２８　１２つ　１ろＱ　　ｌ’＋ｌ　　　ｌ
Ｂ’２　１３３１３４　１３５　１３４　１ろ７　１？
＞８　１３９１４０、１４１　１４２１４’＋　１４４
１４５１４４　１４７　１４１１３１４９１５０１５１
　１５２　１５３１５４　１５５　１％　　１５７　１
５８　１５９　１Ｇ、Ｏ１ｌｌａｌ　Ｌ　ＩＧｚ　＋４
’＞　　ｌＧ４　１６５　１６＆　　１（ａ７２ ＦＩＧ、　５

Claims (1)

1. 【特許請求の範囲】 １）貯蔵媒質に貯蔵され、それから復元されたディジタ
   ル・データの映りを補正する装置に於て、貯蔵媒質に貯
   蔵しようとするデータ・バイトを、夫々第１の予定数の
   列及び第２の予定数の行のバイトを持つ複数個９符号ブ
   ロックに配置する手段と、第１次パリティ・バイトのパ
   リティ・ブロックを発生する第１次手段とを有し、該パ
   リティ・ブロックは夫々前記第一１の予定数及び前記第
   ２の予定数に対応する数の列及び行のバイトを持ってい
   て、該パリティ・ブロック内の第１次パリティ・ビット
   が、各々の符号ブロックにある対応するビットを組合せ
   たもの一計算で出したパリティに対応する様にし、更に
   、各々のデータ・ブロック並びにパリティ・ブロックに
   対して第２次パリティ・バイトのパリティ行を発生する
   第２次手段を有し、各々の第２次パリティ・バイトの各
   ビットが、そのパリティ行に関連したブロックの列にあ
   る各バイトの対ルｉ）；するビットをお１合Ｖ°／こも
   の＼計算で出しプこパリティと対応する様にし、前記第
   ２次手段は各々の行を関連したブロックに、加え、更に
   、全てのブロックの各バイトに対する補正ｊ間御ワード
   を発生すると共に、各々の該補正制御ワードを、該補正
   制御ワードがそれに対して発生された各々のバイトに対
   して加えて複合ワードを形成する手段を有する装置。 ２、特許請求の範囲１）に記載した装置゛に於て、第３
   の予定数の行及び第４の予定数の列を持つ行列に従って
   、各々のブロックに対する複合ワードのビットをインタ
   ーリーブ上１貯蔵媒質に貯蔵する為に、前記インターリ
   ーブしたビットを１Ｍ列の配置にする手段を有する数百
   。 ３）特許請求の範囲２）に記載した装置に於て、前記貯
   蔵媒質から復元したビットを前記行列の逆行列に従って
   インターリーブをＭぎ、前記灼合ワードを再形成する手
   段を有する装置。 ４）特許請求の範囲１）又ｉ−］−３）に記載した装置
   に於て、前記貯蔵媒質から復元した複合ワードに前記補
   正制御ワードを用いて第１の補正工程を加えて、各々の
   データ・バイト又は／ぐリテイ・ノくイト内の単独の誤
   りビットがあれば、それを補正する複合ワード誤り補正
   手段と、前記複合ワードの少なくとも１つに２つ以上の
   ビットの誤りが存在するかどうかを判定し、前記複合ワ
   ード誤り補正手段を側路する２重談υ検出手段と、該２
   重誤り検出手段に応答して、前記第２次ノシリテイ・／
   ぐイトの行を使って第２の補正工程を加えて、前記誤り
   ビットを補正する第２次パリティ補正手段と、２つ以上
   のビットの説りが前記第２次／くリテイ補。 正手段を用いて補正することが出来ないかどうかを判定
   し、前記第２次パリティ補正手段を側路する複合誤り検
   出手段とを有する装置。 ５）特許請求の範囲４）に記載した装置に於て、前記複
   合誤り検出手段に応答して、前記第１次、＜リテイ・ビ
   ットを用いて複合誤りを補正する第１次補正手段を有す
   る装置。 ６）特許請求の範囲１）に記載した装置に於て、前記第
   １次手段が、１つのブロックにあるだけの数のバイトを
   一時的に貯蔵するシフト・レジスタと、各々一方の人力
   が貯蔵媒質に貯蔵しようとするデータを受取る様に接続
   されると共に、２番目の入力が前記シフト・レジスタの
   出力に接続され、その出力が前記シフト・レジスタの入
   力に接続されている８個の排他的オア回路とを有し、こ
   の為、特定のブロックのデータ・バイトがクロック作用
   によって排他的オア回路に通される時、それらが前記排
   他的オア回路の中をクロック作用によって通された前の
   ブロックの夫々のパイ、トのパリティと組合されて、該
   特定のブロック及び前のブロックのパリティ・バイトを
   発生し、こうしてパＪＪティ・ブロックを発生する装置
   。 ７）特許請求の範囲１）に記載した装置に於て、前記第
   ２次手段が、前記ブロックの１行にあるだけの数のバイ
   トを一時的に貯蔵するシフト・レジスタと、各々の一方
   の入力が前記第１次手段からのデータ並びにパリティ・
   バイトを受取る様に接続されると共に、・２番目の人力
   が前記シフト・レジスタの出力に接続され、その出力が
   前記シフト・レジスタの人力に接続されている８個の排
   他的オア回路とを有し、この為、特定のブロックの特定
   の行のバイトがクロック作用によって排他的オア回路に
   通される時、それらがクロック作用によって排他的オア
   回路に通された特定のブロックの前の行の夫々のバイト
   のパリティと組合されて、特定のブロックの特定の行並
   びに前の行のパリティ・バイトを発生し、こうして特定
   のブロックに対するパリティ行を発生する装置。 ８）特許請求の範囲１）に記載した装置に於て、補正制
   御ワードを発生する前記手段が、各々の位置が特定の値
   を持゛づバイトに対する補正制御ワードを持つ様な、複
   数個のアドレス可能な貯蔵位置を持つプログラム式永久
   記憶装置手段と、人力バイトの値に対応する補正制御ワ
   ードを持つ貯蔵位置をアクセスするアドレス手段とを含
   んでいる装置。 ９）特許請求の範囲２）に記載した装置に於て、　　５
   前記インターリーブする手段が、各々の位置が独特のア
   ドレスを持つ様′ｆ！、複数個のビット貯蔵位置を持っ
   ていて、前記第３の予定数に前記第４の予定数を乗じた
   値に等しい複数個の複合ワードを貯蔵するアドレス可能
   な一時貯蔵手段と、第１の予　　定の順序に従って、対
   応する複数個のビットの内の各溪１つを貯蔵すべき、前
   記貯蔵位置の内の独特な１つを選択する逐次書込みアド
   レス手段と、貯蔵する順序とけ異なる順序で、貯蔵され
   ているビットの各々を読出す為に、第２の予定の順序で
   前記貯蔵位置の各々のアドレスを逐次的に選択する逐次
   読出しアドレス手段とを含んでいる装置。 １０）特＃′ｆ請求の範囲９）に記載した装置に於て、
   前記第２の予定の順序と第１の予定の順序との関係は、
   複合ワードのビットがこのワード内にあるビット数より
   も多くのビット数だけ互いに離れる様になっている装置
   。 １１）特許請求の範囲９）又は１０）に記載した装置に
   於て、書込みアドレス手段及び読出しアドレス手段が、
   各々対応する複数個の逐次的に選択可能な貯蔵位置を持
   つプログラム式永久貯蔵手段を含んでおり、書込みアド
   レス手段の貯蔵位置は前記第１の予定の順序で一時貯蔵
   位置のアドレスを持っており、前記読出しアドレス手段
   の貯蔵位置は前記第２の予定の順序で一時貯蔵手段のア
   ドレスを持っている装置。 １２、特許請求の範囲９）に記載した装置に於て、第２
   のアドレス可能な一時貯蔵手段と、該第２のアドレス可
   能な一時貯蔵手段に接続された第２の書込みアドレス手
   段と、前記第２のアドレス可能な一時貯蔵手段に接続さ
   れた第２の読出しアドレス手段と、最初に記載した書込
   みアドレス手段を作動して、最初に記載した一時貯蔵手
   段にビットを書込むと同時に第２の読出しアドレス手段
   を作動して前記第２の一時貯蔵手段からビットを読出す
   第１の状態、並びに最初に記載した読出しアドレス手段
   及び第２の書込みアドレス手段を作動する第２の状態の
   間で選択可能な切換え手段とを有する装置。 １３）特許請求の範囲４）に記載した装置に於て、前記
   第２次パリティ補正手段が、データ・ブロックの各々の
   ビット列にある全てのビット並びに各々の行に対して前
   に計算した／クリティ・ビットのパリティを計算するこ
   とにより、一連の列パリティ誤りビットを発生する手段
   と、２つ以上の映りを持つと前記２重膜り検出手段によ
   って表示されたバイトにある誤りビットを、そのバイト
   の課りヒラトラ持つビット列に対するパリティ誤抄ビッ
   トと組合せる手段とを含んでいる装置。 １４）特＃′ＦＭ求の範囲１３）に記載した装置に於て
   、一連の列パリティ誤りビットを発生する手段が排他的
   オア回路及びシフト・レジスタを含む装置。 １５）特許請求の範囲１３）に記載した装置に於て、前
   記組合せる手段が排他的オア回路を金力装置。 １６）貯蔵媒質から復元したディジタル情報の誤りを検
   出して補正する誤沙補正装置に於て、貯蔵媒質に貯蔵し
   ようとする情報を選ばれたビット数すのブロックに配置
   する手段と、ｂをｎの整数倍として、ブロックｎビット
   のｎ番目のビット毎の各々の順序に対するパリティを計
   算することにより、ｎ個１群の第１次パリティ・ビット
   を発生ず々重膜と、ｎをｍの整数倍として、ブロックの
   ｎビットの内のｎビットから成る各々のサブブロックニ
   あるｍ番目毎のビット及びｎ個の第１次ノぐリテイ・ビ
   ットの各々の順序に対するパリティを計算することによ
   り、□個の第２次パリティ・ビットから成る（ｂ／ｎ＋
   １）個の別の群を発生する手段と、ブロックのｎビット
   の内のＣビットから成る各々のｎ、ｎ個の第１次パリテ
   ィ・ピッ）及び（／ｎ＋１）ｍ個の第２次パリティ・ビ
   ットに対し、誤り補正ビットを発生する手段とを有し、
   Ｃビット並びにそれに関連した映り補正ビットの各々の
   群が複合ワードを形成し、ｎ個のデータ・ビットから成
   る各々のサブブロックからのビット並びにそれニ関連し
   た第２次パリティ・ビットで形成された各々の複合ワー
   ド、並びにその後に続く、ｎ個の第１次パリティ・ビッ
   ト並びにそれに関連した第２次パリティ・ビットで形成
   された各々の複合ワードを、貯蔵媒質に逐次的に供給す
   る手段を有する誤り補正装置。 １７）特許請求の範囲１６）に記載した誤り補正装置に
   於て、逐次的に供給する手段が、複合ワードの各ビット
   がその複合ワードの他のビットから、ワード中にあるビ
   ット数よりも多いビット数だけ隔てられる様に、ビット
   をインターリーブする手段を含む装置。 １Ｂ）特許請求の範囲１６）に記載した誤り補正装置に
   於て、貯蔵媒質から復元された情報を受取って、ワード
   中の誤り補正ビットを利用してワード中の他のビットを
   補正するビット補正手段と、第２次パリティ・ビットを
   用いて、各々のサブブロックのビット並びに第１次パリ
   ティ・ビットの誤りを補正する第２次誤り補正手段々を
   有する課り補正装置。 １９）特許請求の範囲１８）に記載した誤り補正装置に
   於て、貯蔵媒質から復元したｍ番目毎のビットから成る
   各々の順序のパリティを関連した第２次パリティ・ビッ
   トを用いて検査する手段を含むパリティ誤り検出手段と
   、複合媒質から復元した複合ワードの誤り補正ビットを
   そのワードの他のビットと比較する誤り補正ビット有効
   性検出手段と、前記パリティ誤り検出手段及び前記映り
   補正ビット有効性検出手段に応答して、パリティ誤り検
   出手段も課り補正ビット有効性検出手段も、復元した複
   合ワードに鋏りが存在することを示さない場合、復元し
   た複合ワードビット補正手段に通すと共に、パリティ誤
   り検出手段及び誤り補正ビット有効性検出手段の両方で
   はなく、一方又は他方が複合ワード中の課りを表示する
   場合、復元した複合ワードを直接的に第２−次補正手段
   に送る切換え手段とを有する映り補正装置。 ２、特許請求の範囲１８）又は１９）に記載した誤り補
   正装置に於て、第１次パリティ・ビットを利用してデー
   タ・ビット中の誤りを補正する第１次課り補正手段を有
   する課り補正装置。 ２、特許請求の範囲２０）に記載した装置に於て、サブ
   ブロック中のｍ番目毎のビットから成る所定の順序内に
   ２つ又は更に多くの誤りを含む複合映りが存在して、前
   記第１次課り補正手段を使うことが必要であることを表
   示する複合映り検出手段と、該複合映り検出手段が複合
   誤りの存在を表示した時、前記第２次課り補正手段を側
   路する切換え手段とを有する誤り補正装置。 ２２）ディジタル・データの複数個のバイトを、貯蔵媒
   質に貯蔵し且つそれから復元するのに適した別の複数個
   のビットに符号化する装置に於て、前記データ・バイト
   を、各々バイトの第１の予定数の列及び第２の予定数の
   行を持つ複数個の符号ブロックに配置する手段と、夫々
   前記第１の予定数及び前記第２の予定数に対応する数の
   バイトの列及びバイトの行を持つデータ・バイトのパリ
   ティ・ブロックを発生して、該パリティ・ブロック内の
   データ・ビットが各々の符号ブロックにある対応するビ
   ットを組合せたものに？￥１′算で出したパリティに対
   応する様にする手段と、各々のパリティ・バイトの各ビ
   ットが当該パリティ行の関連したデータ・ブロックの列
   にある各バイトの対応するビットを組合せたもの＼計算
   で出したパリティに対応する様に、各々のデータ・ブロ
   ックに対するデータ・バイトのパリティ行を発生する七
   共に、各々の行を関連したブロックに加える手段と、全
   てのデータ・ブロックの各々のバイトに対して補正制御
   ワードを発生すると共に、該補正制御ワードを、該補正
   制御ワードがその為に発生された各々のバイトに加えて
   複合ワードを形成する手段と、第３の予定数の行及び第
   ４の予定数の列を持つ行列に従って、各々のデータ・ブ
   ロックに対するデータの複合ワードのビットをインター
   リーブすると共に、該インターリーブ・ビットを直列形
   式にする手段とを有する装置。 ２３）データ・バイトを各々第１の予定数の列及び第２
   の予定数の行のバイトを持つ複数個の符号ブロックに配
   置し、夫々前記第１の予定数及び前記第２の予定数に対
   応する数の列及び行のバイトを持つデータ・バイトのパ
   リティ・ブロックを発生し、該ハリティ・ブロックにあ
   るデータ・ビットは、各々の符号ブロックにある対応す
   るビットを組合せたもの＼計算で出したパリティに対応
   し、各々のパリティ・バイトの各ビットが当該パリティ
   行の関連したデータ・ブロックの列にある各バイトの対
   応するビットを組合せたもの＼計算で出したパリティに
   対応する様に、各々のデータ・ブロックに対するデータ
   ・バイトのパリティ行を発生し且つ各々の敢行を関連し
   たブロックに加え、全てのデータ・ブロックの各バイト
   に対する補正制御ワードを発生すると共に該補正制御ワ
   ードを、該補正制御ワードをその為に発生したバイトに
   加えて複合ワードを形成し、第３の予定数の２行及び第
   ４の予定数の列を持つ行列に従って、各々のデータ・ブ
   ロックに対するデータの複合ワードのビットをインター
   リーブし、該インターリーブ・ビットを直列形式に配置
   する工程によって、データ・バイトからビットを発生す
   るようにした時、複数個のビットを復元したデータ・バ
   イトに復号する装置に於て、前記行列の逆行列に従って
   、前記データ・ビットのインターリーブを解いて複合ワ
   ードにする手段゛と、１つの複合ワードにビットの誤り
   が存在するかどうかを判定し、前記補正制御ワードを用
   いた第１の補正工程を適用して前記誤りビットを補正す
   る手段と、少なくとも１つの複合ワードに２つ以上のビ
   ットのｖｂが存在するかどうかを判定して、前記パリテ
   ィ・バイトの行を用いた第２の補正工程を適用して前記
   誤りビットを補正する手段と、最初に記載した判定手段
   を用いて２つ以上のビットの誤りを補正することが出来
   ないかどうかを判定して、パリティ・ブロックのバイト
   を用いた第３の補正工程を適用して前記ｉｂを補正する
   手段とを有する装置。 ２４）複数個のデータ・バイトに対応するブロック符号
   複合データ・ワードを発生する装置に於て、対応する複
   数個のアドレス可能な貯蔵位置に、前記複数個のデータ
   ・バイトに対して計算で出したブロック符号補正制御ワ
   ードのディジタル値を貯蔵する貯蔵手段と、データ・バ
   イト信号に応答して、対応する計算で出したブロック符
   号補正制御ワードが貯蔵されている貯蔵位置をアクセス
   するアドレス信号を前記貯蔵手段に対して供給する手段
   とを有する装置。 ２５）ｍ及びｎが共に整数であって、ｉ　＝　ｍ　Ｘ　
   ｎである様なｉ個のデータ・ビットのインターリーブ・
   ストリームを発生する装置に於て、１個のアドレス可能
   な貯蔵位置に前記ｉ個のデータ・ビットを貯蔵してアク
   セスする貯蔵手段と、第１の予定の順序で、前記ビット
   が前記貯蔵手段に貯蔵される時、該貯蔵手段に対して書
   込みアドレス信号を供給する書込みアドレス手段と、前
   記ビットがアクセスされる時、第２の予定の順序で、前
   記貯蔵手段に読出しアドレス信号を供給する読出しアド
   レス手段とを有し、前記第２の予定の順序は前記第１の
   予定の順序に対して、前記貯蔵されているビットがアク
   セスされる時、それらがｍ　Ｘ　ｎ行列に従ってインタ
   ーリーブ配置になる様な数値関係を持つ様にした装置。 ２６）ディジタル・データの複数個のバイトを、貯蔵媒
   質に貯蔵し且つそれから復元するのに適した別の複数個
   のビットに符号化する方法に於て、前記データ・バイト
   を、各々第１の予定数の列及び第２の予定数の行のバイ
   トを持つ複数個の符号ブロックに配置し、夫々前記第１
   の予定数及び前記第２の予定数に対応する数の列及び行
   のバイトを持つデータ・バイトのパリティ・ブロックを
   発生Ｌ１該パリティ・ブロック内のデータ・ビットが各
   々の符号ブロックにある対応するビットを組合せたもの
   ＼計算で出したパリティに対応する様にし、各々のパリ
   ティ・バイトの各ビットが当該／ぐリテイ行の関連した
   データ・ブロックの列にある各バイトの対応するビット
   を組合せたもの＼計算で出したパリティに対応する様に
   、各々のデータ・ブロックに対してデータ・バイトのパ
   リティ行を発生すると共に、各々の膝行を関連したブロ
   ックに加え、全てのデータ・ブロックの各々のノくイト
   に対する補正制御ワードを発生して、各々の補正制御ワ
   ードを、該補正制御ワードをその為に発生した各バイト
   に加えて複合ワードを形成し、各々のデータ・ブロック
   に対する複合ワードのビットを、第３の予定数の行及び
   第４の予定数の列を持つ行列に従ってインターリーブす
   ると共に、該インターリーブのビットを直列形式に配置
   する工程から成る方法。 ２７）データ・バイトを各々第１の予定数の列及び第２
   の予定数の行のバイトを持つ複数個の符号ブロックに配
   置し、夫々前記第１の予定数及び前記第２８予定数に対
   応する数の列及び行のバイトを持つデータ・バイトのパ
   リティ・ブロックを発生し、該パリティ・ブロック内の
   データ・ビットは各々の符号ブロックにある対応するビ
   ットを組合せたもの一計算で出したパリティに対応し、
   各々のデータ・ブロックに対してデータ・バイトのパリ
   ティ行を発生して、各々のパリティ・バイトノ各ビット
   がそのパリティ行の関連したデータ・ブロックノ列ニあ
   る各バイトの対応するピラトラ組合せたもの一計算で出
   したパリティに対応する様にすると共に、各々の膝行を
   関連したブロックに加え、全てのデータ・ブロックの各
   バイトに対して補正制御ワードを発生して、該補正制御
   ワードを、該補正制御ワードをその為に発−生じたバイ
   トに加えて複合ワードを形成し、各々のデータ・ブロッ
   クに対する複合データ・ワードのビットを、第３の予定
   数の行及び第４の予定数の列を持つ行列に従ってインタ
   ーリーブして、該インターリーブ・ビットを直列形式で
   用意する工程によって、データ・バイトからビットを発
   生するようにした時、複数個のビットを復元データ・バ
   イトに復号する方法に於て、前記行列の逆行列に従って
   前記データ・バイトのインターリーブを解いて複合ワー
   ドとし、１つの複合ワードにビットの誤りが存在するか
   どうかを判定して、前記補正制御ワードを用いた第１の
   補正工程を適用して験りビットを補正し、少なくとも１
   つの複合ワードに２つ以上のビットの誤りが存在するか
   どうかを判定して、データのパリティ・バイトの行を用
   いた第２の補正工程を適用して、誤りビットを補正し、
   最初に記載した判定手段を用いて２つ以上のビットの誤
   りを補正することが出来ないかどうかを判定して、前記
   バイトのパリティ・ブロックを用いた第３の補正工程を
   適用して誤りを補正する工程から成る方法０ ２８）ｍ数個のデータ・バイトに対応するブロック符号
   複合データ・ワードを発生する方法に於て、対応する複
   数個のアドレス可能な貯蔵位置に、前記複数個のデータ
   ・バイトに対する計算で出したブロック符号補正符号ワ
   ードのディジタル値を貯蔵し、データ・バイト信号に応
   答して、対応する計算で出したブロック符号補正制御ワ
   ードが貯蔵されている貯蔵位置をアクセスする為のアド
   レス信号を前記貯蔵手段に供給する工程から成る方法。 ２９）ｍ及びｎを整数とし、ｉ　＝　ｍ　Ｘ　ｎとして
   、１個のデータ・ビットから成るインターリーブ・スト
   リームを発生する方法に於て、ｉ個のアドレス可能な貯
   蔵位置に前記１個のデータ　ビットを貯蔵してアクセス
   し、第１の予定の順序で、前記ビットが貯蔵される時の
   前記貯蔵工程の貯蔵位置を決定する書込みアドレス信号
   を発生し、第２の予定の順序で、該ビットがアクセスさ
   れる位置を決定する為の読出しアドレス信号を発生する
   工程から成り、前記第１の予定の順序に対して前記第２
   の予定の順序は、貯蔵ビットがアクセスされる時、それ
   らがｍ　Ｘ　ｎ行列に従うインターリーブ配置で得られ
   る様な数値関係を持つ様にした方法。