JPS5946104B2 - バイポ−ラ・トランジスタの製造方法 - Google Patents

バイポ−ラ・トランジスタの製造方法

Info

Publication number
JPS5946104B2
JPS5946104B2 JP56014468A JP1446881A JPS5946104B2 JP S5946104 B2 JPS5946104 B2 JP S5946104B2 JP 56014468 A JP56014468 A JP 56014468A JP 1446881 A JP1446881 A JP 1446881A JP S5946104 B2 JPS5946104 B2 JP S5946104B2
Authority
JP
Japan
Prior art keywords
layer
emitter
region
oxide layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56014468A
Other languages
English (en)
Other versions
JPS56126967A (en
Inventor
チエング・ツオング・ホ−ング
ロバ−ト・オツト−・シユウエンカ−
ポ−ル・ジヤ−ミン・ツサング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS56126967A publication Critical patent/JPS56126967A/ja
Publication of JPS5946104B2 publication Critical patent/JPS5946104B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H10D10/441—Vertical BJTs having an emitter-base junction ending at a main surface of the body and a base-collector junction ending at a lateral surface of the body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/405—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their composition, e.g. multilayer masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0143—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising concurrently refilling multiple trenches having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/131—Reactive ion etching rie
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 本発明は高性能のバイポーラ集積回路の製造方法に係り
、その方法によつて形成された集積回路素子はエミッタ
領域と外側のベース領域との間に極めて小さな間隔を与
える接合スペーサを有している。
従来技術において、多くの集積回路素子、集積回路構造
体、及びそれらの製造方法が知られている。
米国特許第３９８６８９７号の明細書は、アルミニウム
、特に半導体のためのアルミニウム導体の表面処理方法
について開示し、その方法は処理されるべきアルミニウ
ム表面を発煙硝酸に室温で１乃至１０分間さらすことを
含む。清浄化された後、上記表面が沸騰する水に５乃至
１５分間さらされる。上記処理はアルミニウムの表面上
にベーマイト〔ＡＩＯ（ＯＨ）〕層を形成することによ
つてヒロツキング（ｈｉｌｌｏｃｋｉｎｇ）を実質的に
除去すると考えられる。米国特許第４０６８０１８号の
明細書は、半導体素子の製造における選択的食刻方法に
おいて用いられるフオトマスクの如きマスク、又は所定
の電圧で加速されたイオンがフオトレジスト被膜中に所
定のドーズ・レベル迄注入される、多孔性シリコン層の
選択的形成或いは金属層の陽極酸化のための方法におい
て用いられるマスクの形成方法について開示している。
米国特許第４０８９７０９号の明細書は、アルミニウム
層を酸化してその表面に薄い非晶質アルミナ層を形成す
ることによつて表面安定化された半導体素子上の相互接
続回路の如きアルミニウム層について開示している。
上記アルミナ層は、そのアルミニウム酸化物層上にＡＩ
Ｏ（０Ｈ）が形成及び成長されない様に該酸化物層上に
疎水性表面を形成するために、表面活性剤で被覆される
。上記疎水性表面は２酸化シリコン、エポキシ又は同種
のものの如き通常の表面安定化材料で被覆される。米国
特許第４１５７２６９号の明細書は、多結晶シリコン材
料から成るベース接点及び多結晶シリコン材料又は金属
から成るエミツタ接点を有するバイポーラ・トランジス
タを製造するための一連の処理工程から成る方法を開示
している。
ベース接点及びエミツタを限定するために単一のマスク
開孔が用いられる処理工程を用いることによつて、上記
エミツタ接点は上記ベース接点に対して自己整合される
。米国特許第４１５９９１５号の明細書は、同一の半導
体基体上に垂直方向のＮＰＮ及びＰＮＰ構造体を形成す
るための方法について開示している。
その方法は、分離領域によつて相互に分離されている単
結晶シリコン領域を有する単結晶半導体基板を設けるこ
とを含む。相互に分離されている単結晶シリコン領域の
少なくとも１つの領域中に、基板とエピタキシヤル層と
の界面に跨つて埋込領域が形成される。形成されるべき
ＮＰＮ領域におけるＰ型ベース領域及び形成されるべき
ＰＮＰ領域におけるＰ型導通領域が同時に形成される。
次に、ＮＰＮ領域におけるエミツタ領域及びＰＮＰ領域
におけるベース接点領域が同時に形成される。それから
、ＰＮＰ領域におけるＰ型エミツタ領域が適当なイオン
注入技術によつてイオン注入される。ＰＮＰ領域におけ
るシヨツトキ障壁コレクタ接点が形成される。それから
、ＰＮＰ及びＮＰＮトランジスタ素子に電気接点が形成
される。所望ならば、ＮＰＮ素子を形成せずに、ＰＮＰ
素子だけを形成することもできる。米国特許第４１６０
９９１号の明細書は、高性能バイポーラ素子の製造方法
について開示している。
その方法によつて形成された構造体は極めて小さいエミ
ツターベース間の間隔を有している。その小さいエミツ
ターベース間の間隔は、従来の素子の間隔の場合よりも
ベース抵抗を減少させてバイポーラ素子の性能を改良す
る。この方法は、分離領域により相互に分離されている
単結晶シリコン領域及び埋込サブコレクタを有している
シリコン半導体基体を設けることを含む。その分離され
ている単結晶シリコン領域中にベース領域が形成される
。エミツタ領域及びコレクタ導通領域が形成されるべき
領域を覆うマスクがシリコン半導体基体の表面上に形成
される。次に、ベース領域を覆つて該ベース領域にオー
ム接点を形成するドープされた多結晶シリコン層が上記
マスクを経て形成される。上記多結晶シリコン層上に絶
縁層が形成される。エミツタ領域及びコレクタ導通領域
が形成されるべき領域からマスクが除去される。次に、
エミツタ接合がベース領域中に形成されそしてコレクタ
導通領域が埋込サブコレクタに接触する様に形成される
。電気接点がエミツタ領域及びコレクタ領域に形成ぎれ
る。ドープされた多結晶シリコン層はベース領域の電気
接点である。今日の半導体技術の傾向は、極めて高速度
及び低電力の性能を有するＬＳＩ素子へと向つている。
その様な高性能のバイポーラ・トランジスタに不可欠で
あるパラメータは、（ａ）浅い垂直方向の接合及び （
ｂ）小さい水平方向の形状寸法によつて実現される如き
、小さい寄生容量である。それらを達成するためには、
集積回路における素子をできる限り小さくすることが必
要である。イオン注入、深い誘電体分離、電子ビーム及
びＸ線リソグラフイ、反応性イオン食刻、進歩した絶縁
体及び多結晶シリコン付着技術、及び金属リフト・オフ
方法等の分野における半導体処理技術の進歩によつて、
極めて高性能の集積回路素子が達成され得る。
イオン注入はウエハに導入される不純物の全量を正確に
制御するための手段を与える。
不純物の深さの分布は、注入エネルギによつて正確に制
御される。通常の熱拡散方法とは異なつて、イオン注入
は高温による方法ではない。従つて、フオトレジスト又
は金属のマスクを用いることによつて、多重の不純物導
入操作が高温を用いずに達成され得る。注入により生じ
た放射による損傷をアニリングによつて除去しそして所
望の素子の接合の深さを得るには、最終的な熱的ドライ
ブ・イン拡散で充分である。従つて、イオン注入技術を
用いてより正確な不純物分布が達成されて、集積回路素
子はより浅く形成され得る。半導体素子がより浅くなる
に従つて、寄生容量が減少される様に全体の接合領域を
減少させることが望ましい。
素子の寄生容量は、素子の水平方向寸法を縮小させそし
て誘電体分離を用いることによつて、更に減少され得る
。誘電体分離は、素子の構成部分がＰＮ接合以外の手段
によつて分離される、集積回路の製造方法である。周知
の誘電体分離、即ち埋設酸化物分離は、今日の半導体技
術において一般に用いられている方法である。埋設酸化
物分離技術は、酸化障壁としてＳｌ３Ｎ４を用いて、Ｐ
Ｎ接合の形成されるべき領域に隣接する半導体ウエハの
部分に溝を食刻することによつて行なわれる。次に、そ
れらの溝により露出されたシリコンが、埋設酸化物領域
を形成するために熱酸化されて、誘電体分離が達成され
る。埋設酸化物分離に関連して生じる問題は、埋設酸化
物の側面端部に“鳥の頭゛及び”鳥のくちばじ状構造が
形成されることである。その゛鳥の頭５”状構造は、階
段状部分を覆う薄い被膜中に破損又は欠落部分を生ぜし
め得るので、望ましくない。１鳥のくちばじ状構造によ
る不正確さは利用され得る能動的表面領域を減少させ、
従つて集積回路のレイアウトにおける横方向寸法の許容
範囲をより広くする必要を生じる。
“深い誘電体分離゛と称される新しく開発された酸化物
分離は上述の埋設酸化物分離における問題を除く。その
深い誘電体分離の方法は、素子が形成されるべき領域を
包囲するウエハの部分に深く狭い溝を形成するために反
応性イオン食刻を用いる（本出願人所有の米国特許第４
１０４０８６号及び第４１３９４４２号の明細書を参照
）。それらの溝は、化学的気相付着技術により付着され
るＳｌＯ２で過度に満たされる。過度に満たされたＳｉ
Ｏ２は又、素子の表面を平担化させる。半導体表面に達
する迄反応性イオン食刻により表面全体を逆方向食刻す
ることにより、深い酸化物分離領域が形成される。埋設
酸化物分離領域における゛鳥のくちばし”状構造とは異
なつて、深い誘電体分離領域の側壁は略垂直である。深
い誘電体分離領域の表面と素子が形成されるべきシリコ
ンの表面とは同一平面上にある。深い誘電体分離の場合
には、種々の素子領域のためのドーピング方法が酸化物
分離によつて自己整合される。その自己整合される方法
は、正確なマスク整合工程を不要にし、又素子の製造に
おけるマスク工程数を減少させる。上述の如く深い誘電
体分離は、ＰＮ接合による分離又は埋設酸化物分離のい
ずれかを用いて形成された場合よりも相当に小さいセル
寸法を有する素子の形成を可能にする。
更に素子の水平方向寸法を減少させるためには、高解像
度のリソグラフイ及び食刻方法を用いる必要がある。電
子ビーム・リソグラフイは、サブミクロン寸法の素子の
パターンを形成するために最も期待される方法である。
素子の開孔を形成するためには、反応性イオン食刻が従
来の溶液による湿式食刻に代る最も期待される方法であ
る。反応性イオン食刻は方向性を有する食刻特性を有し
ている乾式方法である。食刻された素子の開孔はリソグ
ラフイにより限定された食刻マスク寸法を保持しており
そして垂直な側壁を有している。従つて、電子ビーム・
リソグラフイ及び反応性イオン食刻が極めて小さい形状
寸法の素子の製造に一般に用いられている。例えばミク
ロン寸法のトランジスタの如き微小なバイポーラ・トラ
ンジスタ素子においては、ベース領域、従つてコレクタ
ーベース寄生容量は、最も重要な性能のパラメータであ
る。
バイポーラ・トランジスタにおいては、本質的ベース領
域はエミツタの下の領域である。従来技術により製造さ
れた通常のトランジスタにおいては、エミツタの周囲の
非本質的ベース領域の上方にベース接点が形成される。
それらのエミツタとベース接点とを収容するために要す
るトランジスタのベース領域は本質的ベース領域よりも
相当に大きい。極めて高性能のバイポーラ・トランジス
タが形成される様はそのベース領域を減少させるために
は、異なる方法でベース接点を形成することが望まれる
。従つて、本発明の目的は、改良された高性能の集積回
路素子の製造方法を提供することである。本発明の他の
目的は、改良されたバイポーラ・トランジスタ構造体の
製造方法を提供することである。本発明による方法は、
自己整合エミツタ方法において異なる絶縁材料から成る
もう１つの上層をアンダ・カツトするために中間の絶縁
層を化学的に食刻することを含み、この方法においては
エミツタ接点と多結晶シリコン・ベース接点との間の間
隔が略０．２乃至０．３μｍの大きさに減少される。
更に、その方法においては、非本質的ベースのための高
注入量での硼素イオン注入からエミツタ領域を遮蔽する
ためのエミツタ・プラグが形成されそして自己整合され
た本質的エミツタ接点開孔が得られる。本発明による方
法は、平担な表面を有する一導電型の単結晶シリコン基
板中に形成された他導電型のサブコレクタ領域と、上記
基板の上記表面上に形成された上記他導電型のエピタキ
シヤル層と、相互に間隔を置いて上記エピタキシヤル層
を貫通して上記基板中に延びている少なくとも第１及び
第２の埋設酸化物分離領域とを有する上記基板に改良さ
れたバイポーラ・トランジスタを製造するための方法で
あつて、上記エピタキシヤル層上に第１酸化物層を形成
し、上記第１酸化物層上に窒化シリコン層を形成し、上
記窒化シリコン層上に第２酸化物層を形成し、上記第２
酸化物層上にレジスト層を形成し、上記第１及び第２分
離領域の間に間隔を置いて配置された小さなエミツタ開
孔を電子ビーム・リソグラフイを用いて上記レジスト層
中に形成し、上記エミツタ開孔により露出された上記第
２酸化物層の部分と上記エミツタ開孔により露出された
上記第２酸化物層の部分を上記レジスト層の下において
隣接包囲している上記第２酸化物層の部分とを除去し、
上記レジスト層中の上記エミツタ開孔を用いて上記窒化
シリコン層及び上記第１酸化物層を反応性イオン食刻し
、上記他導電型のドパントを用いてエミツタ領域をイオ
ン注入し、上記レジスト層を除去し、上記エミツタ開孔
により露出された上記第２酸化物層の部分を上記レジス
ト層の下において隣接包囲していた上記第２酸化物層の
部分の下の上記窒化シリコン層の部分を除去し、上記エ
ミツタ領域をマスクするために上記窒化シリコン層中の
上記開孔により限定されたエミツタ・プラグを形成し、
フオトリソグラフイ技術を用いて上記エミツタ・プラグ
を完全に包囲し且つ上記第１分離領域から上記第２分離
領域へ延びている非本質的ベース開孔を有するレジスト
層を形成し、形成されるべき非本質的ベース領域におけ
る上記エピタキシヤル層を反応性イオン食刻を用いて露
出させ、上記一導電型のドパントを用いて上記非本質的
ベース領域をイオン注入し、露出表面上に多結晶シリコ
ン層を付着し、上記多結晶シリコン層上に２酸化シリコ
ン層を付着し、上記一導電型のドパントを用いて上記多
結晶シリコン層をイオン注入し、上記レジスト層及び上
記エミツタ・プラグを除去し、上記一導電型のドパント
を用いて本質的ベース領域をイオン注入し、露出表面上
に窒化シリコン層を、付着し、上記エミツタ領域を覆つ
ている上記窒化シリコン層の部分を２酸化シリコン層に
変換し、浸漬食刻方法を用いてエミツタ接点開孔を形成
し、従来技術を用いて外側のベース領域及びコレクタ導
通領域に接点開孔を形成することを含む。
次に、図面を参照して、本発明による方法をその好実施
例について更に詳細に説明する。第１図において、始め
に、１０乃至２０Ω−？のＰ型（１００）シリコン基板
１を用いて、ウエハが２酸化シリコン（ＳｉＯ２）層２
を形成するために従来の蒸気酸化方法によつて熱酸化さ
れる。ＳｉＯ，層２は略２００乃至５００ナノメータの
厚さを有する。第２図において、サブコレクタ拡散用開
孔が従来のフオトリソグラフイ技術を用いてＳｉＯ２層
２中に形成される。
第３図において、サブコレクタ領域３が砒素又は燐の如
きＮ＋型不純物を用いた従来の拡散又はイオン注入によ
つて形成される。
砒素の方がより好ましい。第４図において、サブコレク
タ領域が形成された後、ＳｉＯ２層２が剥離され、基板
が清浄化され、そしてＮ一型エピタキシヤル層４が成長
される。
エピタキシヤル層４は１乃至３μｍの厚さを有すること
が好ましい。次に、素子の分離領域が形成される。
これは始めに第５図に示されている如く素子相互間の誘
電体分離領域５を形成し、それから第６図に示されてい
る如くより浅いベース−コレクタ間の誘電体分離領域６
を形成することによつて達成される。これらの素子の誘
電体分離領域は、埋設酸化物分離又は深い溝による誘電
体分離のいずれかによつて達成される。埋設酸化物分離
及び深い溝による誘電体分離の用語及び方法は上述の文
献において説明されている。第６図において、すべての
分離領域が形成された後、薄いＳｉＯ２層７が成長され
る。
ＳｌＯ２層７は約１５０ナノメータの厚さを有する。第
７図において、イオン注入遮蔽用レジスト・マスク８Ａ
が従来のフオトリソグラフイ技術によつて形成される。
形成されるべきコレクタ導通領域９の上方における薄い
ＳｌＯ２層７が緩衝された弗化水素酸（ＢＨＦ）を用い
た食刻によつて除去され、それからコレクタ導通領域９
が燐のイオン注入によつて形成される〇コレクタ導通領
域９が形成された後、遮蔽用レジスト・マスク８Ａが剥
離され、薄いＳｉＯ２層７が除去され、そしてウエハの
表面が清浄化される。
それから、第８図において、１５０ナノメータの厚さを
有する薄いＳｉＯ２層８が再成長されそして５０ナノメ
ータのオーダーの厚さを有する窒化シリコン（Ｓ３Ｎ４
）層９ＡがＳｉＯ２層８上に化学的に気相付着（ＣＶＤ
）される。続いて、ＳｌＯ２層１０がＳ３Ｎ４層９Ａに
化学的に気相付着される。ＳｌＯ２層１０は１００ナノ
メータのオーダーの厚さを有していることが好ましい。
第９図において、フオトレジスト及び電子ビーム・リソ
グラフイを用いて、エミツタ開孔を有するレジスト層１
１が基板の表面上に形成される。
そのレジスト層はプラズマにより硬化されそして耐食刻
性を増すために高温（１７０乃至２００てＣ）でポース
ト・ベークされた。第１０図において、レジスト層１１
中のエミツタ開孔を用いて、ＣＶＤ−ＳｌＯ２層１０の
露出部分が食刻される。
その食刻はＢＨＦ溶液を用いて行なわれ得る。第１０図
に示されている如く、ＣＶＤ−ＳｉＯ２層１０をアンダ
・カツトするために、制御された過度の食刻が行なわれ
る。ＳｉＯ２層１０は、第１０図に示されている如く、
略０．２乃至０．３μｍアンダ・カツトされる。第１１
図において、反応性イオン食刻技術を用いて、レジスト
層１１中のエミツタ開孔により露出されているＳｉ３Ｎ
４層９Ａの部分及びその下のＳｉＯ２層８の部分が除去
される。
反応性イオン食刻は方向性を有するため、レジスト層１
１中のエミツタ開孔に対応する全く同一の開孔がＳｉ３
Ｎ４層９Ａ及びＳｌＯ２層８中に形成される。それから
、レジスト層１１が剥離される。第１２図において、エ
ミツタ開孔中に露出されているＳｉ３Ｎ４層９Ａの部分
が食刻される。
その食刻剤は１０％のＨ２ＳＯ４と９０％のＨ３ＰＯ４
との溶液であることが好ましい。従つて、Ｓｉ３Ｎ４層
９Ａ及びＳｉＯ２層１０中に拡大されたエミツタ開孔が
形成される。ＳｌＯ２層８中の開孔は層９Ａ及び１０中
の開孔よりも小さいことに注目されたいＯ第１３図にお
いて、Ａｌ２Ｏ３叉はＭｇＯから成るエミツタ・プラグ
１４がエミツタ開孔中に形成される。
エミツタ・プラグ１４は次に述べる２つの方法、即ち方
法Ａ及び方法Ｂ１の中の一方によつて形成される。方法
Ａ 第１４図において、比較的厚い（０．１乃至２．０μｍ
）アルミニウム（Ａｌ）層１３が構造体の露出されてい
る表面上に付着される。
Ａｌ層１３が５？のＨ２ＳＯ４を含む溶液中で陽極酸化
される。エミツタ領域におけるアルミニウム、即ちエミ
ツタプラグ１４が、その領域を経て直流電流経路が存在
することによつて、Ａｌ２Ｏ３に変換される。ＡＩｌ２
Ｏ３が形成され、適当に高密度化され、そしてシールさ
れた後に、反応されていないＡ′が剥離されて、Ａｌ２
Ｏ３のエミツタ・プラグ１４が然るべき位置に残される
（第１３図参照）０方法 Ｂ 又は、エミツタ・プラグ１４は再充填及びリフト・オフ
による方法によつても形成され得る。
この方法においては、アルミニウムの付着及び陽極酸化
は方法Ａの場合と全く同一の方法で行なわれる。しかし
ながら、Ａｌが陽極酸化された後は、第１５図に示され
ている如く、エミツタ領域の上に形成された多孔性のＡ
ｌ２Ｏ３が食刻されて、エミツタ・プラグ開孔１４′が
残される。
それから、その開孔１４′が、第１６図において参照番
号１４７により示されている如くその半分の深さ迄、真
空蒸着されたＡｌ２Ｏ３，ＭｇＯｌ又はフオトレジスト
（第１６図の参照番号１４Ａ）で再充填されるｏ真空蒸
着は方向性を有するため、エミツタ・プラグの側壁が真
空蒸着中に付着された材料（Ａｌ２Ｏ３，ＭｇＯ又はフ
オトレジスト）で完全に被覆されることはない。
それから、反応されなかつたＡｌが、露出されているア
ルミニウムの側壁から開始される化学的食刻によつてリ
フト・オフされ得る。従つて、Ａｌ２Ｏ３（又はＭｇＯ
）のエミツタ・プラグが第１３図に示される如くエミツ
タ領域に形成される。エミツタ・プラグが形成された後
、トランジスタの非本質的ベースが形成される。
非本質的ベースは非本質的ベース拡散領域１７と非本質
的ベース多結晶シリコン延長部１８とから成る。始めに
、非本質的ベース拡散領域１７が第１７図及び第１８図
に示されている方法によつて形成される。第１７図に示
されている如く、エミツタ・プラグ１４及び深い溝の埋
設酸化物分離領域５と浅い溝の埋設酸化物分離領域６と
の間のスペースを包囲する開孔１５Ａを有するレジスト
層１５を形成するためにフオトリソグラフイ技術が用い
られる〇それから、第１８図において、レジスト層１５
中の開孔１５Ａにより露出されているＳｉＯ２層１０の
部分及びその下のＳｉ３Ｏ４層９Ａの部分を除去するた
めに、反応性イオン食刻技術が用いられる。その反応性
イオン食刻はエピタキシヤル層４に達したときに停止さ
れる。それから、エピタキシヤル層４中に非本質的ベー
ス拡散領域１７を形成するために、硼素のイオン注入が
４０乃至１００ＫｅＶのエネルギで行なわれる。上記反
応性イオン食刻工程はエミツターベース・スペーサ１６
を形成せしめることに注目されたい。エミツターベース
・スペーサ１６は、エミツタ領域１２と非本質的ベース
拡散領域１７との間の間隔を完全に包囲して、エピタキ
ソヤル層の表面上に設けられている小さいＳｉＯ領域で
ある。非本質的ベース拡ｉ域１７のイオン注入が行なわ
れた後に、非本質的ベース多結晶シリコン延長部１８が
形成され、それは基板の露出された表面上にシリコン層
を２００乃至３００ナノメータの厚さに真空蒸着するこ
とによつて達成される。
それから、シリコン層１８上にＳｉＯ，層２９が真空蒸
着される。ＳｉＯ２層２９は略１００ナノメータの厚さ
を有する。更に、電気抵抗を低下させるために、多結晶
シリコン層１８中に硼素がイオンン注入される。それか
ら、レジスト層１５及びエミツタ・プラグ１４が除去さ
れて、第２０図に示されている構造体が形成される。
残された高濃度に硼素をドープされている多結晶シリコ
ン層、即ち非本質的ベース多結晶シリコン延長部１８は
、非本質的ベース拡散領域１７と密着して、全体として
素子の非本質的ベースを形成することに注目されたい。
それから、５０ナノメータ以上の厚さを有するＣＶＤ−
Ｓｌ３Ｎ４層２０が表面全体に付着される。次に、エミ
ツタ領域を覆うＳｉ３Ｎ４層２０の部分をＳｌＯ２に変
換するために、構造体に熱分解処理が施される。それか
ら、エミツタを覆うＳｉＯ２がＢＨＦ希薄溶液中に浸漬
されて除去される。従つて、エミツターベース・スペー
サ１６は、第２１図に示されている如く、Ｓｉ３Ｎ４層
によつて保護されている（Ｊ．ＥｌｅｃｔｒＯｃｈｅｍ
．ＳＯｃ．ｌ２４、第６０３頁及び第６０５頁（１９６
７年）におけるＰ．Ｆ．Ｓｃｈｍｉｔｔ及びＤ．Ｒ．Ｗ
ＯｎｓｉｄｌｅｒによるｆゞＣＯｎｖｅｒｓｉＯｎＯｆ
Ｓｉ３Ｎ４ＦｉｌｍｓｔＯＡｎＯｄｉｃＳｉＯ２゛と題
する論文を参照）。それから、本質的ベース１９及びエ
ミツタ拡散領域１２が形成される。それらは、第２２図
に示されている如く、例えば各々２００Ｋｅ及び４０Ｋ
ｅの如き、適切なエネルギ・レベルにおける硼素及び砒
素の２重イオン注入によつて達成される。それから、基
板を〉１００００Ｃの温度に加熱することによりドパン
ドがドライブ・インされる。この様にしてトランジスタ
の垂直方向のドパント・プロフイルが完成される。その
トランジスタが第２２図に示されており、そのドパント
・プロフイルは、Ｘｊエミツタリ：′２００ナノメータ
、Ｘｊ非本質的ベース：′４００ナノメータ、そしてＸ
ｊ本質的ベース：′２００ナノメータ（エミツタベース
接合から）である。第２３図に示されている如く、フオ
トリソグラフイ技術を用いて、非本質的ベース多結晶シ
リコン延長部１８及びサブコレクタ導通領域９に接点開
孔が形成される。
それから、上記素子を抵抗等を含む他の素子に相互接続
する金属系が上記素子に付着され得る。
上記金属系の形成については当分野において周知である
ので特に記載しない。
【図面の簡単な説明】
第１図乃至第２３図は本発明による方法の一連の工程に
おける構造体を示している縦断面図であり、第２３図は
本発明による方法に従つて製造されたバイポーラ・トラ
ンジスタ構造体を示している縦断面図である。 １・・・・・・シリコン基板Ｐ），２，７，８，１０，
２９・・・・・・ＳｉＯ２層、３・・・・・・サブコレ
クタ領域（Ｎ＋）、４・・・・・・エピタキシヤル層（
Ｎ−）、５・・・・・・素子相互間の誘電体分離領域（
深い溝の埋設酸化物分離領域）、６・・・・・・ベース
ーコレタタ間の誘電体分離領域（浅い溝の埋設酸化物分
離領域）、８Ａ・・・・・・イオン注入遮蔽レジスト・
マスク、９・・・・・・サブコレクタ導通領域（Ｎ＋）
、９Ａ，２０・・・・・・Ｓｉ３Ｎ４層、１１，１５・
・・・・・レジスト層、１２・・・・・・エミツタ領域
、１３・・・・・・Ａｌ層、１４・・・・・・エミツタ
・プラグ（Ａｌ２Ｏ３又はＭｇＯ）、１４′・・・・・
・エミツタ・プラグ開孔、１４Ａ・・・・・・再充填さ
れたＡｌ２Ｏ３又はＭｇＯｌｌ５Ａ・・・・・・開孔、
１６・・・・・・エミツターベース・スペーサ、１７・
・・・・・非本質的ベース拡散領域、１８・・・・・・
非本質的ベース多結晶シリコン延長部、１９・・・・・
・本質的ベース。

Claims (1)

    【特許請求の範囲】
  1. １ 平坦な表面を有する一導電型のシリコン基板中に形
    成された他導電型のサブコレクタ領域と、上記基板の上
    記表面上に形成された上記他導電型のエピタキシャル層
    と、相互に間隔を置いて上記エピタキシャル層を貫通し
    て上記基板中に延びている少なくとも第１及び第２の埋
    設酸化物分離領域とを有する上記基板にバイポーラ・ト
    ランジスタを製造するための方法であつて、上記エピタ
    キシャル層上に第１酸化物層を形成し、上記第１酸化物
    層上に窒化シリコン層を形成し、上記窒化シリコン層上
    に第２酸化物層を形成し、上記第２酸化物層上にレジス
    ト層を形成し、上記第１及び第２分離領域の間に間隔を
    置いて配置された小さなエミッタ開孔を電子ビーム・リ
    ソグラフィを用いて上記レジスト層中に形成し、上記エ
    ミッタ開孔により露出された上記第２酸化物層の部分と
    上記エミッタ開孔により露出された上記第２酸化物層の
    部分を上記レジスト層の下において隣接包囲している上
    記第２酸化物層の部分とを除去し、上記レジスト層中の
    上記エミッタ開孔を用いて上記窒化シリコン層及び上記
    第１酸化物層を反応性イオン食刻し、上記他導電型のド
    パントを用いてエミッタ領域をイオン注入し、上記レジ
    スト層を除去し、上記エミッタ開孔により露出された上
    記第２酸化物層の部分を上記レジスト層の下において隣
    接包囲していた上記第２酸化物層の部分の下の上記窒化
    シリコン層の部分を除去することを含む、バイポーラ・
    トランジスタの製造方法。
JP56014468A 1980-03-03 1981-02-04 バイポ−ラ・トランジスタの製造方法 Expired JPS5946104B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US126610 1980-03-03
US06/126,610 US4309812A (en) 1980-03-03 1980-03-03 Process for fabricating improved bipolar transistor utilizing selective etching

Publications (2)

Publication Number Publication Date
JPS56126967A JPS56126967A (en) 1981-10-05
JPS5946104B2 true JPS5946104B2 (ja) 1984-11-10

Family

ID=22425781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56014468A Expired JPS5946104B2 (ja) 1980-03-03 1981-02-04 バイポ−ラ・トランジスタの製造方法

Country Status (4)

Country Link
US (1) US4309812A (ja)
EP (1) EP0035126B1 (ja)
JP (1) JPS5946104B2 (ja)
DE (1) DE3170791D1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4371423A (en) * 1979-09-04 1983-02-01 Vlsi Technology Research Association Method of manufacturing semiconductor device utilizing a lift-off technique
US4415371A (en) * 1980-12-29 1983-11-15 Rockwell International Corporation Method of making sub-micron dimensioned NPN lateral transistor
US4372034B1 (en) * 1981-03-26 1998-07-21 Intel Corp Process for forming contact openings through oxide layers
JPS5866359A (ja) * 1981-09-28 1983-04-20 Fujitsu Ltd 半導体装置の製造方法
JPS5873156A (ja) * 1981-10-28 1983-05-02 Hitachi Ltd 半導体装置
US4385975A (en) * 1981-12-30 1983-05-31 International Business Machines Corp. Method of forming wide, deep dielectric filled isolation trenches in the surface of a silicon semiconductor substrate
US4546535A (en) * 1983-12-12 1985-10-15 International Business Machines Corporation Method of making submicron FET structure
US4636834A (en) * 1983-12-12 1987-01-13 International Business Machines Corporation Submicron FET structure and method of making
US4551906A (en) * 1983-12-12 1985-11-12 International Business Machines Corporation Method for making self-aligned lateral bipolar transistors
US4584763A (en) * 1983-12-15 1986-04-29 International Business Machines Corporation One mask technique for substrate contacting in integrated circuits involving deep dielectric isolation
EP0177246B1 (en) * 1984-09-29 1988-08-17 Kabushiki Kaisha Toshiba Heterojunction bipolar transistor and method of manufacturing the same
US4662956A (en) * 1985-04-01 1987-05-05 Motorola, Inc. Method for prevention of autodoping of epitaxial layers
US4782030A (en) * 1986-07-09 1988-11-01 Kabushiki Kaisha Toshiba Method of manufacturing bipolar semiconductor device
DE3880860T2 (de) * 1987-03-04 1993-10-28 Toshiba Kawasaki Kk Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
US4933295A (en) * 1987-05-08 1990-06-12 Raytheon Company Method of forming a bipolar transistor having closely spaced device regions
US4818713A (en) * 1987-10-20 1989-04-04 American Telephone And Telegraph Company, At&T Bell Laboratories Techniques useful in fabricating semiconductor devices having submicron features
US20010008288A1 (en) * 1988-01-08 2001-07-19 Hitachi, Ltd. Semiconductor integrated circuit device having memory cells
US5374576A (en) * 1988-12-21 1994-12-20 Hitachi, Ltd. Method of fabricating stacked capacitor cell memory devices
KR910005401B1 (ko) * 1988-09-07 1991-07-29 경상현 비결정 실리콘을 이용한 자기정렬 트랜지스터 제조방법
US5128272A (en) * 1991-06-18 1992-07-07 National Semiconductor Corporation Self-aligned planar monolithic integrated circuit vertical transistor process
DE4231310C1 (de) * 1992-09-18 1994-03-24 Siemens Ag Verfahren zur Herstellung eines Bauelementes mit porösem Silizium
US5266505A (en) * 1992-12-22 1993-11-30 International Business Machines Corporation Image reversal process for self-aligned implants in planar epitaxial-base bipolar transistors
KR960704351A (ko) * 1993-07-12 1996-08-31 존 엠. 클락 3세 비소 에미터를 지니는 반도체 디바이스를 제조하는 방법(process for fabricating semiconductor devices having arsenic emitters)
WO1996024160A2 (en) * 1995-01-30 1996-08-08 Philips Electronics N.V. Method of manufacturing a semiconductor device with a semiconductor body with field insulation regions provided with recessed connection conductors
US5981374A (en) * 1997-04-29 1999-11-09 International Business Machines Corporation Sub-half-micron multi-level interconnection structure and process thereof
US6133139A (en) 1997-10-08 2000-10-17 International Business Machines Corporation Self-aligned composite insulator with sub-half-micron multilevel high density electrical interconnections and process thereof
US6444536B2 (en) * 1999-07-08 2002-09-03 Agere Systems Guardian Corp. Method for fabricating bipolar transistors
FR2799048B1 (fr) * 1999-09-23 2003-02-21 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire vertical auto-aligne
US6660664B1 (en) * 2000-03-31 2003-12-09 International Business Machines Corp. Structure and method for formation of a blocked silicide resistor
US7132299B2 (en) * 2004-02-27 2006-11-07 Micron Technology, Inc. Method of forming a magnetic random access memory structure
US7169654B2 (en) * 2004-11-15 2007-01-30 Freescale Semiconductor, Inc. Method of forming a semiconductor device
CN101167167A (zh) * 2005-04-28 2008-04-23 Nxp股份有限公司 双极晶体管及其制造方法
US7687887B1 (en) * 2006-12-01 2010-03-30 National Semiconductor Corporation Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3940288A (en) * 1973-05-16 1976-02-24 Fujitsu Limited Method of making a semiconductor device
US4174562A (en) * 1973-11-02 1979-11-20 Harris Corporation Process for forming metallic ground grid for integrated circuits
US4068018A (en) * 1974-09-19 1978-01-10 Nippon Electric Co., Ltd. Process for preparing a mask for use in manufacturing a semiconductor device
US3986897A (en) * 1974-09-30 1976-10-19 Motorola, Inc. Aluminum treatment to prevent hillocking
DE2621956A1 (de) * 1975-05-19 1976-12-02 Nat Semiconductor Corp Verfahren zur passivierung einer aluminiumschicht auf einem halbleiter- schaltungsbaustein
US4063992A (en) * 1975-05-27 1977-12-20 Fairchild Camera And Instrument Corporation Edge etch method for producing narrow openings to the surface of materials
DE2535156C3 (de) * 1975-08-06 1978-08-31 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer Schicht mit vorgegebenem Muster von Bereichen geringerer Schichtdicke und Verwendung der Schicht als Maske bei der Dotierung
US4060427A (en) * 1976-04-05 1977-11-29 Ibm Corporation Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps
US4110125A (en) * 1977-03-03 1978-08-29 International Business Machines Corporation Method for fabricating semiconductor devices
US4104086A (en) * 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
US4139442A (en) * 1977-09-13 1979-02-13 International Business Machines Corporation Reactive ion etching method for producing deep dielectric isolation in silicon
US4160991A (en) * 1977-10-25 1979-07-10 International Business Machines Corporation High performance bipolar device and method for making same
US4159915A (en) * 1977-10-25 1979-07-03 International Business Machines Corporation Method for fabrication vertical NPN and PNP structures utilizing ion-implantation
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques
US4242791A (en) * 1979-09-21 1981-01-06 International Business Machines Corporation High performance bipolar transistors fabricated by post emitter base implantation process
US4252582A (en) * 1980-01-25 1981-02-24 International Business Machines Corporation Self aligned method for making bipolar transistor having minimum base to emitter contact spacing

Also Published As

Publication number Publication date
JPS56126967A (en) 1981-10-05
US4309812A (en) 1982-01-12
EP0035126A3 (en) 1982-09-01
EP0035126B1 (en) 1985-06-05
EP0035126A2 (en) 1981-09-09
DE3170791D1 (en) 1985-07-11

Similar Documents

Publication Publication Date Title
US4309812A (en) Process for fabricating improved bipolar transistor utilizing selective etching
EP0039411B1 (en) Process for fabricating an integrated pnp and npn transistor structure
EP0036082B1 (en) A self-aligned process for providing an improved high performance bipolar transistor
US4338138A (en) Process for fabricating a bipolar transistor
US4378630A (en) Process for fabricating a high performance PNP and NPN structure
KR910002831B1 (ko) 반도체 소자 제조공정
US4392149A (en) Bipolar transistor
KR100537419B1 (ko) 집적 회로, 이의 소자 및 제조 방법
US4333227A (en) Process for fabricating a self-aligned micrometer bipolar transistor device
US5196367A (en) Modified field isolation process with no channel-stop implant encroachment
EP0083816B1 (en) Semiconductor device having an interconnection pattern
EP0083784B1 (en) Procedure for manufacturing integrated circuit devices having sub-micrometer dimension elements, and resulting structure
US4168999A (en) Method for forming oxide isolated integrated injection logic semiconductor structures having minimal encroachment utilizing special masking techniques
GB2128400A (en) Isolation and wiring of a semiconductor integrated circuit device and method of manufacturing the same
JPS59124141A (ja) 半導体装置の製造方法
US4303933A (en) Self-aligned micrometer bipolar transistor device and process
JPS61276262A (ja) 突起部を有する半導体デバイス構造体及びその製造方法
US4660068A (en) Substrate structure of semiconductor device and method of manufacturing the same
JP3098848B2 (ja) 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス
JPS60124967A (ja) 集積回路構造体
EP0113405A2 (en) Method for making semiconductor resistors
EP0066280A2 (en) Method for manufacturing semiconductor device
JP2775765B2 (ja) 半導体装置の製造法
EP0406883B1 (en) Bipolar type semiconductor device and method of making same
KR100311103B1 (ko) 반도체장치의제조방법