JPS594732B2 - バス制御方式 - Google Patents
バス制御方式Info
- Publication number
- JPS594732B2 JPS594732B2 JP55103927A JP10392780A JPS594732B2 JP S594732 B2 JPS594732 B2 JP S594732B2 JP 55103927 A JP55103927 A JP 55103927A JP 10392780 A JP10392780 A JP 10392780A JP S594732 B2 JPS594732 B2 JP S594732B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- adapter
- priority
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Microcomputers (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
本発明はマイクロコンピュータを使用したシステムなど
に使用されるシステムバスの制御方式に関し、詳しくは
、バス使要権の裁定方式に関するものである。
に使用されるシステムバスの制御方式に関し、詳しくは
、バス使要権の裁定方式に関するものである。
マイクロコンピュータを使用したシステムにおいては、
メモリや各種I/O類を接続するために、システム共通
のバスインタフェースを使用することが多い。
メモリや各種I/O類を接続するために、システム共通
のバスインタフェースを使用することが多い。
通常、このバスインタフェースをバックパネルに配線し
、CPUやメモリや各種I/O類を接続するためのアダ
プタなどを印刷回路板上に咋り、この各種印刷回路板を
バックパネルに実装することにより各種マイクロコンピ
ュータシステムを咋ることが多い。この種マイクロコン
ピュータシステムにおけるバス使用権を裁定する方式と
して並列裁定方式と直列裁定方式が知られている。
、CPUやメモリや各種I/O類を接続するためのアダ
プタなどを印刷回路板上に咋り、この各種印刷回路板を
バックパネルに実装することにより各種マイクロコンピ
ュータシステムを咋ることが多い。この種マイクロコン
ピュータシステムにおけるバス使用権を裁定する方式と
して並列裁定方式と直列裁定方式が知られている。
第1図は従来技術における並列裁定方式であり、第2図
は直列裁定方式である。第1図、第2図とも、1はバス
使用権裁定回路、2はそのバスに接続されるアダプタA
を、3は同じくアダプタBを、4はアダプタCを示して
いる。アダプタ2、3、4には図に記した以外のバス信
号も各々接続されているが、以下の説明に関係がないた
め省略してある。まず、第1図における並列裁定方式に
ついて説明する。
は直列裁定方式である。第1図、第2図とも、1はバス
使用権裁定回路、2はそのバスに接続されるアダプタA
を、3は同じくアダプタBを、4はアダプタCを示して
いる。アダプタ2、3、4には図に記した以外のバス信
号も各々接続されているが、以下の説明に関係がないた
め省略してある。まず、第1図における並列裁定方式に
ついて説明する。
第1図において、REQい0、REQ(B)、REQ(
C)はアダプタ2、3、4より送出されるバス使用要求
信号である。また、ACK(A)、ACK(B)、AC
K(C)は、バス使用権裁定回路1より出力される各ア
ダプタヘのバス使用許可信号である。バス使用権裁定回
路1は各アダプタ2、3、4よりのREQ信号を並列に
受け、もしほぼ同時に2つ以上のアダプタがバス使用要
求を送出して来た時には、それらのREQ信号中、予め
定められた優先順位の高いアダプタにバス使用許可信号
であるACKを送出し、一番優先順位の高いアダプタが
バス使用を許さる。優先順位の低いアダプタは優先順位
の高いアダプタがバス使用を終了するまで待たされ、そ
のバス使用が終了すると、再度バス使用権裁定回路1が
使用権を裁定し、その結果使用許可信号を受けると、は
じめてバスを使用出来る。この時のバス使用優先順位は
、バス使用権裁定回路1により決定される。すなわち、
REQ.A.B,ClACKA,B,Cの信号が、バス
使用権裁定回路1のどの優先順位を持つ場所に接続され
るかにより決定される。この並列裁定方式の利へは、バ
ス使用権裁定回路1が並列に裁定するため、高速に裁定
可能であることと、アダプタの実装位置が優先順位に無
関係に設定出来ること、また中間の優先順位を持つアダ
プタを増設用の予備として空けておき、最初に存在しな
くても問題が生じないことである。次に第2図における
直列裁定方式を説明する。
C)はアダプタ2、3、4より送出されるバス使用要求
信号である。また、ACK(A)、ACK(B)、AC
K(C)は、バス使用権裁定回路1より出力される各ア
ダプタヘのバス使用許可信号である。バス使用権裁定回
路1は各アダプタ2、3、4よりのREQ信号を並列に
受け、もしほぼ同時に2つ以上のアダプタがバス使用要
求を送出して来た時には、それらのREQ信号中、予め
定められた優先順位の高いアダプタにバス使用許可信号
であるACKを送出し、一番優先順位の高いアダプタが
バス使用を許さる。優先順位の低いアダプタは優先順位
の高いアダプタがバス使用を終了するまで待たされ、そ
のバス使用が終了すると、再度バス使用権裁定回路1が
使用権を裁定し、その結果使用許可信号を受けると、は
じめてバスを使用出来る。この時のバス使用優先順位は
、バス使用権裁定回路1により決定される。すなわち、
REQ.A.B,ClACKA,B,Cの信号が、バス
使用権裁定回路1のどの優先順位を持つ場所に接続され
るかにより決定される。この並列裁定方式の利へは、バ
ス使用権裁定回路1が並列に裁定するため、高速に裁定
可能であることと、アダプタの実装位置が優先順位に無
関係に設定出来ること、また中間の優先順位を持つアダ
プタを増設用の予備として空けておき、最初に存在しな
くても問題が生じないことである。次に第2図における
直列裁定方式を説明する。
第2図において、REQ信号は各アダプタ2,3,4が
送出するバス使用要求信号である。この信号は、各アダ
プタから送出されるバス使用要求信号がワイアード・オ
アになつており、いづれかのアダプタがREQ信号線を
オンにすると、バス使用権裁定回路1はどれか一つ以上
のアダプタがバス使用を要求していることを知ることが
出来る。ACK信号は、バス使用権裁定回路1がバス使
用許可信号として送出する信号であり、このACK信号
は一番実装位置の近いアダプタAに入力される。ACK
(5),ACK(B),ACK(C)信号は、それぞれ
のアダプタが送出するバス使用許可信号であり、各々の
アダプタを直列にいもづる式に伝送される信号である。
各アダプタはバス使用許可信号であるACK信号を受け
取ると、自分がバス使用要求信号REQを送出していな
い時には次のアダプタに該ACK信号をそのまま送出し
、いもづる式に信号を伝えてゆく。自分がREQ信号を
送出しているアダプタは、ACK信号を受け取るとバス
の使用権を得て、次のアダプタへはACK信号を伝えな
い。このようにして、同時に複数のアダプタよりREQ
信号が送出された時には、バス使用権裁定回路1に近い
アダプタがバスの使用権を得ることになる。すなわち、
バス使用優先権は、バス使用権裁定回路1に一番近いも
のが最も優先権が高く、末端に行くほど優先権は低くな
る。この方式の利点は直列にACK信号線を接続してゆ
くのみであるので、アダプタの増設の可能数に制限がな
いことである。以上述べたように、並列裁定方式も直列
裁定方式もそれぞれ利点があるが、反面、両方式には次
のような問題点がある。
送出するバス使用要求信号である。この信号は、各アダ
プタから送出されるバス使用要求信号がワイアード・オ
アになつており、いづれかのアダプタがREQ信号線を
オンにすると、バス使用権裁定回路1はどれか一つ以上
のアダプタがバス使用を要求していることを知ることが
出来る。ACK信号は、バス使用権裁定回路1がバス使
用許可信号として送出する信号であり、このACK信号
は一番実装位置の近いアダプタAに入力される。ACK
(5),ACK(B),ACK(C)信号は、それぞれ
のアダプタが送出するバス使用許可信号であり、各々の
アダプタを直列にいもづる式に伝送される信号である。
各アダプタはバス使用許可信号であるACK信号を受け
取ると、自分がバス使用要求信号REQを送出していな
い時には次のアダプタに該ACK信号をそのまま送出し
、いもづる式に信号を伝えてゆく。自分がREQ信号を
送出しているアダプタは、ACK信号を受け取るとバス
の使用権を得て、次のアダプタへはACK信号を伝えな
い。このようにして、同時に複数のアダプタよりREQ
信号が送出された時には、バス使用権裁定回路1に近い
アダプタがバスの使用権を得ることになる。すなわち、
バス使用優先権は、バス使用権裁定回路1に一番近いも
のが最も優先権が高く、末端に行くほど優先権は低くな
る。この方式の利点は直列にACK信号線を接続してゆ
くのみであるので、アダプタの増設の可能数に制限がな
いことである。以上述べたように、並列裁定方式も直列
裁定方式もそれぞれ利点があるが、反面、両方式には次
のような問題点がある。
まず並列裁定方式であるが、この方式においてはアダプ
タの数が増加すると、バス使用要求信号REQとバス使
用許可信号ACKは各アダプタについて各1本ずつが必
要なため、バス使用権裁定回路に入出力する信号本数は
、そのシステムバスに接続するアダプタの最大数をnと
すると、2n本が必要となることである。
タの数が増加すると、バス使用要求信号REQとバス使
用許可信号ACKは各アダプタについて各1本ずつが必
要なため、バス使用権裁定回路に入出力する信号本数は
、そのシステムバスに接続するアダプタの最大数をnと
すると、2n本が必要となることである。
第1図における例では、アダプタは3個であるので信号
本数は6本であるが、このアダプタ数が多くなると、バ
ス使用権裁定回路1の信号ピン数の増大をまねき、並列
に優先権を裁定するための回路部品数も増大し、実用的
でなくなる。例えば、アダプタ等の最大個数が8〜16
個程度と少ない場合であれば余り問題とならないが、6
4〜255個程度にもなると実用的でなくなる。従つて
、このような最大システム構成の大きなバスにおいては
並列裁定方式を取ることはできない。最近のマイクロコ
ンの性能向上はめざましく、汎用のシステムバスとして
は、多数のアダプタを接続可能なようにすることが望ま
れているが、このようなシステムには並列裁定方式は使
用されず、第2図における直列裁定方式が採用されてい
る例も多い。ところが、直列裁定方式における問題点は
、直列接続の途中にアダプタが存在しないと、ACK信
号が伝わらなくなることと、直列接続の末端ほどバス使
用権の優先順位が低くなることである。
本数は6本であるが、このアダプタ数が多くなると、バ
ス使用権裁定回路1の信号ピン数の増大をまねき、並列
に優先権を裁定するための回路部品数も増大し、実用的
でなくなる。例えば、アダプタ等の最大個数が8〜16
個程度と少ない場合であれば余り問題とならないが、6
4〜255個程度にもなると実用的でなくなる。従つて
、このような最大システム構成の大きなバスにおいては
並列裁定方式を取ることはできない。最近のマイクロコ
ンの性能向上はめざましく、汎用のシステムバスとして
は、多数のアダプタを接続可能なようにすることが望ま
れているが、このようなシステムには並列裁定方式は使
用されず、第2図における直列裁定方式が採用されてい
る例も多い。ところが、直列裁定方式における問題点は
、直列接続の途中にアダプタが存在しないと、ACK信
号が伝わらなくなることと、直列接続の末端ほどバス使
用権の優先順位が低くなることである。
このため、システム構成は優先順位の順番にアダプタを
空きスペースなく並べる必要があり、増設用の予備スペ
ースはバスの末端に用意されることになる。従つて、後
からバスに増設したいアダプタがあると、それは直列接
続の末端に接続されることになり、バス使用の優先権が
最下位となつてしまうことである。ところが、バス使用
の優先権は、そのアダプタのバス使用率や、バス使用権
が取れるまでの持ち時間にどれ位許されるかなど、シス
テム全体のバランスにより決まるものであり、増設した
いアダプタのバス使要優先権が最下位でよいとは限らな
い。もし増設したいアダプタの優先権を上げたい場合に
はACK信号の直列接続を途中で切り増設し、それ以降
を1個づつ、づらしてゆかなければならない。ところが
、増設がある毎に既設のアダプタをづらして実装し直す
ということは、既設のアダプタより出力されている個別
配線や、バツクパネルに配線されている個別配線などの
ため、困難な場合が多い。このように、並列裁定方式と
直列裁定方式ともに一長一短がある。
空きスペースなく並べる必要があり、増設用の予備スペ
ースはバスの末端に用意されることになる。従つて、後
からバスに増設したいアダプタがあると、それは直列接
続の末端に接続されることになり、バス使用の優先権が
最下位となつてしまうことである。ところが、バス使用
の優先権は、そのアダプタのバス使用率や、バス使用権
が取れるまでの持ち時間にどれ位許されるかなど、シス
テム全体のバランスにより決まるものであり、増設した
いアダプタのバス使要優先権が最下位でよいとは限らな
い。もし増設したいアダプタの優先権を上げたい場合に
はACK信号の直列接続を途中で切り増設し、それ以降
を1個づつ、づらしてゆかなければならない。ところが
、増設がある毎に既設のアダプタをづらして実装し直す
ということは、既設のアダプタより出力されている個別
配線や、バツクパネルに配線されている個別配線などの
ため、困難な場合が多い。このように、並列裁定方式と
直列裁定方式ともに一長一短がある。
このため、並列裁定方式と直列裁定方式のどちらでも採
用できるマルチバスシステムが一部で発表されているが
、これにおいてもどちらの方式を取るかは、システムを
設計する時点で、どちらか一方に決まつてしまう方式で
あり、一度決定したら、その長所、短所は並列裁定方式
または直列裁定方式のどちらかになつてしまうものであ
る。本発明の目的は上記のような問題点を除去し、並列
方式における最大接続パケージ数が多い場合の信号ピン
数の増大や裁定回路の増大をまねくことなく、又、直列
裁定方式におけるように増設部分のバス使用権が最下位
になつてしまうことのないようなバス制御方式を提供す
ることにある。
用できるマルチバスシステムが一部で発表されているが
、これにおいてもどちらの方式を取るかは、システムを
設計する時点で、どちらか一方に決まつてしまう方式で
あり、一度決定したら、その長所、短所は並列裁定方式
または直列裁定方式のどちらかになつてしまうものであ
る。本発明の目的は上記のような問題点を除去し、並列
方式における最大接続パケージ数が多い場合の信号ピン
数の増大や裁定回路の増大をまねくことなく、又、直列
裁定方式におけるように増設部分のバス使用権が最下位
になつてしまうことのないようなバス制御方式を提供す
ることにある。
上記の目的を達成するため、本発明は複数のバス使用要
求信号線を並列に設置して、各信号線に異なつた優先度
レベルを設定する。アダプタの各各はこれらバス使用要
求信号線のいずれか一つに任意に接続され、バスの使用
権を得ようとするアダプタは自分が接続された優先権レ
ベルに対応したバス使用要求信号線をオンとする。一方
、バス使用権裁定回路は各バス使用要求信号線を監視し
、オンとなつているバス使用要求信号線のうち最も優先
順位レベルの高いものを選択して、そのレベルをバス使
用許可信号として送出する。このバス使用許可信号は、
バス使用要求を出しているアダプタのうち、当該優先順
位レベルに対応するアダプタに対してのみ有効である。
各アダプタ間は、又、優先権判定信号線により直列に接
続されており、その優先権判定信号はバス使用要求を出
していないアダプタ及び出していてもバス使用許可信号
が有効でないアダプタをそのま\通過し、最終的に、バ
ス使用許可が有効なアダプタのうち、該優先権判定信号
が最初に到着したアダプタがバス使用権を得る。以下、
図示の実施例により本発明の内容を詳細に説明する。
求信号線を並列に設置して、各信号線に異なつた優先度
レベルを設定する。アダプタの各各はこれらバス使用要
求信号線のいずれか一つに任意に接続され、バスの使用
権を得ようとするアダプタは自分が接続された優先権レ
ベルに対応したバス使用要求信号線をオンとする。一方
、バス使用権裁定回路は各バス使用要求信号線を監視し
、オンとなつているバス使用要求信号線のうち最も優先
順位レベルの高いものを選択して、そのレベルをバス使
用許可信号として送出する。このバス使用許可信号は、
バス使用要求を出しているアダプタのうち、当該優先順
位レベルに対応するアダプタに対してのみ有効である。
各アダプタ間は、又、優先権判定信号線により直列に接
続されており、その優先権判定信号はバス使用要求を出
していないアダプタ及び出していてもバス使用許可信号
が有効でないアダプタをそのま\通過し、最終的に、バ
ス使用許可が有効なアダプタのうち、該優先権判定信号
が最初に到着したアダプタがバス使用権を得る。以下、
図示の実施例により本発明の内容を詳細に説明する。
第3図は本発明によるバス制御方式の一実施例のプロツ
ク図で、1はバス使用権裁定回路、2はアダプタA、3
はアダプタBl4はアダプタCを示す。
ク図で、1はバス使用権裁定回路、2はアダプタA、3
はアダプタBl4はアダプタCを示す。
REQO〜3は各アダプタのためのバス使用要求信号で
あり、REQOの優先度レベルが1番高く、REQl,
REQ2の順に低くなり、REQ3の優先度レベルが1
番低く設定されているとする。又、第3図に示すように
、アダプタ2にはREQOの線が、アダプタ3にはRE
Qlの線が、アダプタ4には再びREQOの線がそれぞ
れ接続され、REQ2は不使用であるとする。なお、R
EQ3は特別な意味を持つ信号で、これについては後述
する。ACKO,ACKlおよびACKSTBはバス使
用権裁定回路1がバス使用許可を与えるバス使用許可信
号である。このうち、ACKO,lはその許可する優先
度レベルを知らせる信号であり、ACKOは優先度レベ
ルの2らを示し、ACKlは優先度レベルの21を示す
。すなわち、ACKO,lが共にオンである時の優先度
レベルは3であり、REQ3に対応する優先度レベルを
示すこととなる。同様に、ACKO,lが共にオフの時
は優先度レベル0、すなわちREQOに対応し、ACK
OがオンでACKlがオフの時は優先度レベル1を、A
CKOがオフでACKlがオンの時は優先度レベル2を
それぞれ示すこととなる。ACKSTBはACKO,l
を識別するためのタイミング信号である。ACKO,l
はこのACKSTB信号がオンの時のみ意味を持ち、オ
フの時は意味を持たない。ACKRETはバス使用権受
領信号で、バス使用許可を受けたアダプタがACKO,
lおよびACKSTBを受領したことを示すために送出
する信号である。BUSYはバス使用中信号で、現在バ
スを使用中であるアダプタが送出する信号である。PR
Nは優先権判定入力信号、PROは優先権出力信号で、
いずれもバス優先権を伝えるための信号であり、前段の
優先権出力信号PROは次段の優先権判定入力信号とし
て次々に直列に伝播していく。なお、アダプタ(A)2
の優先権判定入力信号PRN囚は接地されている。第3
図の動咋は次の通りである。バスの使用権を得ようとす
るアダプタは、バス使用潅要求信号REQO〜REQ3
のうち自分の持つ優先度レベルに対応した信号をオンに
する。このバス使用要求信号は、一旦オンにしたら自分
がバス使用潅を得ることが許されるまでオンにし続ける
。バス使用権裁定回路1はバス使用要求信号REQO〜
REQ3を監視し、オンとなつているバス使用要求信号
のうち最も優先順位の高いレベルをバス使用許町信号の
ACKO,lで指定し、同時にACKSTB信号を送出
する。バス使用許可信号を受けたアダプタは、それぞれ
のもつバスコントロール回路により自分の送出したバス
使用要求信号に対応したレベルのバス使用許町信号であ
るか否か判断し、異なるレベルの場合、または自分はバ
ス使用要求信号を送出していない場合には、直列接続の
優先権判定信号であるPRN信号をそのままPRO信号
として、次のアダプタに渡す。自分の送出したバス使用
要求信号に対応するレベルのバス使用許可信号を受けた
場合は、PRO信号はオフに固定し、PRN信号がオン
になるのを持ち、オンになつた時点で、自分がバス使用
権を得たことを バス使用権裁定回路1に対してBUS
Y信号がオフになつてからACKRET信号をオンにし
て知らせる。バス裁定回路1は一度優先権の裁定を行な
つてバス使用許可信号を送出すると、使用権を得たもの
から、その旨CACKRET信号で知らせてくるまで、
次の優先権裁定は行なわない。
あり、REQOの優先度レベルが1番高く、REQl,
REQ2の順に低くなり、REQ3の優先度レベルが1
番低く設定されているとする。又、第3図に示すように
、アダプタ2にはREQOの線が、アダプタ3にはRE
Qlの線が、アダプタ4には再びREQOの線がそれぞ
れ接続され、REQ2は不使用であるとする。なお、R
EQ3は特別な意味を持つ信号で、これについては後述
する。ACKO,ACKlおよびACKSTBはバス使
用権裁定回路1がバス使用許可を与えるバス使用許可信
号である。このうち、ACKO,lはその許可する優先
度レベルを知らせる信号であり、ACKOは優先度レベ
ルの2らを示し、ACKlは優先度レベルの21を示す
。すなわち、ACKO,lが共にオンである時の優先度
レベルは3であり、REQ3に対応する優先度レベルを
示すこととなる。同様に、ACKO,lが共にオフの時
は優先度レベル0、すなわちREQOに対応し、ACK
OがオンでACKlがオフの時は優先度レベル1を、A
CKOがオフでACKlがオンの時は優先度レベル2を
それぞれ示すこととなる。ACKSTBはACKO,l
を識別するためのタイミング信号である。ACKO,l
はこのACKSTB信号がオンの時のみ意味を持ち、オ
フの時は意味を持たない。ACKRETはバス使用権受
領信号で、バス使用許可を受けたアダプタがACKO,
lおよびACKSTBを受領したことを示すために送出
する信号である。BUSYはバス使用中信号で、現在バ
スを使用中であるアダプタが送出する信号である。PR
Nは優先権判定入力信号、PROは優先権出力信号で、
いずれもバス優先権を伝えるための信号であり、前段の
優先権出力信号PROは次段の優先権判定入力信号とし
て次々に直列に伝播していく。なお、アダプタ(A)2
の優先権判定入力信号PRN囚は接地されている。第3
図の動咋は次の通りである。バスの使用権を得ようとす
るアダプタは、バス使用潅要求信号REQO〜REQ3
のうち自分の持つ優先度レベルに対応した信号をオンに
する。このバス使用要求信号は、一旦オンにしたら自分
がバス使用潅を得ることが許されるまでオンにし続ける
。バス使用権裁定回路1はバス使用要求信号REQO〜
REQ3を監視し、オンとなつているバス使用要求信号
のうち最も優先順位の高いレベルをバス使用許町信号の
ACKO,lで指定し、同時にACKSTB信号を送出
する。バス使用許可信号を受けたアダプタは、それぞれ
のもつバスコントロール回路により自分の送出したバス
使用要求信号に対応したレベルのバス使用許町信号であ
るか否か判断し、異なるレベルの場合、または自分はバ
ス使用要求信号を送出していない場合には、直列接続の
優先権判定信号であるPRN信号をそのままPRO信号
として、次のアダプタに渡す。自分の送出したバス使用
要求信号に対応するレベルのバス使用許可信号を受けた
場合は、PRO信号はオフに固定し、PRN信号がオン
になるのを持ち、オンになつた時点で、自分がバス使用
権を得たことを バス使用権裁定回路1に対してBUS
Y信号がオフになつてからACKRET信号をオンにし
て知らせる。バス裁定回路1は一度優先権の裁定を行な
つてバス使用許可信号を送出すると、使用権を得たもの
から、その旨CACKRET信号で知らせてくるまで、
次の優先権裁定は行なわない。
また、アダプタ等はひとたび自分がバス使用要求信号を
出していないことにより、直列接続の優先権判定信号を
通過させ(PRN信号をそのままPRO信号として送出
)始めたら、そのあとで自分のバス使用要求信号がオン
となり、ちようどその時バス使用許可信号が自分のバス
使用要求信号に対応するレベルのものであつたにしても
、バス使用権を得ることは禁止されなければならず、P
RN信号のレベルを見ることなく、そのままPRO信号
として次のアダプタ等に渡してやらなければならない。
このPRN信号をPRO信号として通過させるのは、バ
ス使用許可信号のうちストローブ信号であるACKST
B信号がオンとなつている時のみとする。バス使用権を
得たアダプタ等は、その旨、ACKRET信号によりバ
ス使用権裁定回路1に知らせる。この時、バス使用権を
得たものは、バスが使用中でなければ直ちにバスを使用
することが出来るが、使用中の場合は空いた時点で、自
分が使えることを意味する。そのためにBUSY信号が
オンである時は、PRN信号がオンとなつて自分がバス
使用権を得ても、すぐにACKRET信号を送らずに、
BUSY信号がオフになつたことを確認してから、AC
KRET信号をオンにし、この時、BUSY信号も自分
でオンにする。このようにすることによりバス使用中に
先取して、バスの使用権を得るものは1つのみとなる。
第4図はアダプタ(B)3がREQl信号をオンし、こ
れとほゾ同時にアダプタ(C)4がREQO信号をオン
にした場合のタイムチヤートである。
出していないことにより、直列接続の優先権判定信号を
通過させ(PRN信号をそのままPRO信号として送出
)始めたら、そのあとで自分のバス使用要求信号がオン
となり、ちようどその時バス使用許可信号が自分のバス
使用要求信号に対応するレベルのものであつたにしても
、バス使用権を得ることは禁止されなければならず、P
RN信号のレベルを見ることなく、そのままPRO信号
として次のアダプタ等に渡してやらなければならない。
このPRN信号をPRO信号として通過させるのは、バ
ス使用許可信号のうちストローブ信号であるACKST
B信号がオンとなつている時のみとする。バス使用権を
得たアダプタ等は、その旨、ACKRET信号によりバ
ス使用権裁定回路1に知らせる。この時、バス使用権を
得たものは、バスが使用中でなければ直ちにバスを使用
することが出来るが、使用中の場合は空いた時点で、自
分が使えることを意味する。そのためにBUSY信号が
オンである時は、PRN信号がオンとなつて自分がバス
使用権を得ても、すぐにACKRET信号を送らずに、
BUSY信号がオフになつたことを確認してから、AC
KRET信号をオンにし、この時、BUSY信号も自分
でオンにする。このようにすることによりバス使用中に
先取して、バスの使用権を得るものは1つのみとなる。
第4図はアダプタ(B)3がREQl信号をオンし、こ
れとほゾ同時にアダプタ(C)4がREQO信号をオン
にした場合のタイムチヤートである。
第4図におけるCLOCK信号はいままでの説明には出
て来ていないが、各信号をサンプリングするための基準
時間を示すクロツク信号である。第4図においては、R
EQlとREQOがアダプタ3とアダプタ4よりほゾ同
時に出されているが、バス使用権裁定回路1は優先順位
の高いREQOに対する許可信号をACKO,ACKl
でコード信号として送出する。アダプタ2は直列接続の
優先権判定信号では最も高い優先順位であり、そのPR
N(A)信号は常にオンになつているが、ACKSTB
信号を受けた時点でバス使用要求信号を送出していない
ので、該ACKSTB信号がオンとなつている間、PR
N(A)信号をそのままPRO(4)信号としてアダプ
タBに送る。アダプタ3は、自分の送出したバス使用要
求信号に対応しないレベルのバス使用許可信号を受ける
ため、やはり、ACKSTB信号がオンになつている間
、PRN(B)信号をそのままPRO(B)信号として
アダプタ4に送る。アダプタCはバス使用許可信号を受
け、自分の送出したバス使用要求信号に対応するレベル
のものであることを確認すると、ACKSTB信号を受
けてもPRN(C)信号をPRO(C)信号として通過
させることはせず、PRN(C)信号を監視して、アダ
プタ2および3の信号伝搬遅延後、PRN(C)信号が
オンとなるとバス使用権を得て、BUSY信号がオフで
あることを確認して、自分の送出したREQO信号をオ
フとし、ACKRET信号を送出し、BUSY信号をオ
ンにしてバスを使い始める。ACKRET信号により、
バス使用権裁定回路1は次の優先権裁定を行ない、今度
はアダプタ3がバス使用権を得ることとなるが、先取り
制御であるため、アダプタ3はアダプタ4がバスを使用
し終つてBUSY信号がオフになつたら始めてバス使用
可能となる。第5図はバス使用権裁定回路の具体的構成
例であり、第6図は各アダプタ内に置かれるバスコント
ロール回路の具体的構成例である。こ\で、MRST信
号はいままでの説明には出て来ていないが、回路状態を
イニシヤライズするためのりセツト信号で、本発明の動
作には直接関係しない。便宜上、第6図は第3図のアダ
プタ4内におけるバスコントロール回路であるとする。
又、第5図および第6図とも本発明に直接関係しない部
分の説明は省略する。第6図において、スイツチSWO
,l,2はREQのレベルをそのアダプタに設定するた
めのスイツチである。
て来ていないが、各信号をサンプリングするための基準
時間を示すクロツク信号である。第4図においては、R
EQlとREQOがアダプタ3とアダプタ4よりほゾ同
時に出されているが、バス使用権裁定回路1は優先順位
の高いREQOに対する許可信号をACKO,ACKl
でコード信号として送出する。アダプタ2は直列接続の
優先権判定信号では最も高い優先順位であり、そのPR
N(A)信号は常にオンになつているが、ACKSTB
信号を受けた時点でバス使用要求信号を送出していない
ので、該ACKSTB信号がオンとなつている間、PR
N(A)信号をそのままPRO(4)信号としてアダプ
タBに送る。アダプタ3は、自分の送出したバス使用要
求信号に対応しないレベルのバス使用許可信号を受ける
ため、やはり、ACKSTB信号がオンになつている間
、PRN(B)信号をそのままPRO(B)信号として
アダプタ4に送る。アダプタCはバス使用許可信号を受
け、自分の送出したバス使用要求信号に対応するレベル
のものであることを確認すると、ACKSTB信号を受
けてもPRN(C)信号をPRO(C)信号として通過
させることはせず、PRN(C)信号を監視して、アダ
プタ2および3の信号伝搬遅延後、PRN(C)信号が
オンとなるとバス使用権を得て、BUSY信号がオフで
あることを確認して、自分の送出したREQO信号をオ
フとし、ACKRET信号を送出し、BUSY信号をオ
ンにしてバスを使い始める。ACKRET信号により、
バス使用権裁定回路1は次の優先権裁定を行ない、今度
はアダプタ3がバス使用権を得ることとなるが、先取り
制御であるため、アダプタ3はアダプタ4がバスを使用
し終つてBUSY信号がオフになつたら始めてバス使用
可能となる。第5図はバス使用権裁定回路の具体的構成
例であり、第6図は各アダプタ内に置かれるバスコント
ロール回路の具体的構成例である。こ\で、MRST信
号はいままでの説明には出て来ていないが、回路状態を
イニシヤライズするためのりセツト信号で、本発明の動
作には直接関係しない。便宜上、第6図は第3図のアダ
プタ4内におけるバスコントロール回路であるとする。
又、第5図および第6図とも本発明に直接関係しない部
分の説明は省略する。第6図において、スイツチSWO
,l,2はREQのレベルをそのアダプタに設定するた
めのスイツチである。
アダプタ4のREQレベルは本実施例では「0]と想定
しているため、スイツチSWOは0FF1スイツチSW
l,2は0Nと設定されていることになつている。これ
によりREQl,2は出力されることはなくなる。アダ
プタ4がバス使用権を得たい時は、BUSREQ信号が
該アダプタ内の回路よりこのバスコントロール回路に与
えられる。このBUSREQ信号はフリツプフロツプF
1にCLOCK−P信号により同期化されてセツトされ
る。フリツプフロツプF1のセツト出力であるREQ−
1P信号はゲート回路G1を通してREQO信号となり
、バスに送出される。この信号はオープンコレクタ信号
であり、バス上でワイアードオアされている。この時、
ゲート回路G2を通してREQ3信号もバス上に送出さ
れる。これは、最下位レベルの該REQ3をバス上に、
バス使用権を得ようとするもの全員が出すことにより、
バス使用権裁定回路が誰かバス使用を要求しているもの
があることを容易に知ることが出来るようにするための
ものである。すなわち、REQ3信号をコモンバスリク
エスト信号と併用させるのである。つまり、本実施例で
は、一旦バス使用権を確保したものは、BUSY信号を
出しつばなしにすればいつまででもバス権を保持するこ
とが出来るため、バーストモードでデータ転送が出来る
ようになつている。このような場合、コモンバスリクエ
ストとしてREQ3を利用することにより、BUSY信
号を出しつばなしにしてバス権を保持しているものに、
他にバス権をほしがつている者があることを知らせるこ
とができる。これにより、バーストモードを中止するこ
とも可能である。アダプタ4より出力されたREQO信
号は第5図のバス使用権裁定回路に入力される。
しているため、スイツチSWOは0FF1スイツチSW
l,2は0Nと設定されていることになつている。これ
によりREQl,2は出力されることはなくなる。アダ
プタ4がバス使用権を得たい時は、BUSREQ信号が
該アダプタ内の回路よりこのバスコントロール回路に与
えられる。このBUSREQ信号はフリツプフロツプF
1にCLOCK−P信号により同期化されてセツトされ
る。フリツプフロツプF1のセツト出力であるREQ−
1P信号はゲート回路G1を通してREQO信号となり
、バスに送出される。この信号はオープンコレクタ信号
であり、バス上でワイアードオアされている。この時、
ゲート回路G2を通してREQ3信号もバス上に送出さ
れる。これは、最下位レベルの該REQ3をバス上に、
バス使用権を得ようとするもの全員が出すことにより、
バス使用権裁定回路が誰かバス使用を要求しているもの
があることを容易に知ることが出来るようにするための
ものである。すなわち、REQ3信号をコモンバスリク
エスト信号と併用させるのである。つまり、本実施例で
は、一旦バス使用権を確保したものは、BUSY信号を
出しつばなしにすればいつまででもバス権を保持するこ
とが出来るため、バーストモードでデータ転送が出来る
ようになつている。このような場合、コモンバスリクエ
ストとしてREQ3を利用することにより、BUSY信
号を出しつばなしにしてバス権を保持しているものに、
他にバス権をほしがつている者があることを知らせるこ
とができる。これにより、バーストモードを中止するこ
とも可能である。アダプタ4より出力されたREQO信
号は第5図のバス使用権裁定回路に入力される。
このREQO信号は他のREQ信号とともに第5図のラ
ツチレジスタFlOl〜FlO4にCLOCK信号によ
り同期化されてラツチされる。このラツチされたFlO
l〜FlO4の信号はプライオリテイ・エンコーダGl
Olに入力される。プライオリテイ・エンコーダGlO
lはFlOl〜FlO4の出力をその優先順位に従つて
エンコードし、そのコードをACKO,ACKlの組合
せで出力する。例えばアダプタ4のREQOと同時刻に
アダプタ3よりREQlが出されていると、FlO4と
FlO3及びFlOl(コモンバスリクエストとしてR
EQ3も出力されているため)がセツトされるが、Fl
O4がGlOlのプライオリテイ・エンコーダの最優先
順位のピンに接続されているため、GlOlの出力であ
るACKl,ACKOは共にローレベルとなり、REQ
Oに対応するバス信号許可信号″00゜゛を発生する。
また、この時プライオリテイ・エンコーダGlOlより
ANYREQ信号を発生し、この信号はフリツプフロツ
プFlO5によりCLOCK信号に同期fヒされ、AC
KSTB信号が発生する。これらのACKO,lおよび
ACKSTB信号はバスを通して、再び第6図のバスコ
ントロール回路に入力される。
ツチレジスタFlOl〜FlO4にCLOCK信号によ
り同期化されてラツチされる。このラツチされたFlO
l〜FlO4の信号はプライオリテイ・エンコーダGl
Olに入力される。プライオリテイ・エンコーダGlO
lはFlOl〜FlO4の出力をその優先順位に従つて
エンコードし、そのコードをACKO,ACKlの組合
せで出力する。例えばアダプタ4のREQOと同時刻に
アダプタ3よりREQlが出されていると、FlO4と
FlO3及びFlOl(コモンバスリクエストとしてR
EQ3も出力されているため)がセツトされるが、Fl
O4がGlOlのプライオリテイ・エンコーダの最優先
順位のピンに接続されているため、GlOlの出力であ
るACKl,ACKOは共にローレベルとなり、REQ
Oに対応するバス信号許可信号″00゜゛を発生する。
また、この時プライオリテイ・エンコーダGlOlより
ANYREQ信号を発生し、この信号はフリツプフロツ
プFlO5によりCLOCK信号に同期fヒされ、AC
KSTB信号が発生する。これらのACKO,lおよび
ACKSTB信号はバスを通して、再び第6図のバスコ
ントロール回路に入力される。
第6図を再び参照するに、ACKO,lは比較回路G3
に入力される。この比較回路G3は、そのA側入力とB
側入力が一致した時A−Bの一致信号を出力するもので
ある。比較回路G3のA側入力に接続されているREQ
O−PとREQl−P信号はスイツチSWO,l,2の
設定により共にハイとなつている。また、比較回路G3
のB側にはACKO,lが接続され、今の場合、これも
共にハイが入力されている。更に、フリツプフロツプF
1よりREQ−1P信号が出力され、比較回路G3のA
=B(IN)ピンもハイが入力されている。従つて、比
較回路G3における比較条件がそろい、A−B出力ピン
に一致信号が出力される。この一致信号はフリツプフロ
ツプF2にACKSTB信号よりラツチされる。このフ
リツプフロツプF2のセツト出力はゲート回路G4,G
5により次々にACKSTB信号と直列接続の優先権判
定信号であるPRN信号とのAND条件が取られる。ゲ
ート回路G5の出力はゲート回路G6に入力される。ゲ
ート回路G6はバス上のBUSY信号がある間はゲート
回路G5の出力をゲートするが、BUSY信号がなくな
ると、該G5の出力をフリツプフロツプF3に入力する
。フリツプフロツプF3はG6出力によりCLOCKに
同期してセツトされ、このフリツプフロツプF3の出力
がゲート回路G6,G7を通してACKRET信号とし
てバスに出力される。このACKRET信号は再び第5
図のバス使用権裁定回路に入力される。第5図において
、Aα且ぽ信号はフリツプフロツプFlO6に入力され
、該フリツプフロツプF6はCLOCKに同期してセツ
トされる。フリツプフロツプFlO6の出力はフリツプ
フロツプFlO5のりセツト入力に入力され、該フリツ
プフロツプFlO5はりセツトされる。これにより、A
CKSTB信号はなくなり、バス使用権はアダプタ(C
)4に与えられたことになる。一方、第6図のバスコン
トロール回路においては、フリツプフロツプF3よりA
CKRET信号を送出すると共にフリツプフロツプF4
がCLOCKに同期してセツトされ、バス上にBUSY
信号をゲート回路G8を通して出力し、バスの使用権を
確保する。また、フリツプフロツプF4の出力はゲート
回路G9を通してBUSACK信号となる。このBUS
ACK信号はBUSREQ信号により該バスコンントロ
ール回路にバス権を取ることを依頼したアダプタC内の
回路に送出される。この信号を受けたアダプタ内の回路
は、以後、バスを使用始める。次に第6図のバスコント
ロール回路において、自分がバス権を取らない場合につ
いて説明する。第6図において、REQ信号を自分が送
出していない場合、あるいはACKO,l信号が自分の
送出したREQレベルと異なる場合、比較回路G3から
一致信号が出力されない。このため、フリツプフロツプ
F2はセツトされず、ゲート回路GlOの出力が有効と
なり、ACKO,l、ACKSTBのバス使用許可信号
が自分のバスコントロール回路を指定していないことを
示す。ゲート回路Gllは直列接続の優先権判定信号で
あるPRN信号をゲート回路GlOの信号がある時には
そのまま通し、PRO信号として次段に伝えることを行
なう。もしフリ゛ンプフロ゛ンプF2がセツトされた時
は自分に対してバス使用権を与えられたことになるため
、ゲート回路GlOの出力はハイのままとなり、PRN
信号はゲート回路Gllを通らず、PRO信号は出力さ
れない。このため、これ以上次段に優先権判定信号は伝
えられず、同一レベルのREQを複数の者が送出してい
る場合でも、バス使用権を得る者は1つしかないことに
なる。以上、本発明の実施例では、バス使用要求信号は
REQO〜3の4本としたが、勿論、これは任意の本数
にすることが可能である。また、バス使用許可信号AC
KO,ACKlはREQO〜3に対応して2A,21に
重みづけられ、2本としたが、REQ信号を増加した場
合には該ACK信号も増加する必要がある。また、AC
K信号2信,21のように重みづけをして信号本数を減
するようにしてあるが、REQ信号に1対1に対応した
信号線とすることも可能である。この場合にはACKS
TB信号を使用しない方法も可能である。また、バス使
用中、BUSY信号を利用してバス使用権の先取り制御
を可能としているが、BUSY信号の監視をバス使用権
裁定回路側で行なえば、バス使用権の先取をしない方式
にすることも可能である。以上述べたように、本発明に
よれば、直列接続の順番が末端であつても並列接続のバ
ス使用権要求レベルが高い方のアダプタにバス使用権が
与えられる。これにより従来技術の直接接続方式で問1
頂であつた後から接続したアダプタの優先順位が最低に
なるということがなくなる。例えば第3図において、ア
ダプタ2,3が従来接続されていたアダプタであり、ア
ダプタ4が増設したアダプタと仮定すると、アダプタ4
は直列接続の末端に接続したにもかかわらずアダプタ3
よりも優先順位が高くなつており、アダプタ3と4から
同時刻にバス使用要求が出された場合、アダプタ4の方
にバス使用権が与えられる。また、本発明によれば、並
列接続方式での問題点であつた増設アダプタの可能個数
も直列接続の部分を延長することにより任意に増加する
ことが可能となる。このように、本発明のバス制御方式
によれば、大規模なシステムバス構成が容易に実現出来
、信号の本数も大巾に増大することなく、優先順位の決
定も増設される部分に高い優先順位を与える、ことが出
来、拡張性の高いシステムバスを実現出来る。
に入力される。この比較回路G3は、そのA側入力とB
側入力が一致した時A−Bの一致信号を出力するもので
ある。比較回路G3のA側入力に接続されているREQ
O−PとREQl−P信号はスイツチSWO,l,2の
設定により共にハイとなつている。また、比較回路G3
のB側にはACKO,lが接続され、今の場合、これも
共にハイが入力されている。更に、フリツプフロツプF
1よりREQ−1P信号が出力され、比較回路G3のA
=B(IN)ピンもハイが入力されている。従つて、比
較回路G3における比較条件がそろい、A−B出力ピン
に一致信号が出力される。この一致信号はフリツプフロ
ツプF2にACKSTB信号よりラツチされる。このフ
リツプフロツプF2のセツト出力はゲート回路G4,G
5により次々にACKSTB信号と直列接続の優先権判
定信号であるPRN信号とのAND条件が取られる。ゲ
ート回路G5の出力はゲート回路G6に入力される。ゲ
ート回路G6はバス上のBUSY信号がある間はゲート
回路G5の出力をゲートするが、BUSY信号がなくな
ると、該G5の出力をフリツプフロツプF3に入力する
。フリツプフロツプF3はG6出力によりCLOCKに
同期してセツトされ、このフリツプフロツプF3の出力
がゲート回路G6,G7を通してACKRET信号とし
てバスに出力される。このACKRET信号は再び第5
図のバス使用権裁定回路に入力される。第5図において
、Aα且ぽ信号はフリツプフロツプFlO6に入力され
、該フリツプフロツプF6はCLOCKに同期してセツ
トされる。フリツプフロツプFlO6の出力はフリツプ
フロツプFlO5のりセツト入力に入力され、該フリツ
プフロツプFlO5はりセツトされる。これにより、A
CKSTB信号はなくなり、バス使用権はアダプタ(C
)4に与えられたことになる。一方、第6図のバスコン
トロール回路においては、フリツプフロツプF3よりA
CKRET信号を送出すると共にフリツプフロツプF4
がCLOCKに同期してセツトされ、バス上にBUSY
信号をゲート回路G8を通して出力し、バスの使用権を
確保する。また、フリツプフロツプF4の出力はゲート
回路G9を通してBUSACK信号となる。このBUS
ACK信号はBUSREQ信号により該バスコンントロ
ール回路にバス権を取ることを依頼したアダプタC内の
回路に送出される。この信号を受けたアダプタ内の回路
は、以後、バスを使用始める。次に第6図のバスコント
ロール回路において、自分がバス権を取らない場合につ
いて説明する。第6図において、REQ信号を自分が送
出していない場合、あるいはACKO,l信号が自分の
送出したREQレベルと異なる場合、比較回路G3から
一致信号が出力されない。このため、フリツプフロツプ
F2はセツトされず、ゲート回路GlOの出力が有効と
なり、ACKO,l、ACKSTBのバス使用許可信号
が自分のバスコントロール回路を指定していないことを
示す。ゲート回路Gllは直列接続の優先権判定信号で
あるPRN信号をゲート回路GlOの信号がある時には
そのまま通し、PRO信号として次段に伝えることを行
なう。もしフリ゛ンプフロ゛ンプF2がセツトされた時
は自分に対してバス使用権を与えられたことになるため
、ゲート回路GlOの出力はハイのままとなり、PRN
信号はゲート回路Gllを通らず、PRO信号は出力さ
れない。このため、これ以上次段に優先権判定信号は伝
えられず、同一レベルのREQを複数の者が送出してい
る場合でも、バス使用権を得る者は1つしかないことに
なる。以上、本発明の実施例では、バス使用要求信号は
REQO〜3の4本としたが、勿論、これは任意の本数
にすることが可能である。また、バス使用許可信号AC
KO,ACKlはREQO〜3に対応して2A,21に
重みづけられ、2本としたが、REQ信号を増加した場
合には該ACK信号も増加する必要がある。また、AC
K信号2信,21のように重みづけをして信号本数を減
するようにしてあるが、REQ信号に1対1に対応した
信号線とすることも可能である。この場合にはACKS
TB信号を使用しない方法も可能である。また、バス使
用中、BUSY信号を利用してバス使用権の先取り制御
を可能としているが、BUSY信号の監視をバス使用権
裁定回路側で行なえば、バス使用権の先取をしない方式
にすることも可能である。以上述べたように、本発明に
よれば、直列接続の順番が末端であつても並列接続のバ
ス使用権要求レベルが高い方のアダプタにバス使用権が
与えられる。これにより従来技術の直接接続方式で問1
頂であつた後から接続したアダプタの優先順位が最低に
なるということがなくなる。例えば第3図において、ア
ダプタ2,3が従来接続されていたアダプタであり、ア
ダプタ4が増設したアダプタと仮定すると、アダプタ4
は直列接続の末端に接続したにもかかわらずアダプタ3
よりも優先順位が高くなつており、アダプタ3と4から
同時刻にバス使用要求が出された場合、アダプタ4の方
にバス使用権が与えられる。また、本発明によれば、並
列接続方式での問題点であつた増設アダプタの可能個数
も直列接続の部分を延長することにより任意に増加する
ことが可能となる。このように、本発明のバス制御方式
によれば、大規模なシステムバス構成が容易に実現出来
、信号の本数も大巾に増大することなく、優先順位の決
定も増設される部分に高い優先順位を与える、ことが出
来、拡張性の高いシステムバスを実現出来る。
今後マイクロコンピユータも高性能化し、それを利用し
たシステム構成も大規模になることが予想され、本方式
によるバス制御方式の利用効果は大きなものがある。
たシステム構成も大規模になることが予想され、本方式
によるバス制御方式の利用効果は大きなものがある。
第1図及び第2図は従来のバス制御方式を示す図、第3
図は本発明の一実施例の概略構成を示す図、第4図は第
3図の動作を説明するためのタイミング図、第5図は第
3図におけるバス使用権裁定回路の具体的回路図、第6
図は第3図におけるアダプタ側のバスコントロール回路
の具体的回路図である。 1・・・・・・バス使用権裁定回路、2,3,4・・・
・・・アダプタ、REQO〜3・・・・・・バス使用要
求信号、ACKO,l、ACKSTB・・・・・・バス
使用許可信号、ACKRET・・・・・・バス使用許可
受領信号、BUSY・・・・・・バス使用中信号、PR
N・・・・・・優先権判定入力信号、PRO・・・・・
・優先権判定出力信号。
図は本発明の一実施例の概略構成を示す図、第4図は第
3図の動作を説明するためのタイミング図、第5図は第
3図におけるバス使用権裁定回路の具体的回路図、第6
図は第3図におけるアダプタ側のバスコントロール回路
の具体的回路図である。 1・・・・・・バス使用権裁定回路、2,3,4・・・
・・・アダプタ、REQO〜3・・・・・・バス使用要
求信号、ACKO,l、ACKSTB・・・・・・バス
使用許可信号、ACKRET・・・・・・バス使用許可
受領信号、BUSY・・・・・・バス使用中信号、PR
N・・・・・・優先権判定入力信号、PRO・・・・・
・優先権判定出力信号。
Claims (1)
- 1 バスに共通に接続された複数のアダプタのバス使用
権を決定するバス制御方式において、各々異なつた優先
順位レベルが設定されている複数のバス使用要求線を並
列に設けて、該バス使用要求線に前記複数のアダプタを
任意に接続すると共に、各アダプタ間は優先権判定信号
線で直列に接続し、且つ、前記バス使用要求線の一端に
はバス使用権裁定回路を接続し、前記バス使用権裁定回
路は各バス使用要求線を通して前記アダプタのバス使用
要求を監視し、バス使用要求があると、そのバス使用要
求線のうち最も優先順位レベルの高い要求線を示すバス
使用許可信号をアダプタ側に送出し、各アダプタは自ア
ダプタがバス使用要求を発していないか、あるいは発し
ていても前記バス使用許可信号に対応するレベルにない
場合は前記優先権判定信号線の優先権判定信号を次段の
アダプタに流し、前記バス使用許可信号に対応するレベ
ルのアダプタは前記優先権判定信号を取り込むことによ
りバス使用権を確立し、次段アダプタへの優先権判定信
号の送出を止めることを特徴とするバス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55103927A JPS594732B2 (ja) | 1980-07-29 | 1980-07-29 | バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55103927A JPS594732B2 (ja) | 1980-07-29 | 1980-07-29 | バス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5729126A JPS5729126A (en) | 1982-02-17 |
| JPS594732B2 true JPS594732B2 (ja) | 1984-01-31 |
Family
ID=14367056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55103927A Expired JPS594732B2 (ja) | 1980-07-29 | 1980-07-29 | バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594732B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59226922A (ja) * | 1983-06-07 | 1984-12-20 | Nec Corp | バス制御装置 |
-
1980
- 1980-07-29 JP JP55103927A patent/JPS594732B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5729126A (en) | 1982-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5179669A (en) | Multiprocessor interconnection and access arbitration arrangement | |
| KR910001790B1 (ko) | 디지탈 컴퓨터 시스템에서의 통신로 제어 할당용 중재 장치 및 이의 중재 방법 | |
| KR920006745B1 (ko) | 펜디드 버스에서의 인터럽트 서비스노드 | |
| US6286068B1 (en) | Queued arbitration mechanism for data processing system | |
| US5276887A (en) | Bus arbitration system for granting bus access to devices following two-wire bus arbitration protocol and devices following three-wire bus arbitration protocol | |
| CA2026737C (en) | Bus master interface circuit with transparent preemption of a data transfer controller | |
| US5416909A (en) | Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor | |
| KR930002791B1 (ko) | 펜디드 버스에서의 인터럽트 서비스노드 | |
| JPH10503041A (ja) | バス結合遅延時の調停方式 | |
| JP3084218B2 (ja) | 通信方法及び同期通信システム | |
| US9984014B2 (en) | Semiconductor device | |
| JPH0246974B2 (ja) | ||
| US20120221754A1 (en) | System on chip bus system and a method of operating the bus system | |
| US5680554A (en) | Method and apparatus for arbitrating among processors for access to a common bus | |
| US5937206A (en) | System for converting states of DMA requests into first serial information and transmitting information to first bus whenever a state change of a request | |
| JPS594732B2 (ja) | バス制御方式 | |
| US7167939B2 (en) | Asynchronous system bus adapter for a computer system having a hierarchical bus structure | |
| JPH04350753A (ja) | 直接メモリアクセス制御器およびデータチャンネルへのインターフェース装置を備えたワークステーション | |
| US6934789B2 (en) | Interface, structure and method for transmitting data of PCI bus which uses bus request signal for judging whether a device supporting dual transmission mode | |
| JPH11184805A (ja) | バスシステム | |
| JP2765484B2 (ja) | システムバス制御回路 | |
| JPS6155704B2 (ja) | ||
| JPH04178754A (ja) | 分散アービトレーション装置 | |
| JP2009031932A (ja) | 転送装置、転送装置を有する情報処理装置及び制御方法 | |
| JP2626137B2 (ja) | バス制御方式 |