JPS5949697B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5949697B2 JPS5949697B2 JP54159954A JP15995479A JPS5949697B2 JP S5949697 B2 JPS5949697 B2 JP S5949697B2 JP 54159954 A JP54159954 A JP 54159954A JP 15995479 A JP15995479 A JP 15995479A JP S5949697 B2 JPS5949697 B2 JP S5949697B2
- Authority
- JP
- Japan
- Prior art keywords
- space
- sealing material
- semiconductor element
- hermetically sealed
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Casings For Electric Apparatus (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、特にパッケージ型半導体装置に関
するものである。
するものである。
従来この種の半導体装置を第1図に示して説明する。
すなわち、パッケージ基体1はセラミックなどの一体物
からなつており、このパッケージ基体1上には半導体素
子2が装着されると共に、この半導体素子2を大気から
保護するために、その周囲に素子空間4を残して蓋3に
より包持させ、この蓋3をシール材5によりシールして
、素子空間4を気密封止するようにしている。この場合
、前記シール材5としては半田などの金属、ガラス、セ
ラミック等の無機材料、樹脂等の有機材料があてられ、
各々に要求される品質やコストなどにより選択して使用
されている。し力化、上記構造の半導体装置において、
シール材が金属材料によるときは比較的気密度を高く保
持できるものの、メタライズの必要性があり、かつ封止
に特別の高温炉を必要とするばかりか、材料自体も高価
でしかも徐々に外気中の水分が拡散浸透して素子特性の
劣化を招く虞れがあつた。また、無機および有機材料は
安価でかつ容易に封止でき、特に樹脂シールには加熱も
不要にできる利点があるが、一般に気密度が悪くて高信
頼度のものには適用できないなどの不都合があつた。本
発明は従来のこのような実情に鑑み、半導体素子を内外
2重の密閉空間により保護させるとともに、内、外の圧
力差を零あるいは陽圧にすることにより、信頼性の向上
をはかり、しかも容易にかつ安価な半導体装置を提供す
ることを目的とするものである。
からなつており、このパッケージ基体1上には半導体素
子2が装着されると共に、この半導体素子2を大気から
保護するために、その周囲に素子空間4を残して蓋3に
より包持させ、この蓋3をシール材5によりシールして
、素子空間4を気密封止するようにしている。この場合
、前記シール材5としては半田などの金属、ガラス、セ
ラミック等の無機材料、樹脂等の有機材料があてられ、
各々に要求される品質やコストなどにより選択して使用
されている。し力化、上記構造の半導体装置において、
シール材が金属材料によるときは比較的気密度を高く保
持できるものの、メタライズの必要性があり、かつ封止
に特別の高温炉を必要とするばかりか、材料自体も高価
でしかも徐々に外気中の水分が拡散浸透して素子特性の
劣化を招く虞れがあつた。また、無機および有機材料は
安価でかつ容易に封止でき、特に樹脂シールには加熱も
不要にできる利点があるが、一般に気密度が悪くて高信
頼度のものには適用できないなどの不都合があつた。本
発明は従来のこのような実情に鑑み、半導体素子を内外
2重の密閉空間により保護させるとともに、内、外の圧
力差を零あるいは陽圧にすることにより、信頼性の向上
をはかり、しかも容易にかつ安価な半導体装置を提供す
ることを目的とするものである。
以下本発明にかかる装置の実施例につき、第2図を参照
して詳細に説明する。
して詳細に説明する。
第2図は本発明の一実施例を示す断面図であり、同図に
おいて第1図と同一部分は同一符号を用いてある。
おいて第1図と同一部分は同一符号を用いてある。
この実施例では、パッケージ基体1上に上記従来例と同
様にして半導体素子2を装着した後、この半導体素子2
を包持するように内部に素子空間4を残して内蓋6を施
し、この内蓋6を内部シール材□によりパッケージ基体
1に固着させる。そして、前記内蓋6を包持するように
これらの間に絶縁空間10を残して外蓋8を施し、この
外蓋8を外部シール材9により同様にパッケージ基体1
に固着させることにより、前記半導体素子2を第1の素
子空間4と第2の絶縁空間10とによつて大気から2重
に気密封止する構造としたものである。この場合、前記
内部シール材7と外部シール材9はそれぞれ異なつた凝
固温度をもつ材料からなる。ここで、前記内蓋6を封止
する温度より外蓋8を封止する温度を少し高くすること
により、素子空間4より絶縁空間10に残留封止される
ガスの圧力を低くすることができ、素子空間4への圧力
差によるガス浸入を防止している。
様にして半導体素子2を装着した後、この半導体素子2
を包持するように内部に素子空間4を残して内蓋6を施
し、この内蓋6を内部シール材□によりパッケージ基体
1に固着させる。そして、前記内蓋6を包持するように
これらの間に絶縁空間10を残して外蓋8を施し、この
外蓋8を外部シール材9により同様にパッケージ基体1
に固着させることにより、前記半導体素子2を第1の素
子空間4と第2の絶縁空間10とによつて大気から2重
に気密封止する構造としたものである。この場合、前記
内部シール材7と外部シール材9はそれぞれ異なつた凝
固温度をもつ材料からなる。ここで、前記内蓋6を封止
する温度より外蓋8を封止する温度を少し高くすること
により、素子空間4より絶縁空間10に残留封止される
ガスの圧力を低くすることができ、素子空間4への圧力
差によるガス浸入を防止している。
また、内部シール材7と外部シール材9に同一凝固温度
を有する材料を用いた場合においても素子空間4と絶縁
空間10の間の圧力差はなくすことができる。
を有する材料を用いた場合においても素子空間4と絶縁
空間10の間の圧力差はなくすことができる。
したがつて、上記実施例の半導体装置では、半導体素子
2を内蓋6と外蓋8とによる第1の素子空間4および第
2の絶縁空間10の2重空間によつて気密封止され、そ
のうえ素子空間4は絶縁空間10より陽圧あるいは等圧
に保持されているから、素子空間4への大気中の水蒸気
等の不純ガスの浸入速度を著るしく低減できるので、内
部および外部の各シール材7,9に樹脂材料を用いても
、半導体素子2を充分に保護することができる。
2を内蓋6と外蓋8とによる第1の素子空間4および第
2の絶縁空間10の2重空間によつて気密封止され、そ
のうえ素子空間4は絶縁空間10より陽圧あるいは等圧
に保持されているから、素子空間4への大気中の水蒸気
等の不純ガスの浸入速度を著るしく低減できるので、内
部および外部の各シール材7,9に樹脂材料を用いても
、半導体素子2を充分に保護することができる。
以上詳述したように本発明によれば、極めて簡単な構成
によつて半導体素子を大気から保護することができると
ともに、高信頼性でしかも容易にかつ安価な半導体装置
を提供することができるという効果がある。
によつて半導体素子を大気から保護することができると
ともに、高信頼性でしかも容易にかつ安価な半導体装置
を提供することができるという効果がある。
第1図は従来のパツケージ型半導体装置の一例を示す断
面図、第2図は本発明にかかる半導体装置の一実施例を
示す断面図である。 1・・・・・・パツケージ基体、2・・・・・・半導体
素子、4・・・・・・素子空間、6・・・・・・内蓋、
7・・・・・・内部シール材、8・・・・・・外蓋、9
・・・・・・外部シール材、10・・・・・・絶縁空間
。
面図、第2図は本発明にかかる半導体装置の一実施例を
示す断面図である。 1・・・・・・パツケージ基体、2・・・・・・半導体
素子、4・・・・・・素子空間、6・・・・・・内蓋、
7・・・・・・内部シール材、8・・・・・・外蓋、9
・・・・・・外部シール材、10・・・・・・絶縁空間
。
Claims (1)
- 1 半導体素子を設けたパッケージ基体上に、前記半導
体素子を包囲するように内蓋を施して気密封止された第
1の素子空間と、前記内蓋を包囲するように外蓋を施し
て気密封止された第2の絶縁空間とにより前記半導体素
子を2重に気密封止する構造とし、前記内蓋を気密封止
する内部シール材の凝固温度を、前記外蓋を気密封止す
る外部シール材の凝固温度よりも低くもしくは同じに選
択したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54159954A JPS5949697B2 (ja) | 1979-12-10 | 1979-12-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54159954A JPS5949697B2 (ja) | 1979-12-10 | 1979-12-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5683048A JPS5683048A (en) | 1981-07-07 |
| JPS5949697B2 true JPS5949697B2 (ja) | 1984-12-04 |
Family
ID=15704788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54159954A Expired JPS5949697B2 (ja) | 1979-12-10 | 1979-12-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5949697B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57197471A (en) * | 1981-05-29 | 1982-12-03 | Sekisui Chem Co Ltd | Blood coagulation accelerant |
| JP2907914B2 (ja) * | 1989-01-16 | 1999-06-21 | シーメンス、アクチエンゲゼルシヤフト | 電気又は電子デバイス又はモジユールの封止方法とパツケージ |
| US6643919B1 (en) * | 2000-05-19 | 2003-11-11 | Siliconware Precision Industries Co., Ltd. | Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame |
| WO2014177289A1 (en) * | 2013-04-29 | 2014-11-06 | Abb Technology Ag | Module arrangement for power semiconductor devices |
| JP2015220330A (ja) * | 2014-05-16 | 2015-12-07 | 日本電気硝子株式会社 | 発光デバイス及びその製造方法 |
| JP6390993B2 (ja) | 2015-12-25 | 2018-09-19 | 株式会社村田製作所 | 圧電発振器及び圧電発振デバイス |
| CN109937533B (zh) * | 2016-11-16 | 2023-06-23 | 株式会社大真空 | 晶体振动器件 |
| JP7482399B2 (ja) * | 2021-08-12 | 2024-05-14 | 株式会社村田製作所 | 圧電振動子、圧電発振器及び圧電振動子の製造方法 |
| JP7510610B2 (ja) * | 2021-08-12 | 2024-07-04 | 株式会社村田製作所 | 圧電振動子、圧電発振器及び圧電振動子の製造方法 |
| JP7511816B2 (ja) * | 2021-08-12 | 2024-07-08 | 株式会社村田製作所 | 圧電振動子、圧電発振器及び圧電振動子の製造方法 |
-
1979
- 1979-12-10 JP JP54159954A patent/JPS5949697B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5683048A (en) | 1981-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5949697B2 (ja) | 半導体装置 | |
| US4091406A (en) | Combination glass/low temperature deposited Siw Nx Hy O.sub.z | |
| US3335336A (en) | Glass sealed ceramic housings for semiconductor devices | |
| US2991905A (en) | Gas seal | |
| US2903629A (en) | Encapsulated semiconductor assembly | |
| US4030789A (en) | Method of manufacturing an electric discharge tube | |
| US3185842A (en) | Method of stabilization of dewar package thin film detectors | |
| US3303068A (en) | Method of producing semconductor devices by employing vitreous material | |
| JPH0294285A (ja) | 薄膜elパネルの製造方法 | |
| JPH0334886Y2 (ja) | ||
| JPS5949696B2 (ja) | 半導体素子の封着方法 | |
| JP2596269Y2 (ja) | 真空二重構造体 | |
| JPS6119796Y2 (ja) | ||
| US3249683A (en) | Transistor step-header | |
| JP2587694Y2 (ja) | ターボチャージャの遮熱装置 | |
| RU743301C (ru) | Термоударопрочный контейнер | |
| US3725837A (en) | Platinum resistance temperature sensors | |
| JPH0735310Y2 (ja) | 容器内への導電装置 | |
| JPS633442A (ja) | 半導体装置の製造方法 | |
| KR0118011Y1 (ko) | 소둔로의 고진공 유지장치 | |
| JPS6340333A (ja) | 半導体装置 | |
| JPS52155057A (en) | Glass sealed type semiconductor device | |
| JPH04349099A (ja) | 放射冷却器 | |
| JPH04344095A (ja) | ヒートパイプの製造方法 | |
| JPS55127037A (en) | Semiconductor device |