JPS59500068A - 文書比較器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 文　書　比　較　器 ≠≠　−一・　−゛　〜 発明の背景 関連出願 本発明は１９８２年１月２５日に出願した米国特許出願第０６／３４２．６２０ 号の一部継続出願である。

１」ΔＬ艷 本発明は文書情報を探し出し且つ検索する為にコンピュータデータベースをサー チする為の構成及び方法に関するものである。

従来技術の説明 コンピュータデータベースをサーチする為の従来の文書比較器は公知である。こ の様な技術を実施する為の構成（この様な構成は本明ｍ＊に於いてパ文書比較シ ステム（方式）″と呼称する）は、例えば、ロンキード対話型情報検索サービス や、アメリカ合衆国政府”Ｆｌｉｔｅ”サービスや、”　ｌ　ｅｘｉｓ”や、そ の他によって使用されている。

この様な従来の文書比較システムはソフトウェアを基礎とするものであり、コン ピュータ内にストアされている情報の一部（゛データベース文字と呼称される） が大容量記憶装置（典型的に磁気ディスク）からコンピュータの作業用メモリ内 にロードされねばならない。コンピュータの作業用メモリ内のデータベースの部 分がソフトウェア命令によって制御されてコンピュータによってスキャンされ、 コンピュータ作業用メモリ内にストアされているデータベースの何れかの部分が 所♀の文書とマツチするか否かを決定する。典型的に、データベースを構成する 文書材料は、周知であり、且つ通常使用される情報交換の為のアメリカ国家基準 コード（”ＡＳＣＩ　Ｉ”　）等の様な一組のスタンダードなデータベース文字 を使用してストアされる。このＡＳＣＩＩ文字及びそれらの２進数及び１６進数 表示を表１に示しである。

従って、この様に従来技術のソフトウェアを基礎とした文書比較器は寧ろ低速で あり、コンピュータは例えばディスクの様な大容量２１１体からコンピュータメ モリへデータベースの引き続く部分の転送を制御せねばならず、且つコンピュー タメモリへ転送されたデータベースの部分の中に所望の文書が含まれているか否 かを決定する為にコンピュータは繰返しプロセスを使用せねばならない。コンピ ュータそれ自身がサーチを行なうので、この様な従来のサーチ技術は寧ろ低速で あり、従ってサーチを行なうのに多大のコンピュータ時間を必要とする為に高価 となっている。

（３） 別の従来技術の比較器システムは、３ｉｒｄ等の１９７９年５月１日に発行され た米国特許第４，１５２，７６２号の中に記載されている。３ｉｒｄ等は、寧ろ 複雑であり、且つ各々の所望の文書用語又は文節を複数個の″゛キーメモリ″１ つの中へ８進形式でストアする事が必要な文言比較用の方法及び構成を記載して いる。更に、３ｉｒｄの構成は、“ポインターメモリ″と゛′ハツシュメモリ” とを包含する付加的なメモリ及び広範な種類のその他の副回路を使用する事を必 要としている。従って、３ｉｒｄの構成は寧ろ複雑で本発明は、大型データベー スシステムから文書情報を検索する目的の為の文書比較の問題を異なった観点か ら取組むものである。本発明の１実施例によれば、例えば磁気ディスクの様な大 容量メモリユニット内にストアされている情報が文書比較副回路へ入力される。

ディスクから受取られる情報の各バイトがデコーダへ入力されると共に、直ぐに デコードされて、そのバイトに対応する一義的な文字に対応する信号が発生され る。本システムは、Ｐを選択された正の整数として、Ｐ個の異なった文字まで処 理する事が可能である。ｐ番目の文字（尚、ｐは１≦ｐ≦Ｐによって与えられる 整数）に対応し、且つデコード済データメモリ内に配設して１番目シフトレジス タが設けられており、ｐ番目の文字を表わすデコーダからの信号を受取るべり一 義的に配設されている。

デコード済データメモリは複数個のシフトレジスタを有しており、Ｐ複数個の記 号の各々に対する１個のシフトレジスタは記憶装置内にストアされるデータベー スを形成している。第１信号（例えば、２進数Ｏ）がデコードされた文字に関連 するシフトレジスタの入力リードへ印加され、第２信＠（例えば、２進数１）が 各々のその他の文字に関連する全てのシフトレジスタの入力リードへ印加される 。クロック信号がデコードされたデータメモリの各シフトレジスタへ印加され、 従って各シフトレジスタの入力リード上に於けるデータをシフトレジスタの最小 桁ピット内ヘシフトさせ、既にシフトレジスタ内にストアされている各ビットを そのシフトレジスタ内の次の上位桁のビット位置ヘシフトさせる。この様にして 、デコード済データメモリは、大容量記憶装置、から受取られデコードされた先 行する（Ｋ−１）文字（ｍち、Ｋ個の文字からなる″文字列″）の各々のみなら ず最も最近受取られた文字を表わす各シフトレジスタの出力リード上に信号を供 給する。尚、Ｋはデコード済データメモリの各シフトレジスタ内（５） に含まれているビット数である。従って、シフトレジスタ内にストアされている 各ビットは、そのシフトレジスタに対応する文字のにビット文字列内の位置に対 応するシフトレジスタ内にストアされている２進数０ビツトを除いて２進数１で ある。重要な事であるが、デコード済データメモリ内の単一のシフトレジスタの みかにビット文字列内のに個の位置の各々に対応して２進数Ｏどットをストアす る。デコード済データメモリの各シフトレジスタ内にストアされているビットを 調べる事によって、Ｋビット文字列を構成する文字及び該文字列内のそれらの相 対的な位置が決定される。

所望の文書用文節が大容量記憶装置上で探し出されたという事を表わす出力信号 を供給する為に、これらのシフトレジスタの出力リードは、例えばＡＮＤゲート やＮＯＲゲート等の様な多数の論理ゲートの入力リードへ接続されている。

更に、所望により、単語カウンタ、パラグラフカウンタ及びその他の装置を使用 して、特別の文書比較機能を提供している。本発明の文書比較副回路。

デコード済データメモリ及び論理ゲートは、大容量記憶装置のデータ出力速度と 同じ極めて高速で動作可能なものであり、従って極めて高速の文書比較動作を提 供している。

本発明に基づいて構成された文書比較器の第２実施例は、大容量記憶装置内にス トアされているデータを受取る。この実施例は、単語論理と、デリミツタ論理と 、セット論理と、セット結合論理と、近接論理と、プログラム論理とを有してい る。デリミツタ論理は、大容量記憶装置から転送された文字をモニタする機能を 有すると共に、転送されてきた文字が予め定められているデリミツタ文字である か否かを表わす個別的信号を供給する。単語論理は、探し出すべき予め定義した 単語（即ち、一連の文字）に関するデータをストアする機能を有し、且つこの様 な予め定義されている単語が何時探し出されたかということを表わす出力信号を 供給する。セット論理は、デリミツタ信号と単語信号とを受取り、且つ選択され た単語が同一の文章、同一のバラグラフ等の中に見出された場合に出力信号を供 給する。セット結合論理は、セット論理によって容易に検出される場合よりも一 層複雑なサーチ計画に応答して出力信号を発生させる為にセット論理からの信号 を組合せるべく機能する。近接論理は、単語論理１１２によって検知された予め 定義されている単語又はセット論理１１４によって検知される予め定義されてい る単語の組又はこの情報の組合せが予め定められている近接範囲内に於いて何時 発生するかという事を表（７） わす出力信号を供給する。例えば、近接論理１１７は、第１の選択した単語が第 ２の予め選択した単語のＮ（尚、Ｎは選択した整数）個の単語内に発生するか否 かを決定する。プログラム論理は、ユーザからサーチ計画命令を受取るべ・く機 能し、且つそれに応答して、単語論理と、デリミツタ論理と、セット論理と、セ ット結合論理と、近接論理とへ適切なタイミング、アドレス動作、及びデータ信 号を供給して、所望のサーチ計画を達成するのに必要な情報をこれらの要素内に ストアさせる。

図面の簡単な説明 第１図は本発明に基づいて構成された文書比較方式のブロック線図； 第２図は本発明に基づいて使用されるデコーダ手段の線図； 第３ａ図及び第３ｂ図は本発明に基づいて構成されたデコード済データメモリの 線図： 第４図は第３図のデコード済データメモリの１個のシフトレジスタの線図； 第５ａ図乃至第５ｅ図は本発明の論理演算子部の特定の実施例の線図： 第６ａ図は本発明の単語カウンタの１実施例の線図； 第６ｂ図は本発明の文章カウンタの１実施例の線図： 第６Ｃ図は本発明のパラグラフカウンタの１実施例の線図； 第７ａ図及び第７ｂ図は本発明の論理演算子部の別の実施例の線図： 第８図は本発明の２番目の実施例に基づく文書比較器構成のブロック線図； 第９図は第８図に図示したデリミツタ論理１１３の概略図を形成する第９ａ図と 第９ｂ図と第９Ｃ図との間の関係を示した線図； 第１０図は第８図に図示したセット論理１１４の概略図を形成する第１０ａ図乃 至第１０ｄ図の間の関係を示した線図； 第１１図は第８図に図示したセット結合論理１１５の概略図を形成する第１１ａ 図及び第１１ｂ図との間の関係を示した線図； 第１２図は第８図に図示した単語論理１１２の概略図を形成する第１２ａ図乃至 第１２ｄ図の間の関係を示した線図； 第１３図は第８図に図示した近接論理１１７の概略図を形成する第１３ａ図乃至 第１３ｃ図の間の関係を示した線図；である。

色１１」」 第１実施例 （９） システム概略 第１図は、本発明の第１実茄例に基づいて構成された文書比較器（テキストコン パレータ）のブロック線図を示している。大容量記憶装置１１は大田のデータを 貯蔵するのに適した装置を有している。この様なデータは、典型的に、パデータ ベース″と呼称される。データベースとは、例えば、米国特許。

種々の裁判所からの判決その他の情報等の様な文書材料とする事が可能である。

大容量記憶装置１１は、典型的に、コンピュータ技術に於いて周知の如く、磁気 ディスクを有しており、且つ大容量記憶装置１１内にストアされているデータベ ースは、典型的に、ＡＳＣＩＩ形式でストアされる。しかしながら、本発明はそ の他のＡＳＣＩＩ形式（例えば、ＥＢＣＤＩＣ＞でストアされているデータベー スと共に使用する事が可能なものである。

大容量記憶装置１１内にストアされているデータはバス１１ａを介してデコーダ １２へ転送される。

典型的には、バスＩｌａは複数個の電気的リードを有しており、１個のバイト情 報を形成する複数個のビットが大容量記憶装置１１からデコーダ１２へ同時的に 転送され得る。１個のバイトを形成する複数個のビットを同時的に転送する事は 、屡々、゛並列データ出力″と呼称される。

デコーダ１２は大容量記憶装置１１から転送される各バイトを受取り、そのバイ トを複数個の一義的にデコードされるデータ信号の１つヘデコードする。

この様な各デコードされたデータ信号は、大容量記憶装置１１内にストアされて いるデータベースを形成する文字の内でただ１つのものを表わしている。

例えば、この様な文字は、典型的に、数字Ｏ乃至９と、２６個の大文字と、２６ 個の小文字と、アステリスク、ピリオド、カンマ、疑問符、スペース等の様な種 々の句読点や特別な記号を有している。この様な文字を複数個のバイトへコード 化する方法としてＡＳＣＩＩが広く使用されているので、木明細書に於いては、 本発明の１実施例の動作を説明する為にＡＳＣＩＩコードに関して説明する。し かしながら、本発明は、ＡＳＣＩＩ以外のコード方法を使用したシステムに於い ても等しく有用なものであるということを理解すべきである。各文字とそのＡＳ ＣＩＩに相当するものとをリストした互いの関係を示した表を表１に示しである 。

デコーダ１２からの出力端はバス１２ａを介してデコード済データメモリ（記憶 装置）１３へ接続されている。ＡＳＣＩＩは複数個、即ち９６個の文字を有して いるので、好適実施例に於けるバス１２ａは複数個、即ち９６個のリードを有し ており、この（１１） 様な各リードはＡＳＣＩＩ文字のただ１つのものと関連している。しかしながら 、デコードすべき文字数に応じて必要な数のリードを使用する事が可能であり、 通常、バス１２ａはＭ複数個のリードを有していると言うことに注意すべきであ る。尚、Ｍはデコードすべき文字数を表わす選択された正の整数である。

デコード済データ記憶装置１３は大容量記憶装置１１内にストアされている一連 のに個の文字に対してデコーダ１２によって供給されるデコード済データをスト アする。尚、Ｋはデコード済データ記憶装置１３の特定の設計によって固定され る正の整数である。典型的に、Ｋは８又は１６であるが、Ｋは任意の正の整数と する事が可能である。デコード済メモリ１３は複数個、即ち９６個のシフトレジ スタを有しており、即ち各々のＡＳＣＩＩ文字に対し１個のシフトレジスタが設 けられている。Ｋは各シフトレジスタ内にストアされるビット数と等しい。デコ ード済データメモリ１３の９６個のシフトレジスタのにビットの各々の中に含ま れているデータ（即ち、論理１又は論理Ｏ）は、どのＡＳＣＩＩ文字が最も最近 デコードされた文字で終っているにバイト文字列の各文字を形成するかというこ とを表わす。

出力バス１３ａはに９６　（Ｋ９６はＫに９６を乗（１２） じたものに等しい）と等しい数のリードを有しており、デコード済データメモリ １３の９６個のシフトレジスタのに９６個の出力リードの各々を論理演算子部１ ４へ接続させている。論理演算子部１４は、デコード峙データメモリ１３のシフ トレジスタ内にストアされているデータに基づいて論理演算を実行する１個又は それ以上の論理ゲートを有している。

この論理演算は、所望の文書用文節９文字列、又は文字列の組が大容量記憶装置 １１内にストアされているデータベース内に何時位置されたかということを表わ す出力信号を提供する。論理演算子部１４からのこの出力信号はバス１４ａを介 して中央処理装置（ＣＰＵ）１５へ印加される。従って、中央処理装置１５は、 所望の文書用文節が大容量記憶装置１１内に位置されたということが知らされる 。次いで、ＣＰＵ１５はその１組の記憶されている命令に従い、データベース内 に位置された所望の文書用文節を利用する。典型的には、ＣＰＵ１５はデータベ ース内に位置された所望の文書用文節の初めのアドレス位置をストアし、所望の 文書用文節を見出された記録媒体の記録番号（即ち、特許番号等）をストアし、 又データベース内の所望の文書用文節の位置及び識別に応答し文その他の所望の タスクを実行する。理解すべきことであるが、所望の文書用文節が大容量（１３ ） 記憶装置１１内にストアされているデータベース内に一度位置され、且つＣＰＵ へ論理演算子部１４から信号が与えられると、ＣＰＵ１５の動作は従来の文書比 較技術を使用するシステム内における中央処理装置の動作と略同じである。

デコーダ１２ 第２図を参考に、デコーダ１２の詳細な操作について説明する。第２図に示した デコーダ１２の実施例はＡＳＣＩＩコードを使用するシステムにおいて使用する 様に構成されている。ＡＳＣＩＩコード以外のものを使用するシステムにとって は、デコーダ１２の特定の構成が第２図に示したものとは異なるが、本明細書の 開示内容を参考にすれば当業者等にとって容易に設けることが可能である。表１ に示した如＜、ＡＳＣＩ　Ｉフォーマットにおいては、各文字が８個の２進数（ ビット）又は２個の８進数を有している。入力バス１１ａは８個のリードを有し ており、従って大容量記憶装置１１（第１図）内にストアされている１個のＡＳ ＣＩＩ文字を形成する８個のビットを並列出力形式でデコーダ１２へ供給する。

入力バス１１ａは、又、付加的なリード９９を有しており、該リードは有効デー タ信号（ＶＤＡ）を供給し、それが高（論理“１″）であることは大容量記憶装 置１１から有効なデータがバス１１ａ上に与えられることを表わす。バス１１ａ から受取られるＡＳＣＩＩバイトの４個の最小桁ビット（ＬＳＢ）は４ビットバ ッファＢ−１へ印加され、従ってリードＤｏ乃至Ｄ３上にＡＳＣＩＩバイトの４ 個の最小桁ビットを表わすバッファされた信号を供給する。同様に、バス１１ａ 上に受取られたＡＳＣＩＩバイトの４個の最大桁ビット（ＭＳＢ）は４ごットバ ッフ７Ｂ−２へ印加され、従ってリードＤ−７乃至Ｄ−４上にＡＳＣＩＩバイト の４個の最大桁ビットを表わすバッファされた信号を供給する。バッファＢ−１ 及びＢ−２は、例えば、テキサス　インストルメントによって製造販売されてい る７４１２５装置で構成する事が可能である。

これらのバッファされた４個の最小桁ビット（リードＤｏ乃至Ｄ３上）はデマル チプレクサ１０５−２乃至１０５−７へ入力信号として印加され、又バッファさ れた４個の最大桁ビット（リードＤ−７乃至Ｄ−４よ）はデマルチプレクサ１０ ３へ入力信号として印加される。デマルチプレクサ１０３及び１０５−２乃至１ ０５−７は４ビツト入力１６ビツト出力のデマルチプレクサであって、例えばテ キサスインストルメントによって製造販売されている７４ＬＳ１５４等を使用す ることが可能である。従って、デマルチプレクサ１０３からの１６個の出力信号 の（１５） うちの６個のみ（リードＲ２乃至Ｒｙ上）が使用されるのみであるが、各デマル チプレクサ１０３及び１０５−２乃至１０５−７は１６ビツトの内から７つを選 択するデマルチプレクス機能を与えるものである。何故ならば、前述した如く、 ＡＳＣＩＩは９６個の文字を有しており、且つこれら９６個の文字は、後に更に 詳細に説明する如く、６個の別体の４対１６ごブトデマルチプレクサ１０５−２ 乃至１０５−７の出力リードによって一義的に確定される。

従って、表１に示した如く、ＡＳＣＩＩバイトの４個の最大桁ビットは２進数０ ００１　（１０進数の１）から２進数ｏｉｉｉ　＜　ｉ　ｏ進数の７）の範囲に 亘るものである。

デマルチプレクサ１０３及び１０５−２乃至１０５−７の各出力リード上の出力 信号は通常高（論理１）である。各デマルチプレクサはその４個の入力リードへ 印加する事が可能な異なった２進入力信号（１６）と同じ数だけの出力リード（ １６）を有している。各出力リードはデマルチプレクサへの１個の可能な入力信 号と一義的に対応している。しかしながら、４ビット入力信号（デマルチプレク サ１０３へ接続されているリードＤ〜４乃至Ｄ〜７上の４個の最大桁ビット、又 はデマルチプレクサ１０５−２乃至１０５−７へ印加されるリードＤｏ乃至Ｄ３ （１６） 上の４個の最小桁ビン１〜ンがデマルチプレクサヘ印加され、且つそのデマルチ プレクサがイネーブルされると（後に更に詳細に説明するン、そのデマルチプレ クサへ印加された入力信号に対応する出力リード上へ論理Ｏが与えられる。例え ば、４ビツトの２進数入力信号０１０１がデマルチプレクサへ印加され、且つそ のデマルチプレクサがイネーブルされると、そのデマルチプレクサの出力リード ５（２進数０１０１に対応する）は低となり、そのデマルチプレクサのその他の 全ての出力リードは高となる。ディスエーブルされているデマルチプレクサの全 ての出力リードは高である。デマルチプレクサ１０３及び１０５−２乃至１０５ −７は、夫々のイネーブル端子へ低信号を印加することによってイネーブルされ る。このことが発生するのは、有効データが大容量記憶装置からバス１１ａ上に 存在する場合のみである。前述した如く、有効データリード９つ上が論理１であ る事は、有効データがバス１１ａ上に存在するという事を表わす。この論理１信 号はインバータ１０１ａによってインバートされ、且つ論理０ＶＤＡ信号がＮＯ Ｒゲート１０２及びＮＯＲゲート１０ｆ−２乃至１０４−７へ印加される。ＮＯ Ｒゲート１０２及び１０４−２乃至１０４−７はデマルチプレクサ１０３及び１ ０５−２乃至１０５−７（７）外部ニ示シ（１７） であるが、これらのＮＯＲゲートは７４１８１５４装置の一体的な一部である。

ＮＯＲゲート１０２の出力リードはデマルチプレクサ１０３のイネーブル入力リ ードへ接続されており、且つＮＯＲゲート１０４−２乃至１０４−７の出力リー ドはデマルチプレクサ１０５−２乃至１０５−７のイネーブル入力リードへ夫々 接続されている。従って、低ＶＤＡ信号がリード９９上に存在すると、それは有 効なデータが入力バス１１ａ上に存在しないという事を表わしており、インバー タ１０１ａの出力リードからのＶＤＡ信号が高となり、従ってＮＯＲゲート１０ ２（その他方の入力リードは接地接続されている）からの出力信号が低となり、 従ってデマルチプレクサ１０３がディスエーブルされる。デマルチプレクサ１０ ３がディスエーブルされると、リードＲ２乃至Ｒ７は全て高となり、従ってデマ ルチプレクサ１０５−２乃至１０５−７がディスエーブルされる。

一方、論理高がＶＤＡリード９９上に存在すると、それは有効なデータが入力バ ス９上に存在する事を表わしており、ＶＤＡ信号が低となる。ＮＯＲゲート１０ ２の一方の入力リードが接地（Ｓｔ理Ｏ）へ接続され、ＮＯＲゲート１０２の他 方の入力リードが−）−１０２からの出力信号を高とさせ、従ってアマ４ルチプ レクサ１０３をイネーブルさせる。次（＼で、デマルチプレクサ１０３は４個の 最大桁ビットをデマルチプレクス動作させ、従って４個の最大桁ビット（Ｄ４乃 至Ｄ７）の値に対応する唯一の出力り−ドＲ２乃至Ｒ７上に論理低を供給する。

デマルチプレクサ１０３の出力リードＲ２乃至Ｒ７はＮＯＲゲート１０４−２乃 至１０４−７の１個の入力リードへ夫々接続され、ＮＯＲゲート１０４−２乃至 １０る。論理低ＶＤＡ信号がＮＯＲゲート１０４−２乃至１０４−７の一方のリ ードへ印加され且つリードＲ２乃至Ｒ７の唯１つのリード上のデマルチプレクス 動作された最大桁ビットに対応する論理低信号がＮＯＲゲート１０４−２乃至１ ０４−７の１つの他方のリードへ印加されると、高信号が最大桁ビットの値に対 応するＮＯＲゲート１０４−２乃至１０４−７の出力リード上に発生される。従 って、有効データ（高ＶＤＡ信号）を受取ると、デマルチプレクサ１０５−２乃 至１０５−７の選択された１つがイネーブルされ、残りのリードＲ２乃至Ｒ６上 の論理高信号によってその他の全てのデマルチプレクサ１０５−２乃至１０５− ７がディスエーブルされる。

例えば、高ＶＤＡ信号が与えられて有効なデータを受領したことを表わしており 、且つ４個の最大桁ど（１９） ットが００１０と等しい壜台、デマルチプレクサ１０３がイネーブルされ、且つ 低信号がリードＲ２上に発生され、リードＲ３乃至Ｒ７が高を維持する。デマル チ、プレクサ１０５−２は、低ＶＤＡ信号及びり一ドＲ２上の低信号によってイ ネーブルされる。デマルチプレクサ１０５−３乃至１０５−７は、リードＲ３乃 至Ｒ７上の夫々の高レベル信号によってディスエーブルされた状態を維持する。

ディスエーブルされたデマルチプレクサ１０５−２乃至１０５−７の各出力リー ド上の出力信号は、前述した如く、高となる。デマルチプレクサ１０５−２乃至 １０５−７のイネーブルされた１つの出力リード上の信号は、デマルチプレクサ １０５−２乃至１０５−７の入力リードへ接続されているリードＤｏ乃至Ｄ３上 のデコードされた最小桁ビットに対応する１個の出力リードを除いて、高となる 。このようにして、バス１１ａ上に於いて有効データが受取られると、デマルチ プレクサ１０５−２乃至１０５−７の１個の出力リード上に単一の低信号が発生 される。その低信号を有するリードは、バス１１ａ上で受取られた８ビツトのＡ ＳＣＩＩバイトによって表わされる文字に対応する。例えば、バス１１ａ上で高 ＶＤＡ信号及び０１１０１１０１に等しい８ビツトのバイトが受取られると、デ マルチプレクサ１０３が（２０） 前述した如くイネーブルされ、且つ４個の最大桁ビット（０１１０）がデマルチ プレクサ１０３によってデマルチプレクス動作され、その際に出力リードＲ６上 に論理低信号を発生する。このことは、デマルチプレクサ１０５−６をイネーブ ルさせ、そのことが更に４個の最小桁ビット（１１０１）をデマルチプレクス動 作させて、その際にデマルチプレクサ１０５−６の出力リードＲ６上に論理低を 発生すると共にデマルチプレクサ１０５−６のその他の全ての出力リードを高状 態に維持する。出カリードロＤは、０１１０１１０１で表わされるＡＳＣＩＩ文 字ｍに対応する。リードＲ２、Ｒ３、Ｒａ　、Ｒｓ及びＲ７上に高信号が存在す ると、デマルチプレクサ１０４−２，１０４−３，１０１−４．１０４−５及び １０４−７をディスエーブルさせ、その際に出力リード２０乃至５Ｆ及び７０乃 至７Ｆ上に高信号を供給する。便宜上、デマルチプレクサ１０５−２乃至１０５ −７からの出力リードは２桁で番号をつけである。最初の桁は６個のデマルチプ レクサ１０５−２乃至１０５−７のどれがリードへ接続されているかという事を 表わし、２番目の桁はリード番号（１６進数でＯ乃至Ｆで表示しである）を表わ している。この記号方式を使用して、最初の桁は又バス１１ａ上で受取られたデ ータ単語の４個の最大桁ビットを表わしており、（２１） ２番目の桁はバス１１ａ上で受取られたデータ単語の４個の最小桁ビットを表わ している。

インバータ１０１ａ乃至１０１ｊは時間を遅らせたＶＤＡ’信号を供給する。リ ード９９上の有効データ信号（、Ｖ　Ｄ　Ａ　）をインバータ１０１ａの入力リ ードへ印加する察によって、インバータ１０１ｊによってノード１０１上に時間 を遅らせた有効データ信号（ＶＤＡ“）が発生される。このＶＤＡ’信号はＶＤ Ａ信号から約１００ナノ秒だけ遅らされている。ＶＤＡ’信号を使用してデコー ド済データメモリ１３（第１図）をイネーブルさせ、デコーダ１２の出力リード ２０乃至７Ｆからデータを受取るが、デコード済データメモリ１３によってデコ ードされたデータを受取る前にデコーダ１２の適切な動作を許容する為に充分な 時間遅れを提供する。各インバータ１０１ａ乃至１０１Ｊは、テキサス　インス トルメントによって製造販売されている様な７４０４８　ＥＸインバータを有す る６個のインバータの１つを有する事が可能である。

デコード済データメモリ１３ 第３ａ図及び第３ｂ図を参照して、デコード済データメモリ１３の動作について 説明する。デコード済データメモリ１３のノード１０１上に於いて高ＶＤＡ’信 号（デコーダ１２の入力バス１１ａ上に於ける有効データに対応する）を受取る と、バッファ２０１が高りロック信号ＣＬＫ−２乃至ＣＬＫ−７を供給する。バ ッファ２０１は、例えば、シグネテイツクスによって製造販売されている７４３ ６５装置を有する事が可能である。

デコード済データメモリ１３はシフトレジスタ５Ｒ２０の様な複数個のシフトレ ジスタを有している。

明確化の為に、複数個、即ち９６個のシフトレジスタは個別的に符号を付しては おらず、シフトレジスタ５Ｒ２０のみが符号が付されている。しかしながら、第 ３ａ図及び第３ｂ図のデコード済データメモリ１３のアレイ状シフトレジスタは ６個の行（行２乃至行７）及び１６個の列（列７乃至列Ｆ）を有するマトリック ス上に配列されている。従って、シフトレジスタ５Ｒ２０は行２と列Ｏの交点に 位置されているシフトレジスタである。同様に、行ｎ及び列ｍの交点に位置され ているシフトレジスタは本明細書に於いてはシフトレジスタ３　Ｒｎｎ＋とじて 呼ぶことにする。

各シフトレジスタＳＲｎｍ（ｎ及びｍは１≦ｎ≦Ｎ及び１≦ｍ≦Ｍによって与え られる正の整数である）がそのシフトレジスタに対応するリード２０乃至７Ｆの 唯１つのｎＪＩｌへ接続されている。従って、シフトレジスタ５Ｒ２０はリード ２０へ接続されており、（２３） シフトレジスタ５Ｒｎｎ＋５リードｎｍへ接続されている。

リード２０．ｎｍ及びＮＭは第２図のデコーダ１２へ接続されている。この様に して、デコード済データメモリ１３の各シフトレジスタはデコーダ１２（第２図 ）の唯１つの出力リードへ接続されており、従ってデコード済データメモリ１３ の各シフトレジスタは９６個のＡＳＣＩＩ文字の唯１つのものと対応している。

便宜上、各シフトレジスタと関連しているＡＳＣＩＩ文字をシフトレジスタの上 に表示しである。従って、リード２０に接続されているシフトレジスタ５Ｒ２０ はブランク（ｂ）に対応しており、それは、表１に示した如く、１６進数゛２０ ’”としてＡＳＣＩＩ内にコード化されている。同様に、デコード済データメモ リ１３の９６個のシフトレジスタの各々は唯１つのＡＳＣＩＩ文字と対応してい る。

前述した如く、各シフトレジスタ３　Ｒｎｍはに個のビットをストアすることが 可能であり、従ってデコード済データメモリ１３はに個のデコード済文字とに個 の文字列内の相対的な位置をストアすることが可能である。

クロック信号ＣＬＫ−２乃至ＣＬＫ−７は、夫々、行２乃至行７内の各シフトレ ジスタへ接続されている。高ＶＤＡ’信号を受取ると、ＣＬＫ−２乃至Ｃしに− ７は高となる。クロック信号ＣＬＫ−２乃至（２４） ＣｔＫ−７が低から高へ遷移することにより、デコード済データメモリ１３の夫 々の行２乃至行７の全てのシフ１−レジスタがイネーブルされる。各シフトレジ スタをイネーブルぎぜることにより、そのシフトレジスタに接続されている信号 リード上の信号をそのシフトレジスタの最小桁ビット内にストアさせ、且つそれ までの間にストアされているその他の全てのデータを次の最大桁ビットヘシフト させる。従って、例えば、信号リード２０上に論理０が存在しており、且つ高Ｖ ＤＡ’信号が受取られると、ＣＬＫ−２が高となり、従ってリード２ｏ上の論理 ○がシフトレジスタ５Ｒ２０の最小桁ビット内ヘスドアされる。シフトレジスタ ５Ｒ２０内にそれまでストアされているその他の全てのデータは次の上位桁ヘシ フトされ、それまでストアされていたビットは失われる。

デコード済データメモリ１３を構成しているこれら複数個のシフトレジスタは、 例えば、シグネティックスによって製造販売されている７４１６４装置の様な８ ビット直列入力並列出力シフトレジスタを有することが可能である。一方、各シ フトレジスタ５Ｒ２０乃至５Ｒ７Ｆは、デコード済メモリ１３を形成している９ ６個のシフトレジスタの各々の中にストアされるビット数を増加させる為に複数 個の７４１６４（２５） 装置を直列接続して偶成することが可能である。

重要なことであるが、何時に於いても、信号リード２Ｏ−７Ｆ上に１つの論理Ｏ のみが存在する。従って、大容量記憶装置１１からの最も最近デコードされたバ イトに対応する９６個のシフトレジスタの唯１つが論理Ｏに等しい最小桁ビット をストアし、一方その他の全てのシフトレジスタは論理１に等しい最小桁ビット をストアする。従って、例えば、ブランクが最も最近にデコードされたＡＳＣＩ Ｉ文字である場合、デコード済データメモリ１３は、シフトレジスタ２０の最小 桁ビットとして論理Ｏを存在させ且つその信金ての最小桁ビットを論理１と等し くすることによってこの事実を表わす。同様に、その前にデコードされた文字は その前取ってデコードされた文字に対応してそのシフトレジスタ内にストアされ ている最小桁ビットの次のものとして論理Ｏを存在させることによって表わされ る。従って、１１　！　Ｉ＋がその前のデコードされた文字である場合、シフト レジスタ５Ｒ２１内にストアされている最小桁ビットの次のもの（感嘆符に対応 し）は論理Ｏであり、その信金てのシフトレジスタ内にストアされている最小桁 ビットの次のものは論理１である。この様に、最も最近デコードされたに個の文 字の各々はデコード済データメモリ１３のシフトレジスタ内（２６）　符表口Ｈ ５９−５［Ｊ（ＪＯ（ｉ８θ２）の論理Ｏの位置によって表わされる。尚、Ｋは 各シフトレジスタ内にストアされているビットの数である。

デコード済データメモリ１３がデコーダ１２（第１図）によってデコードされる 文字列をストアする能力の１例について説明する。最初に、デコード済データメ モリ１３の９６個のシフトレジスタの各々の中に含まれている全てのビットは論 理１を有している。このことは、例えば、低ＶＤＡ信号を供給し、その際にデマ ルチプレクサ１０５−２乃至１０５−７（第２図）をディスエーブルさせ、その 際にり−ド２０乃至７Ｆ上に論理１信号を供給し、且つ端子１０１上に一連のに 個の低から高への遷移を与えて、デコード済データメモリ１３の各にビットシフ トレジスタ（ＳＲ２０乃至５Ｒ７Ｆ＞内に一連のに個の論理１信号をシフトさせ ることによって達成される。

端子１０１上に於けるこれらの低から高への遷移は公知の回路（不図示）によっ て容易に供給される。

単語゛Ｗｏｒｋ“′がデコーダ１２によってデコードされる場合、“′Ｗ′′に 対する１６進数のＡＳＣＩＩコード５７に対応する８ビツトが大容量記憶装置１ １からデコーダ１２の入力バス１１ａへ出力される。

又、有効データ信号（高ＶＤＡ）がバス１１ａ上に与えられる。デマルチプレク サ１０３がイネーブル（２７） され、且つ論理低信号がＷに対する、へ５ＣＩＩコードの最小桁ビットに対応し てリードＲ５上に発生される。リードＲ５上の論理低及び低ＶＤＡ信号がデマル チプレクサ１０５−５をイネーブルさせる。次いで、デマルチプレクサ１０５− ５は最小桁ビットをデマルチプレクス動作させ、出力リード５７上に論理低を供 給する。デマルチプレクサ１０５−２乃至１０５−７の残りの全ての出力リード はこの時点に於いては高状態を維持する。次いで、デマルチプレクサ１０５−２ 乃至１０５−７上の出力信号は（インバータ１０１ａ乃至１０１ｊによって時間 遅れが与えられた後に）デコード済データメモリ１３（第３図）の対応するシフ トレジスタの最小桁ビット位置内にシフト動作される。従って、シフトレジスタ ５Ｒ５７の最小桁ビットは論理０をストアし、残りの全てのシフトレジスタの最 小桁ビットは論理１をストアする。シフトレジスタ５Ｒ２０乃至５Ｒ７Ｆが４ビ ツトシフトレジスタを有する場合、シフトレジスタ５Ｒ５７は１１１０のビット をストアし、その他の全てのシフトレジスタは１１１１のビットをストアする。

次いで、文字”Ｏ”（１６進数６Ｆ）が大容量記憶装置１１からデコーダ１２（ 第２図）へ出力される。デマルチプレクサ１０３が最大桁ビットをデコ（２８） 一ドし且つ出力リードＲ６上に論理低信号を供給する。リードＲ６上の低信号は 、低ＶＤＡ信号と共に、デマルチプレクサ１０５−６をイネーブルさせる。

次いで、デマルチプレクサ１０５−６は最小桁ビットをデコードし、且つ出力リ ード５７上に論理低信号を供給する。デマルチプレクサ１０５−２乃至１０５− ７の残りの全ての出力リード上の全ての信号はこの時点に於いて論理１である。

デマルチプレクサ１０５−２乃至１０５−７の出力リード上の信号は、次いで、 デコード済データメモリ１３（１３図）のそれらと関連したシフトレジスタの最 小桁ビット内にシフトされる。この時点に於いて、文字°゛０”に対応するシフ トレジスタ５Ｒ６Ｆは１１１ｏのビットをストアし、”ｏ”が最も最近デコード された文字であるということを表わす。同様に、シフトレジスタ５Ｒ５７は１１ ０１のビットをストアし、′Ｗ“がその前にデコードされた文字であるというこ とを表わす。デコード済データメモリ１３のその他の全てのシフトレジスタは１ １１１のビットをストアし、それらと関連した文字は４個前までにデコードされ た文字の１つではないということを表わしている。

次に、文字”ｒ”（１６進数７２）が大容量記憶装置１１からデコーダ１２（第 ２図）へ出力される。

デマルチプレクサ１０３が文字”ｒ”の最大桁ビッ（２９） トをデコードし、且つ出力リードＲ７上に論理Ｏ信号を供給する。従って、デマ ルチプレクサ１０５−７はイネーブルされ、出カリードア２上に論理Ｏ信号を供 給し、その他の全ての出力リード２０乃至７Ｆ上の信号を論理１とする。デマル チプレクサ１０５−２乃至１０５−７の出力リード上の信号はデコード済データ メモリ１３（第３図）内にシフトされる。シフトレジスタ５Ｒ７２は１１１０の ビットをストアし、シフトレジスタ５Ｒ６Ｆは１１０１のビットをストアし、シ フトレジスタ５Ｒ５７は１０１１のビットをストアし、残りの全てのシフトレジ スタは１１１１のビットをストアし、”Ｗｏｒ”の文字列がデコードされたとい うことを表わす。

次いで、ＡＳＣＩＩ文字゛ｋ”（１゛６進数６Ｂ）が大容量記憶装置１１からデ コーダ１２（第２図）へ出力される。デマルチプレクサ１０３がこのＡＳＣＩＩ 文字の最大桁ビットをデコードし、リードＲ６上に論理Ｏ信号を供給する。リー ドＲ６上の論理Ｏ信号がデマルチプレクサ１０５−６をイネーブルさせる。デマ ルチプレクサ１０５−６はこのＡＳＣＩＩ文字の最小桁ビットをデマルチプレク ス動作し、その際に出力リードＲ７上に論理Ｏ信号を供給し、その他の全ての出 力リード２０乃至７Ｆ上に論理１を与える。デマルチプレクサ１０５−２乃至１ Ｏ５−７の出力リード上のデータが、次いで、デコード済データメモリ１３（第 ３ａ図）内にシフトされる。この時点に於いて、シフトレジスタ５Ｒ６Ｂが１１ １０のビットをストアし、シフトレジスタ５Ｒ７２が１１０１のビットをストア し、シフトレジスタ６Ｆが１０１１のビットをストアし、且つシフトレジスタ５ Ｒ５７が０１１１のビットをストアし、”　ｌ、Ｖ　ｏｒｋ　”の文（３１） 表　１ ＡＳＣＩＩ　ＡＳＣＩＩ　ＡＳＣＩＩ　ＡＳＣＩＩｂｌａｎ、ｋ　００１０００ ００　２０　Ｐ　０１０１００００５０＋　００１００００１　２１　Ｑ　０１ ０１０００１　５１００１０００１０　２２　Ｒ０１０１００１０５２≠　００ １０００１１　２３　Ｓ　０１０１００１１　５３Ｓ　００１００１００　２４ 　Ｔ　０１０１０１００　５４％　００１００１０１　２５　Ｕ　０１０１０１ ０１　５５＆　００１００１１０　２６　Ｖ　０１０１０１１０５６００１００ １１１　２７　Ｗ　０１０１０１１１　５７（００１０１０００２８Ｘ　０１０ １１０００５８）　００１０１００１　２９　Ｙ　０１０１１００１　５９＊　 ００１０１０１０　２Ａ　Ｚ　０１０１１０１０５Ａ＋　００１０１０１１　２ Ｂ　［０１０１１０１１５Ｂ００１０１１００　２Ｃ＼　０１０１１１００５Ｃ ００１０１１０１２Ｄ　］　０１０１１１０１　５Ｄ００１０１１１０　２Ｅ　 −、ｏｒΔ０１０１１１１０５Ｅ／　００１０１１１１　２Ｆ　０１０１１１１ １　５ＦＱ　００１１００００３０　−　０１１０００００　６０１　００１１ ０００１　３１　ａ　０１１００００１　６１２　００１１００１０３２　ｂ　 ０１１０００１０６２３　００１１００１１　３３　ｃ　０１１０００１１　６ ３４　００１１０１００３４　ｄ　０１１００１００　６４５　００１１０１０ １　３５　ｅ　０１１００１０１　６５６　００１１０１１０　３６　ｆ　０１ １００１１０６６７　００１１０１１１　３７　ｇｏｌｌｏｏｌｌｌ　６７ｓ　 ００１１１０００　３８　ｈ　０１１０１０００６８９　００１１１００１　３ ９　ｉ　０１１０１００１　６９００１１１０１０３Ａ　ｊ　０１１０１０１０ ６Ａ００１１１０１１　３Ｂ　ｋ　０１１０１０１１　５３＜　００１１１１０ ０３Ｃｌ　ｏｌｌｏｎｏｏ　６Ｃ＝　００１１１１０１　３Ｄ　ｍ　０１１０１ １０１　６Ｄ（３２） ＡＳＣＩＩ　ＡＳＣＩ？　ＡＳＣＩＩ　ＡＳＣＩＩ＞　００１１１１１０　３Ｅ 　ｎ　０１１０１１１０　６Ｅ’ｉ’　００１１１１１１　３Ｆ　０　０１１０ １１１１　６Ｆ＠　０１００００００　４０　１１　０１１１００００　７０Ａ 　０１０００００１　４１　Ｑ　０１１１０００１　７１Ｂ　０１００００１０ 　４２　ｒ　０１１１００１０　７２Ｃ０１００００１１４３ｓ　０１１１００ １１　７３［）　０１０００１００　４４　ｔ　０１１１０１００　７４Ｅ　０ １０００１０１　４５　ｕ　０１１１０１０１　７５１”、　０１０００１１０ 　４６　ｖ　０１１１０１１０　７６Ｑ　０１０００１１１　４７　ｗ　０１１ １０１１１　７７Ｈ０１００１０００４８ｘ　０１１１１０００　７８Ｉ　０１ ００１００１　４９　ｙ　０１１１１００１　７９Ｊ　０１００１０１０　４Ａ 　ｚ　０ｍ１０１０　７ＡＫ　０１００１０１１　４Ｂ　（０１１１１０１１７ ８Ｌ　０１００１１００　４Ｃ’　０１１１１１００　７ＣＭ　０１００１１０ １　４Ｄ　）　０１１１１１０１　７ＤＮ　０１００１１１０　４　Ｅ　０１１ １１１１０　７　Ｅｏ　０１００１１１１　４Ｆ　ＤＥＬ　０１１１１１１１　 ７Ｆ（３３） デコード済データメモリ１３のシフトレジスタの出力リードの詳細図を第４図に 示しである。行ｎと列ｍの交点に於けるシフトレジスタに対応するシフトレジス タ３　Ｒｎｍは、シフトレジスタＳ　Ｒｎｍ内にストアされているに個のビット をチェックする為のに複数個の出力リードを有している。従って、シフトレジス タ３　Ｒｎｍ内にストアされている最小桁ビットはリードｎｍＩ上に与えられ、 最小桁ビットの次のものはリードｎｍ２上に与えられ、且つ最大桁ビットはリー ドｎｍＫ上に与えられる。

論理演算子部１４ 論理演算子部１４は、後述する如く、デコード済データメモリ１３ヘハードワイ ヤ接続されているか又はプログラムによってコンピュータ制御の下に接続されて いる１個又はそれ以上の論理ゲートを有している。論理演算子部１４（第１図） の１実施例を第５ａ図に示しである。ここでは、文字列”Ｗｏｒｋ”が大容量記 憶装置１１（第１図）内に位置された時に出カリードア６２ａ上に論理１信号を 供給する様にＮＯＲゲート７６１ａが接続されている。文字列”Ｗｏｒｋ”が受 取られると、シフトレジスタ５Ｒ５７の４番目の最小桁ビット（リード５７４上 で与えられる様な）、シフトレジスタ５Ｒ６Ｆの３番目の最小桁ビット（リード ６Ｆ３上で与えられる様な）、シフトレジスタ５Ｒ７２の２番目の最小桁ピッ１ 〜（リード７２２上で７与えられる様な）、及びシフトレジスタ５Ｒ６Ｂの最小 桁ビット（リード６Ｂｌ上で与えられる様な）が全て論理Ｏと等しくなる。従ッ テ、文字列”Ｗｏｒｋ”を受取ると、ＮＯＲゲート７６１（その入力リードはリ ード５７４．６’Ｆ３゜７２２及び６Ｂ１へ接続されている）のリード７６２ａ 上の出力信号は論理１であり、その他の外の全ての時間に於いてはリード７６２ ａ上に存在する信号が論理低であることと対比される。

単語“Ｗｏｒｋ”の場合のみならず単語“Ｗｏｒｋｒｎｇ”の最初の４個の文字 をデコードすると文字列”Ｗｏｒｋ　”がＮＯＲゲート７６１ａによって検出さ れるので、単語“’Ｗｏｒｋ”と等しい文字列を探し出す場合であってそれの変 形例を探し出すものではない場合には、論理演算子部１４（第１図）は文字列” Ｗｏｒｋｂ”（ｂはブランク文字である）を探す様にプログラムされる。このこ とを第５ｂ図に示してあり、そこではＮＯＲゲート７６１ｂはシフトレジスタ５ Ｒ５７の５番目の最小桁ビット（リード５７５上）と、シフトレジスタ５Ｒ６Ｆ の４番目の最小桁ビット（リード６Ｆ４上）と、シフトレジスタ５Ｒ７２の３番 目の最小桁ビット（リード７２３上）と、シフトレジスタ５Ｒ６Ｂの２番目の最 小桁ビット（り一（３５） ドロＢ２上）と、シフトレジスタ５Ｒ２０の最小桁ビット（リード２０１上）と が全て論理Ｏであるごとがリード７６２ａ上の信号が論理１である為に必要であ ることを要求し、文字列”ＷＯｒｋｂ”を受取ったことを表わす。

付加的なゲートを適宜接続することによって、論理演算子部１４はその他のサー チ機能を実行することが可能である。例えば、大容量記憶装置１１内に於イテ単 語”Ｗｏｒｋｂ”又は’ｗｏｒｋｂ　”の何れかの全ての出現を探し出すことが 望まれる場合には、第５Ｃ図の回路は論理演算子部１４として機能する。ここで 、ＡＮＤゲート７６０の入力リードがリード５７５（”Ｗ”に対応するシフトレ ジスタ５７から）及び７７５（”ｗ”に対応するシフトレジスタ７７から）へ接 続されている。従って、リード５７５上又はリード７７５上の何れかの論理低が リード７６０−１上に論理低信号を供給し、それは次いでＮ。

Ｒゲート７６１Ｃの入力リードへ接続される。Ｎ○Ｒゲー１−７６１Ｃのその他 の入力リードは、第５ｂ図の実施例の場合の様に、リード６Ｆ４，７２３゜６８ ２及び１０１へ接続されている。この様に、所望の単Ｒ”　Ｗ　０ｒｋｂ”又は ″“ｗｏｒｋｂ″の何れかが探し出されると、リード７６２Ｃ上に論理高出力信 号が供給される。

（３６） 多くのデータベースシステムに於いて、単語の終り（ＥＯＷ）、文章の終り（Ｅ Ｏ８）、パラグラフの終り（ＥＯＰ）及び文書の終り（ＥＯＤ）を表わす為に付 加的な記号を使用している。これらの付加的な記号は９６個のＡＳＣＩＩ文字（ 即ち、ＯＯ乃至ＯＦ又は８０乃至８Ｆを有する）の１つを形成することのない８ ビツトバイトを有している。一方、これらの付加的な記号は１個又はそれ以上の ＡＳＣＩＩ文字を有することが可能である。例えば、文章の終り信号（ＥＯ８＞ はピリオドとその後に２個のブランクを続けて構成することが可能である。付加 的なシフトレジスタを使用して、単語カウンタ、文章カウンタ及びパラグラフカ ウンタとして機能させる。

文章中に於いてどの単語がデコードされているかということを表わす単語カウン タの１例を第６ａ図に示しである。シフ１〜レジスタＳ　Ｒ−Ｅ　ＯＷは、デコ ード済データメモリ１３のシフト・レジスタに関して前に説明した様に、７４１ ６４の８どット直列入力並列出力シフトレジスタで構成することが可能である。

一方、複数個の８ピツ１へシフトレジスタを直列に接続さ其て、８ビツトを超え てストアすることが可能なシフトレジスタＳ　Ｒ−Ｅ　ＯＷを提供することが可 能である。第６ａ図に示した如く、シフトレジスタ（３７） ＳＲ−ＥＯＷは単品の終り信号（Ｅ　ＯＷ　＞によってクロック信号が供給され る。従って、シフトレジスタ５Ｒ−ＥＯＷはＥＯＷ信号を受取る事によってクロ ック動作され、その際に入力リード８７６ａ上のデータをシフトレジスタ５Ｒ− ＥＯＷ内にシフトさせ且つそのシフトレジスタ内にストアされているデータを次 の最大桁ビットヘシフトさせる。入力リード８７６ａがＳＲフリップフロップ９ ９９（シグネティックスによって製造されている７４ＬＳ２７９装置で構成する ことが可能である）の出力リードへ接続されている。文章の終りを表示する高Ｅ Ｏ８信号を受取ると、論理低ＥＯ８信号がインバータ９９８（例えば、７４０４ 装置）によって発生され、且つシフトレジスタ５Ｒ−ＥＯＷのクリア入力リード へ印加され、従ってシフトレジスタＳ　Ｒ−Ｅ　ＯＷをクリアする（即ち、シフ トレジスタ５Ｒ−ＥＯＷはクリアされると金て０をストアする）。この低ＥＯ８ 信号は又フリップフロップ９９９からリード８７６ａ上に高出力信号を供給させ る。単語の終りを表わす高ＥＯＷ信号を受取ると、リード８７６ａ上の高出力信 号がシフトレジスタ５Ｒ−ＥＯＷの最小桁ビット内にクロック入力される。又、 高ＥＯＷ信号を受取ると、インバータ９９７が低Ｒ信号を供給し、フリップフロ ップ９９９をリセットし、フリップフロップ９９９から低出力信号を供給させる 。この低出力信号がシフトレジスタＳ　Ｒ−Ｅ　ＯＷのクロック入力リードへ印 加される爾後のＥＯＷ信号の動作によってシフトレジスタＳ　Ｒ−Ｅ　ＯＷへ入 力され、その際にフリップフロップ９９９の出力リード上の低Ｑ信号をシフトレ ジスタＳ　Ｒ−Ｅ　ＯＷの最小桁ビット内にシフトさせ、且つシフトレジスタ５ Ｒ−ＥＯＷの各ビット内にストアされているデータを次位ビットヘシフトさせる 。従って、高ＥＯ８信号に応答しシフトレジスタ５Ｒ−ＥＯＷの最小桁ビット内 に当初ストアされていた信号は各ＥＯＷ信号を受取ると左側ヘシフトされる（即 ち、次位の最大桁ビット）。

この様に、シフトレジスタ５Ｒ−ＥＯＷ内にストアされているビット数をｊとし た場合に、リードＥＯＷ−１乃至ＥＯＷ−ｊ上の信号は文章内のどの単語がデコ ードされているかということを表わす。従って、例えば、論理１がリードＥＯＷ −１上に存在する場合、文章内の最初の単語がデコードされていることとなる。

同様に、論理１がリードＥＯＶＩ−２上に存在する場合には、文章中の２番目の 単語がデコードされていることとなる。重要なことであるが、ＩＪ−’トＥ　Ｏ Ｗ−１乃至ＥＯＷ−ｊ上ニハ唯１個の論理１のみが存在する。このことは、高Ｅ Ｏ３信号を受取った場合にシフトレジスタ５Ｒ−ＥＯＷの“り（３９） リア″入力リードへ高信号を印加し、従って高Ｅ○Ｓ信号が入力リード８７６へ 印加される場合にシフトレジスタ５Ｒ−ＥＯＷの最小桁ビット内に論理１を記憶 させる直前にシフトレジスタ５Ｒ−ＥＯＷ内にストアされている全てのビットを 論理０にリセットさせることによって達成される。

文章カウンタを第６ｂ図に示しである。文章カウンタは出力リードＥＯ８−１乃 至ＥＯ８−ｊを具備したシフトレジスタ５Ｒ−ＥＯ８を有しており、第６ａ図の 単語カウンタと同様な方法で動作する。しかしながら、ＲＳフリップフロップ９ ８９はその入力リードをＥＯＰ信号へ接続しており、従って各ＥＯＰ信号を受取 る毎にシフトレジスタ５Ｒ−ＥＯ８をクリアすると共にフリップフロップ９８つ を高にセットする。高ＥＯ８信号を受取ると、シフトレジスタ５Ｒ−ＥＯ８が５ Ｒ−ＥＯＷ（第６ａ図）と同様にクロック動作され、その際に各パラグラフの最 初の文章を受取ると同時にシフトレジスタの最小桁ビット内に論理１をストアす ると共に、各文章を受取る毎にこの論理１を次位のビットヘクロツク動作させる 。従って、ＥＯ８−１乃至ＥＯ８−ｊのリードの唯１つの上に論理１が存在する ことによって、パラグラフ内のどの文章がデコードされているがということを表 わす。

（４０） パラグラフカウンタを第６Ｃ図に示しである。このパラグラフカウンタは、出力 リードＥＯＰ−１乃至ＥＯＰ−ｊを具備したシフトレジスタ５Ｒ−ＥＯＰで構成 されており、第６ａ図の単語カウンタ及び第６ｂ図の文章カウンタと同様に動作 する。しかしながら、このＥＯＰ信号はパラグラフカウンタ５Ｒ−ＥＯＰヘクロ ック信号を供給する。パラグラフカウンタの入力リード８７６Ｃは、ＥＯＤ信号 によってセットされるＲＳフリップフロップ９７９の出力リードへ接続されてい る。このクリア入力リードは高ＥＯＤ信号を受取ると同時に動作状態とされる。

この様にして、出力リードＥＯＰ−１乃至ＥＯＰ−ｊの何れかの１つの上に論理 １が現われると、そのことは文章内のどのパラグラフがデコードされているかと いうことを表わす。

単語カウンタと文章カウンタとパラグラフカウンタとデコード済データメモリ１ ３とを使用して、複雑な文章全体のサーチを行なうことが可能である。

例えば、単Ｒ”　Ｗ　ｏｒｋｂ”が第２パラグラフの第４文章の３番目の単語と して現われるものであって大容量記憶装置１１内にストアされている文章を探し 出すことが望まれる場合に、第５ｄ図の回路が使用される。第５ｄ図の回路は、 一方の入力リード第５ｂ図の回路の出カリードア６２ｂへ接続させているＡ（４ １） ＮＤゲート９０１を有している。従って、文字列”　Ｗ　ｏｒｋｂ”がデコード される場合にリード７６２ｂ上のＡ　Ｎ　Ｄゲート９０１へ論理高信号が入力さ れる。

同様に、単語カウンタの３番目の最小桁ビットが論理ゴであって３番目の単語が デコードされているということを表わしている場合に、論理高信号がＡＮＤゲー ト９０１へ入力される。この高信号はリードＥＯＷ−３上に与えられる。同様に 、そのパラグラフの４番目の文章がデコードされている場合には、論理高がリー ドＥＯ８−４上にＡ　Ｎ　Ｄゲート９０１への入力信号として印加され、且つ文 章の２番目のパラグラフがデコードされている場合には、高入力信号がリードＥ ＯＰ−２上でＡＮＤゲート９０１へ印加される。従って、単語”Ｗｏｒｔｂ”が 文書の２番目のパラグラフの４番目の文章の３番目の単語としてデコードされて いる場合にのみ論理高信号が出力リード９０１−１上に存在する。

本発明によれば、完全な文書サーチを行なって、同−文章内に複数個の所望の単 語が存在する文書を探し出す。例えば、単語”ｂａｔｂ”と”ｂａｌｌｂ”を同 一の文章内に有する文書を探し出す為に使用することが可能な論理演算子部１４ の１実施例を第５ｅ図に示しである。ＮＯＲゲート９７６はその入力リードをデ コード済データメモリ１３のリード６２４゜（４２）　竹表口’ｏ　５９−５０ ００６８　（１Ｂ）６１３．７４１及び２０１へ接続させており、従って単語“ ’ｂａｔｂ”がデコードされた際にリード９７６−１上に論理高出力信号を供給 する。同様に、Ｎ。

、Ｒゲート９７７はその入力リードをデコード済データメモリ１３のリード６２ ５，６１４．６Ｃ３，６Ｃ２及び２０１へ接続させており、従って単Ｒ”ｂ８１ １ｂ′がデコードされる場合に出力リード９７７−１上に論理高を供給する。リ ード９７６−１はＳＲフリップフロップ９７８のＳ入力端へ接続されており、従 って単語“ｂａｔｂ”がデコードされた場合にＱ１出力リード９７８−１上に論 理高を供給する。

同様に、リード９７７−１がＳＲフリップ７０ツブＲ”ｂａｌｌｂ　”がデコー ドされた場合にＱ２出力り−ド９７９−１上に高信号を供給する。フリップフロ ップ９７８及び９７９はこれらのフリップ７０ツブリセツトされる。従って、各 文章の終りに於いて、フリップフロップ９７８及び９７９はリセットされ（Ｑ＋ 及びＱ２はリセットされて論理Ｏとなる）、デコードされなかったということを 表わす。これらのフリップフロップからの出力リード９７８−１及び９７９−１ はＡＮＤゲート９８ｏの入力端へ接続（４３） されており、従って”　ｎ　”　ｂａｔｂ”及び’ｂａｌｌｂ″が同一の文章内 に於いてデコードされた場合（即ち、フリップフロップ９７８の０１出力リード 及びフリップフロップ９７９の０２出力リードが両方とも高）、論理高を出力リ ード９８０−１上に供給する。第５ｅ図に示した論理演算子部内に於いて文章の 終り信号（ＥＯ８）の代りに文書の終り信号（ＥＯＤ）又グラフ又は文書内に存 在する文書を探し出すことが可能である。

第１の所望の単語が第２の所望の単語の選択した単語数以内に現われる様なデー タベース内の位置を探し出すことが屡々望まれる。例えば、他のタイプのボール （例えば、ゴルフボール等）及び他のタイプのバット（例えば、飛翔する哺乳類 ）に関するデータベースの部分を探し出すことなしに野球に関するデータベース の部分を探し出す為に、単語”ｂａｌｌ”が単語”ｂａｔ”の４個の単語以内に 現われる様な部分を探し出すことが望まれる場合がある。単語″ｂａｔ　ＩＩが 単語“’ｂａｌｌ”の４個の単語以内に現われる様なデータベースの部分を探し 出すというこの課題を達成することが可能な論理演算子部１４の１実施例を第７ ａ図及び第７ｂ図の概略図に示しである。

（４４） 第７ａ図の論理演算子部１４はＮＯＲゲート９７６とＮＯＲゲート９７７とを有 しており、これらは第５ｅ図のＮＯＲゲート９７６及び９７７と夫々同一の方法 で接続されている。従って、ＮＯＲゲートれたということを表わす。同様に、Ｎ ＯＲゲート９７７からの低出力信号は単語“’ｂａｌｌｂ”が探し出されたとい うことを表わす。インバータ８３１及び８３２はＮＯＲゲート９７６及び９７７ の夫々からの出力信号を反転させる。従って、単語“’　ｂａｔｂ’“を検知す ると、インバータ８３１からの出力信号が低となり、従ってＳＲフリップフロッ プ８３３がセットされて高Ｑ出力信号が発生される。同様に、単語“’ｂａｌｌ ｂ”が検知されると、インバータ８３２からの出力信号が低であり、従ってＳＲ フリップフロップ８３４がセットされてそのＱ出力信号が高となる。

ＳＲフリップフロップ８３３及び８３４からのＱ出力信号は、シフトレジスタ８ ３５及び８３６のクロック入力リードへ印加される低ＥＯＷ信号を受取るとシフ トレジスタ８３４及び８３６の夫々の最小桁ビット内へクロック入力される。前 記データをシフトレジスタ８３５及び８３６の夫々ヘクロツク入力させるＥＯＷ 信号を受取るまで所望の単語がデコードされているということを表わす信号を保 持する為（４５） にＳＲフリップフロップ８３３及び８３４が必要とされる。ＳＲフリップフロッ プ８３３及び８３４が使用されない場合には、所望の単語がデコードされている ということを表わす信号はシフトレジスタ８３５及び８３６の夫々へクロック入 力される前に失われてしまう。重要なことであるが、ＥＯＷ信号がブランク文字 （全での単語の終りに現われる）を有しており、且つデコードされている所望の 単語がその単Ｒ（例えば、”ｂａｔｂ”及び’ｂａｌｌｂ”）の終りにそのブラ ンク文字を有する場合には、シフトレジスタ８３３及び８３４〈従って、インバ ータ８３１及び８３２）は必要ではない。何故ならば、ＥＯＷ信号はＮＯＲゲー ト９７６又はＮＯＲゲート９７７の何れからかの高出力信号と同時的に現われ、 所望の単語がデコードされたということを表わすからでれると、論理１がシフト レジスタ８３５の最小桁ビット内にクロック入力される。フリップフロップ８３ ３及び８３４からのデータがシフトレジスタ８３５及び８３６の夫々クロック入 力された後に、ＥＯＷ信号が受取られると、低信号が７リツプフロツプ８３３及 び８３４のリセット（Ｒ）入力リードへ接続されている端子８４１へ印加され、 従ってフリップフロップ８３３及び８３４のＱ出力信号を低ヘリセットさせる。

端子８４１へ印加されるこのリセット信号は、例えば、ＥＯＷ信号から約７５マ イクロ秒だけ遅延されてその信号から派生される信号ＥＯＷ′を有することが可 能であり、従って低ＥＯＷ信号を受取ることによりフリップフロップ８３３及び ８３４のＱ出力リード上に現われる信号がシフトレジスタ８３５及び８３６内へ 夫々クロック入力された後にフリップフロップ８３３及び８３４をリセットする 。サーチの開始時に於いて、公知の方法によって論理低信号がシフトレジスタ８ ３５及び８３６のリセット（Ｒ）入力リードへ接続されているノード８４０ａへ 印加され、従ってシフトレジスタ８３５及び８３６内の各ビットを論理Ｏヘリセ ットさせる。その後各ＥＯＷ信号が発生される度に、シフトレジスタ８３５及び ８３６内のデータは次位の最大桁ビットヘシフトされ、ＳＲフリップフロップ８ ３３及び８３４からの出力データはシフトレジスタ８３５及び８３６の夫々の最 小桁ビットへ入力される。従って、シフトレジスタ８３５の出力リードＴ１乃至 Ｔｊの上に現われる信号は前にデコードされたｊ個の単語のどの１個又はそれ以 上の単語がｂａｔ　ｂ　”と等しかったかということを表わし、且つシフトレジ スタ８３６の出力リードＰ１乃至Ｐｊの上の（４７） 信号は前にデコード己れた３個の単品のどの単語がまれでいる。従って、シフト レジスタ８３５及び８３６の４つの最小桁出力リードがＮＯＲゲート８３７及び ８３８の夫々の入力リードへ接続されている。

従って、単語“”ｂａｔｂ”が４個の最も最近にデコードされた単語の内の１つ である場合に、ＮＯＲゲート８３７は低出力信号を発生し、同様に、単語”ｂａ ｌｌｂ”が４個の最も最近にデコードされた単語の１つであった場合にはＮＯＲ ゲート８３８が低出力信号を供給する。ＮＯＲゲート８３７及び８３８の出力リ ードはＮＯＲゲート８３９の入力リードへ接続さ方が各々の場合に４個の単語以 内にデコードされている場合にノード８４０上にＮＯＲゲート８３９からの高出 力信号を供給する。

シフトレジスタ８３５及び８３６は多数の所望の方法によってリセットされる。

第１に、前述した如く、サーチの開始時点に於いて、シフトレジスタ８３５及び ８３６がクリアされる。シフトレジスタ８３５及び８３６は、又、ＮＯＲゲート ８３９からの高出力信号を受取ることによってクリアされ、従つ（４８） て所望の単語が各々の場合に４個の単語以内にデコードされているということを 表わす。このリセット手順は、所望の単語がデコードされている場合に成る条件 下に於いてＮＯＲゲート８３９の出力リード上に誤った多数の高信号が存在する ことを防止する為に構成されている。例えば、所望の単語が互いに隣接しており 、且つそれらの最初の検出時にシフトレジスタ８３４及び８３６がリセットされ ない場合には、所望の単語が最も最近デコードされた２個の単語である場合、２ 番目及び３番目の最も最近にデコードされた単語である場合、及び３番目及び４ 番目の最も最近にデコードされた単語である場合にＮＯＲゲート８３９が高出力 信号を発生し、従って前記２個の所望の単語が同時に出現する場合には３個の信 号を供給する。従って、ＮＯＲゲート８３９からの高出力信号を受取った場合に シフトレジスタ８３５及び８３６をリセットさせることによって、この様な誤っ た多数の信号が発生することを防止する。

最後に、所望により、ＥＯ８信号を受取ることによってシフトレジスタ８３５及 び８３６をリセットさせることが可能であり、その場合には所望の単語が同一の 文章内に現われることを必要とする。一方、シフトレジスタ８３５及び８３６は ＥＯＰ信号又は（４９） す、その場合には探し出されるべき所望の単語が同一のパラグラフ内又は同一の 文書内に存在することが必要である。

第７ｂ図はＮＯＲゲート８７０を示しており、その入力リードはＥＯ８信号と、 端子８４０上に現われるＮＯＲゲート８３９からの出力信号と、サーチが開始さ れる場合に高である゛サーチ開始”として符号を付けた信号へ接続されている。

従って、Ｎ。

Ｒゲート８７０は第７ａ図の端子８４０ａへ接続されている低出力信号を供給し て各サーチの８＠時。

各文章の終了時、及び端子８４０上に高信号を受取ることにより所望の単語又は それらの所望の関係を検知することによってシフトレジスタ８３５及び８３６を リセットさせる。

本発明の開示を参考にして当業者等が、論理演算子部１４を第１の所望の単語が 第２の所望の単語の固定した文章数取内に出現することを検知する様に構成する ことも可能である。僅かの修正を施すだけで、第７ａ図の論理演算子部１４をこ の目的の為に使用することが可能である。例えば、この場合には、シフトレジス タ８３５及び８３６がそれらのクロック信号をＥＯ８信号から受取り、又フリッ プフロップ８３３及び８３４が端子８４１へ印加される遅延れら２個の単語が同 一バラグラフ内に規われることを望む場合には、第７ｂ図のＮＡＮＤゲート８７ ０がその入力信号としてＥＯ８信号の代りにＥＯＰ信号を受取る。一方、これら ２つの所望の単語が同一の文書内に現われることが望まれる場合には、第７ｂ図 のＮＯＲゲート８７０へ印加されるＥＯ’Ｓ信号はＥＯＤ信号と置換される。

更に、理解すべきことであるが、デコーダ１２及びデコード済データメモリ１３ （第１図）は、本明細書に於いて提供している特定の実施例以外の論理演算子部 １４と共に使用することが可能である。同様に、論理演算子部１４は、本明細書 に於いて提供されているデコーダ１２及びデコード済データメモリ１３の特定の 実施例と共に使用丈ることが必要ではない。

論理演算子部１４（第１図）は、所望の文字列をサーチする機能を有するハード ワイヤード接続した論理ゲートを有することが可能である。一方、論理演算子部 １４は、ＡＮＤゲート、ＯＲゲート、Ｎ○Ｒゲート、フリップフロップ等を有す る多数の論理ゲートで構成することが可能であり、サーチを実行する上で極めて 高度の柔軟性を持たせて所望の文字サーチを行なわせる為にそれをプログラムに よって接続させることが可能である。クロスポインｈスイ（５１） ツチアレイ、特に集積回路として構成されるその様なアレイを使用することが論 理演算子部１４の構成に於いて有用である。この様なアレイの１つとして２５６ Ｘ　２５６クロスポイントスイツチアレイが、１９８１年１０月６日のエレクト ロニクス雑誌の　１３３−１３５頁に掲載されている１　１ｏｙｄ　Ｒｅａｕｍ ｅによって書かれている゛クロスポイントアレイ　ＩＣは２５６音声及びデータ チャンネルを処理する（　Ｃｒｏｓｓ　−Ｐ　ｏｉｎｔＡｒｒａｙ　ＩＣＨａｎ ｄｌｅｓ　２５６　Ｖｏｉｃｅ　ａｎｄ　［）ａｔａ　Ｃｈａｎｎｅｌｓ　）　 ”という題名の文献内に記載されている。この様なりロスポイントスイッチアレ イは、バス１３ａ内に含まれているデコード済データメモリ１３のシフトレジス タからの複数個の出力リードをＥＯＷ信号、ＥＯ３信号、ＥＯＰ信号及ヒＥＯＤ 信号へ接続させ、且つ論理演算子部１４の論理ゲート間に相互接続を与える上で 有用である。適宜のコンピュータプログラムを使用して、論理演算子部１４内の この様なりロスポイントスイッチアレイの動作が所望のサーチを表わす簡単な命 令の結果として遂行される。コンピュータはこれらの命令を受取り、且つクロス ポイントスイッチアレイを動作させてバス１３ａ内のリードと、ＥＯＷ、、ＥＯ ８，ＥＯＰ及びＥＯＤリードと論理演算子部１４内の論理ゲートとの間に適切な 接続を与える様にプログラム（５２） されている。

前述した如く、所望の文字列をデコードすると、論理演算子部１４は中央処理装 置（ＣＰＵ）１５（第１図）へ接続されているバス１４ａ上に信号を発生する。

次いで、ＣＰＩＪ１５はプログラムされた様に動作し、例えば、所望の文字列を 含む文書番号をストアし、所望の文字列を含む文章をプリントしたり、その他の ことを行なう。

本発明に基づいて構成された文書比較器の第２実施例を第８図にブロック線図で 示しである。文書比較器８０は大容量記憶装置１１１を有しており、それは、本 発明の第１実施例に関して前述した如く、屡々“データベース゛として呼ばれる 大量の文書データをストアする。大容量記憶袋＠１１１内にストアされているデ ータはバス１１１ａを介して転送され、以下に完全に開示する如く、単語論理１ １２゜デリミツタ論理１１３．セット論理１１４．セット結合論理１１５．近接 論理１１７及びプログラム論理１１６へ供給される。デリミツタ論理１１３はバ ス１１１ａによって大容量記憶装置１１１から転送されてくる文字をモニタする 機能を有し、転送される文字が予め定義されたデリミツタ文字であるか否（５３ ） かを表わす個別的信号を供給する。この様なデリミツタ文字は、例えば、単語の 終り（ＥＯＷ）、パラグラフの終り（ＥＥＯＰ）、文章の終り（ＥＯ８）。

文書の終り（ＥＯＤ）、章の終り（ＥＯＣ＞、及び名称の終り（ＥＯＴ）を表わ す特別の文字又は文字のグループを有している。デリミツタ論理１１３によって 供給されるデリミツタ信号は、以下に完全に開示する如く、例えば、同一の文章 又は同一のパラグラフ内に特定された単語が２度発生する。場合に文書比較器８ ０が決定を行なうことを可能とする為に必要である。

単語論理１１２は大容量記憶装置１１１内にストアされている文書内に於いて探 し出されるべき予め定めたｍ語（即ち、単語列）に関するデータをストアする機 能を有している。単語論理１１２は、大容量記憶装置１１１からバス１１１ａを 介して転送されてくる文字列内に何時この様な予め定めた単語が見出されたかと いうことを表わす出力単語信号をバス１１２ａ上に供給する。これらの単語信号 はバス１１２ａを介してセット論理１１４及び近接論理１１７へ転送される。

セット論理１１４はバス１１３ａを介してデリミツタ論理１１３からデリミツタ 信号を受取ると共にバス１１２ａを介して単語論理１１２から単語信号を受取り 、且つ選択した単語が何時同一の文章、同一のパラグラフ等所望により探し出さ れたかということを決定し、予め定めた単語又は単語列が何時その様にして探し 出されたかということを表わす出力信号をバス１１４ａ上に供給する。

セット論理１１４′からの出力信号はセット結合論理１１５へ印加され、それは バス１１１ａ上の大容量記憶装置１１１から転送されて来た文書情報が何時ユー ザーによって選択されている□所望のサーチ計画と合致するかということを表わ す出力信号を出力バス１１５ａ上に発生させる為にセット論理１１１４からの信 号と結合させる機能を有する。

近接論理１１７は、バス１１１ａ、１１２ａ、１１３ａ及び１１４ａからの入力 信号を受取り、且つ単語論理１１２によって検知された予め定めた単語又はセッ ト論理１１４によって検知される如く予め定めた１組の単語又はこの情報の結合 が予め定めた近接以内に於いて何時発生するかということを表わす出力信号を供 給する為にこの情報を結合する。例えば、近接論理１１７は、第１の選択した単 語が第２の予め選択した単語のＮ（Ｎは選択した整数）個の単語以内に発生する か否かを決定する。

プログラム論理１１６はユーザーからのサーチ計画命令を受取る機能を有してお り、それに応答して、（５５） バス１１１ａを介して単語論理１１２．デリミツタ論理１１３．セット論理１１ ４．セット結合論理１１５、及び近接論理１１７へ適切なタイミング、アドレッ シング、及びデータ信号を供給し、所望のサーチ計画を実行するのに必要な情報 をこれらの要素の中へストアさせる。

理解を容易とする為に、単語論理１１２．デリミツタ論理１１３．セット論理１ １４．セット結合論理１１５．及び近接論理１１７を本明細書の夫々別の部分に 於いて説明するが、必要に応じ、ユーザーが定めた文書サーチ計画を実行する前 にプログラム論理１１６によってこれらの要素の各々をプログラムさせるという ことを理解すべきである。

デリミツタ論理１１３ 第９図は、デリミツタ論理１１３の１実施例の概略図を形成する第９ａ図乃至第 ９０図の間の関係を示している。デリミツタ論理１１３は、その出力リード９− ６ａ　、９−７ａ　、９−８ａ　、９−１０ａ　。

９−１２８及び９−１４ａの上に、例えば、単語の終り、パラグラフの終り２文 書の終り等を表わすデリミツタ信号を供給する。これらの出力リード９−６ａ　 、９−７ａ　、９−８ａ　、９−１０ａ　、９−１２ａ及び９−１４ａは第８図 のバス１１３ａを形成する。

（５６） 多くの文書データベースに於いて、単語の終り（Ｅ　ＯＷ　）は非ブランク文字 の後にブランクを設けることによって表わされている。このことは、成る文書デ ータベースに於いて、単にブランク文字のみによって単語の終りを表わす場合の 技術よりも好ましいものである。何故ならば、文章の終り及びパラグラフの終り に於いては、多数のブランクが連続して発生し、対応して複数個の不所望の単語 の終り信号が供給される可能性があるからである。同様に、文章の終りは、屡々 、ピリオドの後に２個のブランクを続けることによって表わされ、且つパラグラ フの終りはピリオドの後に３個のブランクを続けることによって表わされる。

第９ａ図に示したデリミツタ論理１１３の部分は、ブランク、非ブランク文字、 及びピリオドの発生を検知する機能を有しており、更に出力リード９−６有効な データ単語がバス１１１ａ上に存在することを表わす為にバス１１１ａ上に大容 量記憶装置１１１によって供給されるクロック信号（ＣＬＫ）を受取ると、ビッ トＤＯ乃至Ｄ７によって構成される８ピツ１〜のデータ単語がラッチ９−１内ヘ ラツチされる。ラッチ９−１は、例えば、ナショナルセミコン（５７） ダクタコーポレーション（以後、゛ナショナル″と呼称する）によって製造され ている７４３７３装置を有している。ラッチ９−１は、バス１１１ａ上で受取ら れたデータをストアし且つ次のデータ単語がバス１１１ａ上にセットされるまで デリミツタ論理１１３の残部へこのデータを供給するべく機能する。従って、ラ ッチ９−１は、ビットＤｏ乃至Ｄ７をり−ド９−１ａ乃至９−１ｈ上へ供給する 。各ビットＤＯ乃至Ｄ７は排他的ＯＲゲート９−２ａ　１乃至９−２ａ８の一方 の入力リードへ一義的に印加され、且つ排他的ＯＲゲート９−２ｂｌ乃至９−２ ｂ８の一方の入力リードへも一義的に印加される。ブランク文字が何時バス１１ １ａ上を転送されてきたかということを検知する為に排他的ＯＲゲート９−２ａ 　１乃至９−２ａ８をプログラムする為に、排他的ＯＲゲート９−２ａ１乃至９ −２ａ　８の残りの入力リードは論理０信号（典型的にＯボルト）又は論理１信 号（典型的に５ボルト）の何れかへ接続されている。

同様に、ピリオドが何時バス１１１ａ上を転送されるかということを検知する為 に排他的ＯＲゲート９−２ｂ　１乃至９−２ｂ　８をプログラムする為に、排他 的ＯＲゲート９＝２ｂ　１乃至９−２ｂ　８の残りの入力リードが論理０信号か 論理１信号の何れかに接続されている。

表１に関し説明すると、ＡＳＣＩＩに於いては、ブランクが１６進数の２０（２ 進数００１０００００）であることが分る。従って、排他的ＯＲゲート９−２ａ １乃至９−２ａ８のプログラム用リード（即ち、リード９−１ａ乃至９−１ｈに よって夫々供給されるデータビットＤＯ乃至Ｄ７へ接続されていないリード）は 、ブランクを表わす２進数信号の反転したものに対応する２進数信号へプログラ ムされている。

従って、排他的ＯＲゲート９−２ａ　１乃至９−２ａ８のプログラム用リードは 、夫々、２進数１ｉｏｉｉｉｉｉへプログラムされている。この様に、ブランク 信号がバス１１１ａを介して転送されラッチ９−１内ヘスドアされると、各排他 的ＯＲゲート９−２ａｌ乃至９−２ａ８へ印加されるＤｏ乃至Ｄ７信号はこれら の排他的ＯＲゲートへ印加されるプログラム信号と反対であり、且つ各排他的Ｏ Ｒゲート９−２ａ　１乃至９−２ａ８はその出力リード上に論理１出力信号を供 給する。

排他的ＯＲゲート９−２ａ１乃至９−２ａ８からの出力信号はＮＡＮＤゲート９ −３ａの入力リードへ印７１１１１される。従って、ブランク文字がバス１１１ ａ上を転送される場合には、ＮＡＮＤゲート９−３ａへの各入力信号は論理１で あり、且つＮＡＮＤゲ（５９） って、ブランク文字が転送されたということを表わす。

逆に、非ブランク文字がバス１１１ａ上を転送されラッチ９−１内にストアされ ると、少なくとも１個の排他的ＯＲゲート９−２ａ１乃至９−２ａ８がその排他 的ＯＲゲートへ印加されるプログラム用信号と同一のデータ信号Ｄｏ乃至Ｄ７を 受取り、且つその排他的ＯＲゲートからの出力信号は論理Ｏであり出力信号は論 理１であり、非ブランク文字が転送されたということを表わす。

ＮＡＮＤゲート９−３ａからの出力信号はＤ型フリップフロップ９−４８のＤ入 力リードへ印加される。フリップフロップ９−４ａのＱ出力リードはＤ型フリッ プフロップ９−４ｂのＤ入力リードへ接続されており、そのＱ出力リードはＤ型 フリップフロップ９−４０のＤ入力リードへ接続されている。フリップフロップ ９−５ａ乃至９−５ｄは、最後に転送された３個の文字の各々がブランク又は非 ブランク文字であったか否かを表わす信号を供給する。Ｄ型フリップフロップ９ −４ａ乃至９−４０は、例えば、ナショナルによって製造されている７４１７５ ｑｕａｄＤ型フリツプフロツプの１個のフリップフロップを有している。フリッ プフロップ９−４８乃至９−４（６０） Ｃの各々は、バス１１１・ａ上に有効データが与えられているということを表わ す大容量記憶装置１１１（第８図）によって供給される有効データ信号からそれ らのクロック信号を受取る。

再度表１に関し説明すると、ＡＳＣＩＩに於いては、ピリオドが１６進数の２Ｆ （２迄数ｏｏｉｏｉ１ｉｏ＞であることが分る。従って、排他的ＯＲゲート９− ２ｂ１乃至９−２ｂ８のプログラムリード〈即ち、リード９−１ａ乃至９−１ｈ によって与えられるデータビットＤｏ乃至Ｄ７へ接続されていないリード）がピ リオドを表わす２進数信号の反転したものに対応する２進数信号にプログラムさ れている。従って、排他的ＯＲゲート９−２ｂ　１乃至９−２ｂ　８のプログラ ムリードは、夫々、２進数１ｉｏ１ｏｏｏｉヘプログラムされている。この様に して、ピリオド信号がバス１１１ａを介して転送されラッチ９−１内ヘスドアさ れると、各排他的ＯＲゲート９−２ｂ　１乃至９−２ｂ８へ印加されるＤｏ乃至 Ｄ７信号はこれらの排他的ＯＲゲートへ印加されるプログラム信号と反対であり 、且つ各排他的ＯＲゲート’ＩＪ−２ｂ　１乃至９−２ｂ８はその出力リード上 に論理１出力信号を与える。

排他的ＯＲゲート９−２ｂ　１乃至’ＩＪ−２，ｂ８からの出力信号はＮＡＮＤ ゲート９−３ｂの入力リード（６１） へ印加される。従って、バス１１１ａ上にブランク文字が転送されると、ＮＡＮ Ｄゲート９−３ｂへの各入力信号は論理１であり、ＮＡＮＤゲート９−３ｂから の７出力信号は論理Ｏであり、ピリオドが転送されたということを表わす。

その反対に、非ピリオド文字がバス１１１ａ上を転送されラッチ９−１内にスト アされると、少なくとも１個の排他的ＯＲゲート９−２ｂ　１乃至９−２ｂ８が その排他的ＯＲゲートへ印加されたプログラム用信号と同一のデータ信号Ｄ○乃 至Ｄ７を受取り、且つその排他的ＯＲゲートからの出力信号は論理Ｏである。従 って、ＮＡＮＤゲート９−３ｂからの。

出力信号は論理１であり、非ピリオド文字が転送されたということを表わす。

ＮＡＮＤゲート９−３ｂからの出力信号がＤ型フリップフロップ９−５ａのＤ入 力リードへ印加される。フリップフロップ９−５８のＱ出力リードがＤ型フリッ プフロップ９−５ｂのＤ入力リードへ接続されており、そのＱ出力リードはＤ型 フリップフロップ９−５０のＤ入力リードへ接続されており、そのＱ出力リード はＤ型フリップ７０ツブＱ−５６のＤ入力リードへ接続されている。フリップ７ ０ツブ９−５ａ乃至９−５ｄ　、Ｄ型フリップフロップＱ−５ａ乃至Ｑ−５ｄは 、例えば、ナショナルによって（６２）　竹表昭５９−５０００６８　（２１） 製造されている７４１７５ｑｕａｄ　［）型フリップフロップの１個のフリップ フロップを有している。フリップフロップＱ−５ａ乃至Ｑ−５６の各々は、大容 量記憶装置１１１（第８図）によって供給されその有効データがバス１１１ａ上 に与えられるということを表わす有効データ信号からそれらのクロック信号を受 取る。

単語の終りは非ブランク文字とその後にブランク文字とを続けることによって表 わされているので、ＮＡＮＤゲート９−６の一方の入力リードがフリップフロッ プ９−４ｂのＱ出力リードへ接続されており、ＮＡＮＤゲート９−６の一方の入 力リードがフリップフロップ９−４ａのＱ出力リードｌ＼接続されている。従っ て、バス１１１ａ上を最も最近転送された文字がブランクである場合には、フリ ップフロップ９−４８からのＱ出力信号は論理１である。同様に、バス１１１ａ 上を転送されたその前の文字が非ブランク文字である場合には、フリップフロッ プＱ−４ｂからのＱ出力信号は論理１である。ＮＡＮＤゲート９−６の両方の入 力リードが論理１信号を受取っている場合には、ＮＡＮＤゲート９−６によって 発生され出力リード９−６ａ上に得られるＥＯＷ出力信号は論理Ｏであり、単語 の終りが検知され。

たということを表わす。その他の全ての時間に於い（６３） では、フリップフロップ９−４８のＱ出力リードが論理Ｏ信号（バス１１１ａ上 を最も最近転送された文字が非ブランク文字であることを表わす）を供給するか 、又はフリップフロップ９−４ｂからのＱ出力リードが論理Ｏ信号を供給して、 前に受取った文字が非ブランク文字ではなかったということを表わすか、又はそ の両方であり、その際にＮＡＮＤゲート９−６から論理１ＥＯＷ信号を発生させ る。

同様に、文章の終りはピリオドの後に２個のブランクを続けることによって表わ されているので、出力リード９−７ａ上にＥＯ８信号を発生するＮＡＮＤゲート ９−７は３個の入力リードの１つをフリッ７’７０ツ７９−４ａ　、９−４ｂ及 び９−５ＣのＱ出力リードの各々へ接続させている。この様に、最も最近受取っ た２個の文字がブランクである場合には、フリップ７０ツブ９−４ａ及び９−４ ｂは論理１Ｑ出力信号を供給し、又これら２個のブランク文字より先行する文字 がピリオドである場合には、フリップフロップ９−５Ｃは論理１Ｑ出力信号を供 給し、その際にＮＡＮＤゲート９−７から出力リード９−７ａ上に論理０ＥＯ８ 信号を発生させる。

同様に、パラグラフの終りはピリオドの後に３個のブランクを続けて表わしてい る。従って、ＮＡＮＤゲート９−８はその入力リードの１つをフリップ（６４） フロップ９−４ａ　、９−４ｂ　、９−４ｃ及び９−５ｄのＱ出力リードの各々 へ接続させている。この様に、最も最近受取った３個の文字が全てブランクであ る場合には、フリップフロップ９−４ａ乃至９−４ＣがＮＡＮＤゲート９−８の ３個の入力リードへ論理１Ｑ出力信号を供給する。これら３個のブランクより先 行する文字がピリオドである場合には、フリップフロップ９−５ｄはＮＡＮＤゲ ート９−８の残りの入力リードへ論理１Ｑ出力信号を供給し、その際にＮＡＮＤ ゲート９−８から出力リード９−８バス１１１ａ上を転送されて最も最近受取っ た４個の文字がピリオドとその後に３個のブランクが続くものでない場合には、 フリップフロップ９−４ａ。

９−４ｂ　、９−４ｃ及び９−５ｂからの少なくとも１個のＱ出力信号は論理０ であり、その際にＮＡＮＤゲート９−８から出力リード９−８ａ上に論理１れな かったことを表わす。

ＥＯＷ、ＥＯ８及びＥＯＰ信号は、夫々、非ブランク文字とその後に続くブラン ク、ピリオドとその後に続く２個のブランク及びピリオドとその後に続く３個の ブランクによって寧ろ一般的に表わされているので、単語の終り９文章の終り及 びパラグラフ（６５） の終りを検出する為に、排他的ＯＲゲート９−２ａ及び９−２ｂのアレイを使用 し各排他的ＯＲゲートのプログラム用リードを論理０又は論理１電位へハードワ イヤード接続させることが望ましい。しかしながら、屡々大容量記憶装置１１１ 内にストアされているＥＯＤ、ＥＯＣ及びＥＯＴ信号は使用されているデータベ ースによって種々の特別の文字を使用している。例えば、成るシステムに於いて は、ＥＯＤ信号を１６進数のＦＦとして大容量記憶装置１１１内にストアしてい る場合があり、一方別のシステムに於いてはＥＯＤ信号を１６進数のＦＡとして 大容量記憶装置１１１内にストアしている場合がある。

従って、デリミツタ論理１１３がＥＯＤ、ＥＯＣ及びＥＯＴ信号の存在を検出す る場合にこれらの信号が使用中の特定のシステムに於ける大容量記憶装置１１１ 内に於いてどの様な形でストアされているがということとは無関係に検出するこ とが可能である様にプログラムすることが可能な能力をデリミツタ論理１１３に 設けることが望ましい。

第９図に示したデリミツタ論理１１３の残部は、大容量記憶装置１１１内にスト アされている任意の３個の所望の文字を検出する為にプログラムすることが可能 である。本実施例に於いては、第９図の回路によって検出されるこれら３個の文 字は、文章の（６６）　７％表昭５９−ｂＵＵＯＧ８　（２２）終り（ＥＯＤ） 、、輩の終り（ＥＯＣ）及び名称の終り（ＥＯＴ）を表わす為に使用される文字 である。

デリミツタ論理１１３のプログラム動作は、比較を行なう為に大容量記憶装置１ １１からバス１１１ａヘデータを転送する前に行なわれる。この様な転送に先だ って、プログラム用論理１１６（第８図）がバス１１１ａ上に信号を供給し、Ｅ ＯＤ、ＥＯＣ及びＥＯＴデリミツタとして機能する大容量記憶装置１１１内にス トアされている文字に関しデリミツタ論理１１３を予めプログラムすべく機能す る。例えば、プログラム用論理１１６は、最初に、ラッチ９−９（例えば、ナシ ョナルによって製造されている７４３７４装置を有している）が大容量記憶装置 １１１内にストアされているＥＯＤデリミツタ文字に対応する２進数信号の反転 したものをストアする様にさせる。従って、例えば、大容量記憶装置１１１内に ストアされているＥＯＤデリミツタ文字が１６進数のＦＦ　（２進数１１１１１ １１１）である場合には、その反転したものである（２進数ｏｏｏｏｏｏｏｏ　 ）がラッチ９−９内にストアされる。この様なストアを行なう動作は、プログラ ム用論理１１６がバス１１１ａ上にｏ。

ｏｏｏｏｏｏと等しいデータビットＤｏ乃至Ｄ７を供給し、且つ適宜のクロック 信号ＣＬＫがこのデータをラッチ９−１内にストアさせることによって行なわれ る。

（６７） プログラム用論理１１６は、又、０００のアドレス信号をバス１１１ａのアドレ スリードＡ○乃至Ａ２の夫々の上に供給する。アドレス信号０００はデコーダ９ −１８（例えば、ナショナルによって製造されている７４１３８を有している） のアドレス入力リードへ印加される。プログラム用論理１１６は、又、適宜のチ ップイネーブル信号Ｅ１乃至Ｅ３をデコーダ９−１８へ供給し、その際にデコー ダ９−１８をイネーブルさせる。これらの入力信号に応答して、デコーダ９−１ ８は正方向に向かうクロック信号ＣＬＫ９−０を供給し、それはラッチ９−９へ 印加される。

この正方向へ向かうクロック信号ＣＬＫ９−０はリード９−１ａ乃至９−１ｈ　 （即ち、プログラム用論理１１６によってラッチ９−１内にストアされているデ ータ）上に存在するデータをラッチ９−９内にストアさせる。このデータは、プ ログラム用論理１１６がラッチ９−９内に別の８ビット単語をストアするまでラ ッチ９−９内にストアされる。通常、与えられているデータベースは例えばＥＯ Ｄの様なデリミツタ文字を変化させないので、このデータは装置を据付けた時に １度だけラッチ９−９内にロードさせることが必要である。しかしながら、デリ ミツタ論理１１３の信頼性のある動作を確保する為に、周期的に２進数ｏｏｏｏ ｏｏｏｏをラッチ９−９へ再ロード（６８） させて、ラッチ９−９内にストアされているデータをその意図されている値から 逸らせることがある様な何等かの初期的な欠陥が発生したとしてもラッチ９−９ 内に適切なデータがストアされていることを確保する様にすることが望ましい。

本文書比較器の動作中、文字データが大容量記憶装置１１１（第８図）からバス １１１ａへ転送され、且つ排他的ＯＲゲートアレイ９−２ａ及び９−２ｂによっ て比較されると共に、同時的に、排他的ＯＲゲートアレイ９−２０によってラッ チ９−９内にストアされているデータと比較され、ＥＯＤ文字がバス１１１ａ上 を転送されたか否かを決定する。従って、ＥＯＤ文字（１６進数のＦＦ）がバス １１１ａ上を転送されている場合には、論理１信号が排他的ＯＲゲートアレイ９ −２Ｃの各排他的ＯＲゲート９−２ｃｌ乃至９−２６８の一方の入力リードへ印 加される。ラッチ９−９内にストアされているデータは連続的に排他的ＯＲゲー ト９−２ｃ　１乃至９−２Ｃ８の他方の入力リードへ印加される。従って、ＥＯ Ｄ文字がバス１１１ａ上を転送される場合には、排他的ＯＲゲーｔ−９−２ｃ　 １乃至９−２ｃ８の一方の入力リードへ印加されるデータ信号Ｄｏ乃至’Ｄ７は 排他的ＯＲゲート９−２０１乃至９−２ｃ８の他方の入力リードへラッチ９−９ によって印加される（６９） データの反転したものであり、その際に各排他的ＯＲゲート９−２ｃ’ｌ乃至９ −２ｃ８からその出力リード上に論理１信号を供給させる。これらの出力信号は 更にＮＡＮＤゲート９−１０の入力リードへ印加され、従ってＮ　Ａ　Ｎ　Ｄゲ ート９−１０は出力り一ド９−１０ａ上に論理０ＥＯＤ信号を供給し、ＥＯＤ文 字がバス１１１ａ上に存在するということを表わす。その逆に、ＥＯＤ文字以外 の文字がバス１１１ａ上に転送される場合、少なくとも１個の排他的ＯＲゲート ９−２ｃ１乃至９−２ｃ８がその排他的ＯＲゲートがラッチ９−９から受取るデ ータと同一のデータ信号Ｄｏ乃至Ｄ７を受取り、且つその排他的ＯＲゲートから の出力信号は論理Ｏであって、従ってＮＡＮＤゲート９−１０からのＥＯＤ信号 は論理１となり、ＥＯＤ文字がバス１１１ａ上を転送されなかったということを 表わす。

同様に、ラッチ９−１１．排他的ＯＲアレイ９−２ｄ及びＮ　Ａ　Ｎ　Ｄゲート ９−１２が、端子９−１２ａ上にＥＯＣ信号を供給し、章の終り（ＥＯＣ）文字 がバス１１１ａ上に転送されたか否かということを表わす。従って、例えば、Ｅ ＯＣ文字が１６進数のＦＥ　（２進数１１１１１１１０）である場合には、文書 比較プロセスを行なう前に、プログラム用論理１１６がｏｏｏｏｏｏｏｉに等し いデータ信号Ｄ７乃至Ｄｏを供給し、且つこの信号をＯＯｌのアドレス信号Ａ２ 乃至Ａ○を供給することによってラッチ９−１１内にストアさせ、又そのアドレ ス信号は、適宜のイネーブル信号Ｅ１乃至Ｅ３と共に、デコーダ９−１８へ印加 され、該デコーダは正方向に向かうＣＬＫ９−１信号を供給し、その信号はラッ チ９−１１へ印加される。この様にして、文書データが大容量記憶装置１１１（ 第８図）からバス１１１ａへ転送されると、各文書文字は排他的ＯＲゲートアレ イ９−２ｄによってラッチ９−１１内にストアされているデータと比較され、且 つＥＯＣ信号が出力端子９−１２ａ上に与えられて、ＥＯＣ文字がバス１１１ａ 上に転送されたか否かということを表わす。

同様に、ラッチ９−１３．排他的ＯＲアレイ９−２ｅ及びＮＡＮＤゲ〜ト９−１ ４は、端子９−１４ａ上にＥＯＴ信号を供給し、章の終り（ＥＯＴ）文字がバス １１１ａ上に転送されたか否かということを表わす。従って、例えば、ＥＯＴ文 字が１６進数のＦＤ（２進数１１１１１１０１）である場合には、文書比較プロ セスを行なう前に、プログラム用論理１１６が００００００１０に等しいデータ 信号Ｄ７乃至ＤＯを供給し、且つこの信号を０１０のアドレス信号Ａ’２乃至Ａ Ｏを供給することによってラッチ９−１３内にストアさせ、そのアドレス信号は 、適宜のイネーブル信（７１） 号Ｅ１乃至Ｅ３と共に、デコーダ９−１８へ印加され、そのデコーダは正方向に 向かうＣＬＫ９−２信号を供給し、その信号はラッチ９−１３へ印加される。こ の様に、文書データが大容量記憶装置１１１（第８図）からバス１１１ａへ転送 されると、各文書文字が排他的ＯＲゲートアレイ９−２ｅによって比較され、且 つＥＯＴ信号が出力端子９−１４ａ上に与えられて、ＥＯＴ文字がバス１１１ａ 上に転送されたか否かということを表わす。

当然、ＥＯＷ、ＥＯ３及びＥＯＰを表わす特別の文字を使用するデータベースシ ステムに対しては、ラッチ９−９．排他的ＯＲゲートアレイ９−２０及びＮＡＮ Ｄゲート９−１０と類似する回路であってこれらの回路要素がＥＯＤ文字を検出 するのに使用される場合と類似した方法で使用することが可能である。更に、排 他的ＯＲゲートアレイ９−２８及び９−２ｂのプログラム用リードは論理Ｏ又は 論理１信号へハードワイヤード接続されることが必要ではないが、所望により、 記憶装置から与えられる出力信号へワイヤ接続させることが可能である。更に、 １個又はそれ以上のラッチ９−９．９−１１及び９−１３を排他的ＯＲゲートア レイ９−２０．９−２ｄ及び９−２ｅのプログラム用入力リードを夫々適宜の論 理Ｏ及び論理１信号へハードワイヤード接続（７２） することによって置換させることが可能である。しかしながら、前述した如く、 ラッチ９−９．９−１１及び９−１３を使用することによって、第９図のデリミ ツタ論理１１３を、データベースがどの様な特別のＥＯＤ、ＥＯＣ及びＥｏ１文 字を使用するかということに拘わらず、任意のデータベースと共に使用すること が可能である。

単語論理１１２ 第１２図を参考に、単語論理１１２の動作について説明する。第１２図は、８個 の文字までの予め定めた文字列を検出することの可能な単語論理１１２の１部を 示している。第１２図には示してないが、単語論理１１２は大容量記憶装置１１ １（第８図）とバス１１１ａとの間に設けたラッチ（例えば、ナショナルによっ て製造されている７４３７３装置）を有しており、大容量記憶装置１１１からの データ出力をストアし、且つ大容量記憶装置１１１によって次のデータ単語が与 えられるまでこのデータを単語論理１１２の残部へ供給する。当然、本明細書の 開示内容を参考にして、当業者等が、８個の文字より多い（又は、所望により、 少ない）の文字列を検出することを可能とする様な本発明のその他の実施例を想 到することは容易である。更に理解すべきことであるが、単語論理１１２は、典 型的に、第１２図に（７３） 示した様なタイプの複数個の回路を有しており、従って複数個の文字列を同時的 に検出することが可能である。従って、例えば、本実施例に於いては、単語論理 １１２が第１２図に示したタイプの１６個の回路を包含しており、文字データが 大容量記憶装置１１１からバス１１１ａ上を転送されて来ると、各文字列が最大 ８個の文字を有する１６個の別々の文字列を同時的に検出することが可能である 。単語論理１１２内に包含されているこの様な各々の回路は同一であるので、第 １２図に示しである１個の回路の説明は単語論理１１２の動作を完全に説明する こととなる。

１例として、大容量記憶装置１１１（第８図）内にストアされている文字データ 内に単語“’ｋｎｉｆｅ”が発生する頻度を見付は出すことが望まれていると仮 定する。本実施例に於ける単語論理１１２は同時に１６個までの文字列を検出す ることが可能であるから、”ｋｎｉｆｅ”はその他の検出される単語から区別す る為に単語Ｏ又はＷＯとして言及することとする。最初に、第１２図の回路を単 語”ｋｎｉｆｅ”が出現する毎に検出することが可能である様にプログラムする 。これを行なう為に、プログラム用論理１１６（第８図）は、各文字ラッチ１７ −０乃至１７−７内に、単語“’ｋｎｉｆｅ”の各文字を表わす２進数信号の反 転したものに対応する２進数信号を順次ストアする。従って、プログラム用論理 １１６は、バス１１１ａ上に、デコーダ１６をイネーブルさせる為の適宜のイネ ーブル信号（不図示）と共に、００００のアドレス信号Ａ４乃至ＡＱを供給する 。これらのアドレス信号は、例えば、ナショナルによって製造されている７４１ ５４を有するデコーダ１６へ印加される。

この００００アドレス信号に応答して、デコーダ１６が正方向に向かうチップイ ネーブルＯ（ＣＥ○）信号を供給し、その信号は文字ラッチ１７−Ｏへ印加され 、従ってプログラム用論理１１６によってバス１１１ａ上に供給されたデータビ ットＤ７乃至Ｄｏをラッチ１７−ｏ内にストアさせる。文字“ｋ”はＡＳＣＩＩ に於いては２進数０１１０１０１１によって表わされているので、プログラム用 論理１１６はバス１１１ａ上に１００１０１００のＤｏ乃至Ｄ７信号を供給し、 その信号は文字ラッチ１７−０内にストアされる。

次いで、プログラム用論理１１６はｏｏｏｉのアドレス信号Ａ４乃至ＡＯを供給 し、それは、適宜のイネーブル信号と共に、デコーダ１１６から正方向に向かう ＣＥＩ信号を供給させ、その信号は文字ラッチ１７−１へ印加され、従って文字 ラッチ１７−１がプログラム用論理１１６によって供給されるＤ７乃至Ｄｏ倍信 号ストアする。この時点に於いて、プロ（７５） グラム用論理１１６は１００１０００１のＤ７乃至Ｄ○倍信号供給し、その信号 はＡＳＣＩＩに於いて文字“ｎ＋１を表わす２進数信号０１１０１１１０の反転 したものである。

同様に、プログラム用論理１１６は、逐次的にアドレス信号を発生し、そのアド レス信号は、適宜のイネーブル信号と共に、デコーダ１６から正方向に向かうＣ Ｆ２乃至ＣＥ７信号を供給し、その際にプログラム用論理１１６によって供給さ れるデータ単語を文字ラッチ１７−２乃至１７−７へ夫々ストアさせる。選択さ れた単語がｋｎｉｆｅ　”であるから、文字ラッチ１７−２内にストアされるデ ータは２進数１００１０１１０であり、それはＡＳＣＩＩに於ける文字”ｉ”の ２進数表示の反転したものに対応する。文字ラッチ１７−３内にストアされてい るデータは２進数１００１１００１　（文字”ｆ”の反転したもの）であり、且 つ文字ラッチ１７−４内にストアされているデータは２進数１００１１０１０　 （文字１１０″の反転したもの）である。単語“’ｋｎｉｆｅ”は５個の文字の みを有しているので、文字ラッチ１７−５乃至１７−７の中に何がストアされて いるかということは重要ではなく、文字ラッチ１７−５乃至１７−７によって検 出される文字の有無及びそれと関連したコンポーネントはＮＡＮＤゲート２２− ５乃至２２−７によって夫々遮蔽され、出力リード１１２ａ　−０上に供給され る（７６） ＷＯＲＤＯ出力信号上には何等影響を与えることはない。出力リード１１２ａ− ００はバス１１２ａを形成する１６個のリード（リード１１２ａ−１乃至１１２ ａ−１５は不図示）の１個を有している。リード１１２ａ−０乃至１１２ａ−１ ５は、夫々、単必要としない文字の遮蔽動作は以下の如くに与えられる。所要の データをラッチ１７−Ｏ乃至１７−７内ヘロードした後に、プログラム用論理１ １６が、ＮＡＮＤゲ−１−２２−０乃至２２−７　ニヨッＴ　ト（Ｄ文字を遮蔽 すべきかということを定義付ける８ビツトのデータ単語をバス１１１ａ上にセッ トする。この８ビツトの遮蔽用単語は、適宜の信号に応答してプログラム用論理 １１６から発生されるデコーダ１６からのＣＥ８信号に応答してデコーダ２１に よって供給されるクロック信号を受取ることによってラッチ２０（例えば、ナシ ョナルによって製造されている７４３７４で構成される）内ヘスドアされる。デ コーダ２１は、例えば、ナショナルによって製造されている７４１３８を有して いる。”ｋｎｉｆｅ”は５個の文字を有しているのみであるから、プログラム用 論理１１６によって供給されラッチ２０内にストアされる８ビツトの遮蔽用デー タは２進数０００１１１１１であり、（７７） 文字ラッチ１７−５乃至１７−７によって検出される３個の文字及びそれらと関 連したコンポーネントが遮蔽されるべきであるということを表わす。

第１２図のＷ　ＯＲＤ　０回路の文字ラッチ１７−Ｏ乃至１７−７及び遮蔽用ラ ッチ２０をプログラムした後に、ＷＯＲＤＩ乃至ＷＯＲＤ１５回路の文字ラッチ 及び遮蔽用ラッチは、ＷＯＲＤＯ回路が単語”ｋｎｉｆｅ　”の発生を検出する と周鍔にこれらのＷＯＲＤｌ乃至ＷＯＲＤ１５回路が付加的な単語を検出するこ とが可能である様にプログラムされる。

次いで、大容量記憶装置１１１はその記憶内容を各文字毎にバス１１１ａへ転送 する。バス１１１ａへ転送される各文字の各データビットＤ７乃至り。

は８個の排他的ＯＲゲートの一方の入力リードへ印加される。この様な排他的Ｏ Ｒゲートの各々は文字ラッチ１７−０乃至１７−７の１つと関連付けられている 。従って、Ｄｏビットは文字ラッチ１７−○と関連付けられている排他的○Ｒゲ ート１８−Ｏａの一方の入力リードへ印加され、文字ラッチ１７−１と関連付け られている排他的ＯＲゲーｔ−１ｓ−ｉａの一方の入力リードは・・・及び文字 ラッチ１７−７と関連付けられている排他的ＯＲゲート１８−７ａの一方の入力 リード。各排他的ＯＲゲートの他方の入力リードはそれと関連した文字ラッチ１ ７−０乃至１７−７から適宜のビットを受取る。従って、排他的ＯＲゲート１８ −Ｏａは文字ラッチ１７−０内にストアされている最小桁ビット及びバス１１１ ａからＤｏ倍信号受取る。同様に、排他的ＯＲゲート１８−Ｏｉｌは文字ラッチ １７−Ｏ内にストアされている２番目の最小桁ビット及びバス１１１ａからＤ１ 信号を受取る、等々である。文字ラッチ１７−０は文字“ｋ”がバス１１１ａ上 にセットされると、検出されるべき最初の文字”ｋ”の２進数の反転したものを ストアするので、各排他的ＯＲゲート１８−Ｑａ乃至１８−Ｏｈは相補入力信号 （即ち、一方の入力信号が高であり他方の入力信号が低である）を受取る。従っ て、各排他的ＯＲゲート１８−Ｏａ乃至１８−Ｏｈからの出力信号は論理１であ り、それはＮＡＮＤゲート１９−０の入力リードへ印加され、従ってＮＡＮＤゲ ート１９−０から論理Ｏｋ出力信号が供給される。その反対に、”ｋ”以外の文 字がバス１１１ａ上にセットされると、少なくとも１個の排他的ＯＲゲート１８ −Ｏａ乃至１８−Ｏｈがその入力リード上に同一の信号（即ち、両方が論理０で あるか又は両方が論理１である）を受取り、従ってその排他的ＯＲゲートは論理 ・Ｏ出力信号を発生し、その為にＮＡＮＤゲート１９−Ｏは論理１に出力信号を 供給し、その文字“′に°′が検出されなが（７９） つたということを表わす。

同様に、残りの文字ラッチ１７−１乃至１７−４及びそれらと関連した排他的Ｏ Ｒゲート及びＮＡＮＤゲートは、文字“＃ｎ　ＩＴ　、ｌｌｉ　ＩＴ、“ｆ”及 び“ｅ”が夫々検出された場合にＮＡＮＤゲート１９−１乃至１９−４の出力リ ード上に論理Ｑｎ、ｉ、ｆ及びｅ信号を供給する。何時の場合に於いても、ＮＡ ＮＤゲート１９−１乃至１９−４の出力リード上の信号は論理１である。

ＮＡＮＤゲート１９−Ｏ乃至１９−７からの出力信号は、夫々、遮蔽用ＮＡＮＤ ゲート２２−○乃至２２−７の一方の入力リードへ印加される。遮蔽用ＮＡＮＤ ゲート２２−Ｏ乃至２２−７は、マスク用ラッチ２０内にストアされているマス ク用単語に従ってＮＡＮＤゲート１９−Ｏ乃至１９−７によって供給される検出 された文字信号を遮蔽する。マスク用ラッチ２０内にストアされている最小桁ビ ットがＮＡＮＤゲート２２−〇の他方の入力リードへ印加され、そのマスク用ラ ッチ２０内にストアされている２番目の最小桁ビットがＮＡＮＤゲート２２−１ の他方の入力リードへ印加され、等々であり、マスク用ラッチ２０内にストアさ れている最大桁ビットはＮＡＮＤゲート２２−７の他方の入力リードへ印加され る。遮蔽用ラッチ２ｏ内にストアされている（８０） ３個の最大桁ビットはＯであり、且つこれらの論理０はＮＡＮＤゲート２２−５ 乃至２２−７の一方の入力リードへ印加されるので、ＮＡＮＤゲート２２−５乃 至２２−７は常に論理１信号をそれらの出力リード上に供給する。従って、ＮＡ ＮＤゲート１９−５乃至１９−７からの出力信号がＮＡＮＤゲート２２−５乃至 ２２−７の夫々の一方の入力リードへ印加されたとしても、これらのＮＡＮＤゲ ート１９−５乃至１９−７からの信号はＮＡＮＤゲート１９−５乃至１９−７に よって供給される出力信号には何の影響も与えることがない。その逆に、遮蔽用 ラッチ２０内にストアされている５個の最小桁ビットは論理１であるから、ＮＡ ＮＤゲート２２−Ｏ乃至２２−４によって供給される出力信号はＮＡＮＤゲート １９−０乃至１９−４によって夫々供給される信号の反転したものである。従っ て、文字“ｋ”がバス１１１ａ上にセットされると、ＮＡＮＤゲート１９−Ｏは 論理Ｏｋ倍信号ＮＡＮＤゲート２２−○の一方の入力リードへ供給し、該ゲート は論理１に出力信号を供給する。同様に、文字”ｎ”がバス１１１、ａ上にセッ トされると、ＮＡＮＤゲート２２−１が論理１ｎ出力信号を供給し、文字“ｉ” がバス１１１ａ上にセットされると、ＮＡＮＤゲート２２−２が論理１１出力信 号を発生し、文字“ｆ″がバ（８１） ス１１１ａ上にセットされると、ＮＡＮＤゲート２２−４が論理１ｆ出力信号を 発生し、又文字”ｅ″がバス１１１ａ上にセットされると、ＮＡＮＤゲート２２ −５が論理１ｅ出力信号を発生する。前述した如く、文字列”ｋｎｉｆｅ”に対 するサーチを行なう場合に必要でない文字を検出することに対応してＮＡＮＤゲ ート２２−５乃至２２−７は常に論理１出力信号を供給する。

ＮΔＮＤゲート２２−Ｏ乃至２２−７からの出力信号は、夫々、シフトレジスタ ２３−Ｏ乃至２３−７の入力リードへ印加される。シフトレジスタ２３−０は８ ビツトのシフトレジスタであり、シフトレジスタ２３−１は７ビツトのシフトレ ジスタであり、シフトレジスタ２３−２は６ビツトのシフトレジスタである等々 であり、且つシフトレジスタ２３−７は１ビツトのシフトレジスタである。シフ トレジスタ２３−０乃至２３−７は、例えば、ナショナルによって製造されてい る複数個の７４１７４ｈｅｘＤ型フリツプフロツプを適宜接続することによって 形成されている。シフトレジスタ２３−Ｏ乃至２３−７の各々は大容量記ｍ装置 １１１（第８図）によってバス１１１ａ上に供給されるクロック信号を入力リー ド２３−７ａ上で受取り、有効なデータ文字がバス１１１ａ上に存在するという ことを表わす。ＮＡＮＤゲート２２−Ｏ乃至２２−７によって与えられる信号は シフトレジスタ２３−Ｏ乃至２３−７によって受取られ、且つ各シフトレジスタ ２３−０乃至２３−７・つ１容はリード２３−７ａ上に於いて各クロック信号を 受取る毎にそのシフトレジスタ・内を入′立の最大桁ビットヘシフトさせる。こ の様に、シフトレジスタ２３−０乃至２３−７によって与えられる出力信号は検 出された文字の位置関係を表わしている。

単語“ｋｎｉｆｅ”が検出されたということを表わす論理０ＷＯＲＤＯ信号を供 給し、且つ単語“’ｋｎｉｆｅ”が検出されなかった場合に論理１ＷＯＲＤＯ信 号を供給する為に、シフトレジスタ２３−Ｏ乃至２３−７が使用されている。こ の例に於いては、文字列”ｋｎｉｆｅロロロ″を検出する場合であり、尚各゛′ 口”は°’ｄｏ“ｎｔ　ｃａｒｅ”文字を表わしている。文字列“ｋｎｉｆｅロ ロロ″を検出する為には、最も最近に検出された文字が”ｄｏ’ｎｔ　Ｃａｒｅ ”文字でなければならず、２番目の最も最近に検出された文字も又“ｄ　Ｏ’ｎ 　ｔ　Ｃａｒｅ”文字でなければならず、３番目に最も最近に検出された文字も 又”ｄｏ’ｎｔ　Ｃａｒｅ”文字でなければならず、４番目に最も最近に検出さ れた１文字は文字゛ｅ　”でなければならず、５番目に最も最近に検出された文 字は１ｌｆｌｌでなければならず、６番目に最も最近に検出された文字は”ｉ” でなければならず、（８３） ７番目に最も最近に検出された文字はｎ″でなければならず、且つ８番目に最も 最近に検出された文字は“ｋ”でなければならない。従って、文字゛ｋ”は８番 目に最も最近に検出された文字でなければならないので、文字“ｋ　”が何時検 出されたかということを表わすＮＡＮＤゲート２２−Ｏからの出力信号は８ビツ トのシフトレジスタ２３−Ｏへ印加される。同様に、文字゛ｎ　”は７番目に最 も最近に検出された文字でなければならないので、文字１ｔｎＩ＋が何時検出さ れたかということを表わすＮＡＮＤゲート２２−１からの出力信号は７ビツトの シフトレジスタ２３−１の入力リードへ印加される等々である。

“ｋｎ　ｉ　ｆｅロロ四″という綴りの文字が適切な順番を以って検出されると 、各シフトレジスタ２３−Ｏ乃至２３−７からの出力信号は論理１であり、それ は次いでＮＡＮＤゲート２３−８の入力リードへ印加され、ＮＡＮＤゲート２３ −８は出力リード１１２ａ−０上に論理０ＷＯＲＤＯ信号を供給し、従って″ｋ ｎｉｆｅ　”が検出されたということを表わす。その他の全ての場合に於いては 、シフトレジスタ２３−Ｏ乃至２３−７からの少なくとも１個の出力信号は論理 ０であり、従ってＮＡＮＤゲート２３−８は出力リード１１２ａ　−０上に論理 ＩＷＯＲＤＯ信号を供給し、従って’　ｋｎｉｆｅ”が検出されなかったとい（ ８４） うことを表わす。

本明ＩＢＩの開示内容を参考にして、当業者等が、所望により、プログラム用ラ ッチ１７−Ｏ乃至１７−７及びそれらと関連したコンポーネントが、前述した如 （”ｋｎｉｆ１３０ロロ″よりも文字列“ロロロｋｎｉｆｅ”を検出する様に単 語論理１１２を容易にプログラムすることが可能であることは明らかである。

この場合には、遮蔽用ラッチ２０内にストアされる遮蔽用単語は１１１１１００ ０であり、文字ラッチ１７−Ｏ乃至１７−３及びそれらと関連したコンポーネン トによって検出される３個の文字が夫々ＮＡＮＤゲート２２−Ｏ乃至２２−３に よって遮蔽されるべきであるということを表わす。この実施例に於いては、“ｄ ｏｎｔ　Ｃａｒｅ”文字が検出されるべき文字に先行し、ｊを検出されている文 字列内に於ける’ｄｏ°ｎｔ　ｃａｒｅ”文字の数として、１個の文字後ではな く検出されている文字列内の最後の文字を検出するとＷＯＲＤ○信号が低となる （即ち、゛ロロロｋｎｉｆｅ”の場合にはｊ＝３である）。

更に、本明細書の開示内容を参考にして、当業者等が、所望により、プログラム 用う又チ１７−Ｏ乃至１７−７及びそれらと関連したコンポーネントが文字列゛ ｅｆ　ｉ　ｎｋロロロ”を検出する様に単語論理１１２を容易にプログラムする ことが可能であること（８５） が明らかである。この場合には、遮蔽用ラッチ２０内にストアされる遮蔽用単語 は０００００１１１であり、文字ラッチ１７−５乃至１７−７及びそれらと関連 したコンポーネントによって検出される３個の文字が夫々ＮＡＮＤゲート２２− ５乃至２２−７によって遮蔽されるべきであるということを表わす。しかしなが ら、この場合には、シフトレジスタ２３−〇は１ビツトのシフトレジスタであり 、シフトレジスタ２３−１は２ビツトのシフトレジスタであり、シフトレジスタ ２３−２は３ピツトのシフトレジスタである等々であり、且つシフトレジスタ２ ３−７は８ビツトのシフトレジスタである。

更に、本明細書の開示の内容を参考にして、当業者等が、所望により、プログラ ム用ラッチ１７−Ｏ乃至１７−７及びそれらと関連したコンポーネントが文字列 ″゛ロロロｆｉｎｋ”を検出する様に単語論理１１２をプログラムすることが可 能であることが明らかである。この場合には、遮蔽用ラッチ２０内にストアされ る遮蔽用単語は１ｉｉｏｏｏｏｏであり、文字ラッチ１７−０乃至１７−２及び それらと関連するコンポーネントによって検出される文字は夫々ＮＡＮＤゲート ２２−ｏ乃至２２−２によって遮蔽されるべきであるということを表わす。この 場合には、シフトレジスタ２３−Ｏは１ビツトのシフトレジスタである等々であ り、又シフトレジスタ２３−７は８ビツトのシフトレジスタである。

大文字又は小文字の発生を検出することが望まれる場合には、大容量記憶装置１ １１から受取られる６番目の最小桁ビットが高に保持され、且つ単語ラッチ１７ −Ｏ乃至１７−６がデータをロードされて所望の単語を形成する大文字を検出す る。一方、大容量記憶装置１１１から受取られる６番目の最小桁ビットが低に保 持され、且つ単語ラッチ１７−Ｏ乃至１７−６へデータがロードされて、所望の 単語を形成する小文字を検出する。何れの場合にも、大文字と小文字とを区別す る６番目の最小桁ビットは実効的に遮蔽されるので、大文字及び小文字の両方が ラッチ１７−Ｏ乃至１７−６及びそれらと関連したコンポーネントによって検出 される。本発明の別の実施例に於いては、６番目の最小排他的ＮＯＲゲート１８ −Ｏｂ　、　１８−１ｂ　、・・・１６−６ｂからの出力信号は高に維持され、 従って大文字又は小文字が検出されると６番目の最小桁ビットが実効的に遮蔽さ れ従って出力信号が供給される。

セット論理１１４ 第１０ａ図乃至第１０ｄ図はセット論理１１４の概略図を形成する。第１０図に は示してないが、セット論理１１４は人容貴記憶装置１１１（第８図）（８７） とバス１１１ａとの間に設けられたラッチ（例えば、ナショナルによって製造さ れている７４３７３８置）を有しており、大容量記憶装置１１１からのデータ出 力をストアし且つ次のデータ単語が大容量記憶装置１１１によって与えられるま でセット論理１１４の残部へこのデータを供給する。セット論理１１４は、ユー ザーのサーチ計画によって定義されて、同一の文章、パラグラフ、文書等の中に １組の選択された単語が何時検出されるかということを決定する機能を有する。

例えば、第１０ａ図に示しであるセット論理１１４の部分は、予め定義した１組 の単語０乃至３（即ち、単語論理１１２（第８図及び第１２図に図示）によって 発生されるユーザーが定義した１組のＷＯ乃至Ｗ３信号）が同一の文章又はパラ グラフ等の中に何時検出されるかということを検出する。

前述した如く、ＷＯ乃至Ｗ３信号は単語デコード論理１１２（第１２図）によっ て供給される。第１２図に示したセット論理１１４は１６個の単語信号のである が、本明細書の開示内容を参考にすれば当業者等にとって明らかな如く、セット 論３１１１４は任意の数の単語で動作する用に構成することが可能なものであり 、それらの単語の各々が、例えば、単語論理１１２を形成する第１２図に示した 同数の回（８８） 路の唯１つのものによって検出される様に構成することが可能である。更に、こ こに完全に開示する如く、セット論理１１４は、各組が複数個即ち４個の単語で 発生される複数個の組を形成することが可能である。本明ａＳの開示内容を参考 にすれば当業者等にとって容易に明らかな如く、セット論理１１４は、各組が任 意の数の単語に応答して発生される様な任意の数の組を形成する様に構成するこ とが可能である。第１０図に示したセット論理１１４の実施例は４個の実質的に 同等な副回路（この様な副回路の１つを第１０ａ図乃至１０６図の各々に詳しく 示しである）で形成されているので、第１０ａ図の副回路の動作に関する以下の 説明は第１０ａ図乃至１０ｄ図に示した全体的なセット論理１１４の動作を説明 するのに十分なものである。

第１０ａ図に関し説明すると、リード９〜１ａ乃至９−１ｈが夫々データ信号Ｄ ｏ乃至Ｄ７を受取るべくバス１１１ａへ接続されている。デリミツタ信号（ＥＯ Ｔ、ＥＯＣ，ＥＯＤ、ＥＯＰ、ＥＯ８及ＵＥＯＷ＞がバス１１３ａによってデリ ミツタ論理１１３（ｌ第８図及び第９図）から受取られる。ｗｏ乃の適宜の部分 から受取られ、且つ夫々のＳＲラッチ（８９） 印加される。ラッチ１Ｏ−７ａ乃至１Ｏ−７ｄは、単語Ｏ乃至３の夫々が単語論 理１１２によって何時検出されたかということを表わすデータをストアすべく機 能する。ＳＲクラッチＯ−７ａ乃至１Ｏ−７ｄの各々は、例えば、ナショナルに よって製造されている［Ｉ　Ｍ、７４２７９装置の中に内蔵されている４個のラ ッチの１つを有している。

マルチプレクサ１０−３は、後に°詳述する如く、適宜のデリミツタ信号又は接 地を選択し、且つそれに応答して、ＲＥＳＥＴＡ信号を供給し、その信号はラッ チ１Ｏ−７ａ乃至１Ｏ−７ｄのＲＥＳＥＴ（Ｒ）入力リードへ印加され、ラッチ １０−７ａ乃至１０−７６をリセットさせてＲＥＳＥＴＡ信号が論理Ｏである場 合に論理Ｏをストアする。マルチプレクサ１０−３は、例えば、ナショナルによ って製造されている７４１５１装置を有している。ラッチ１０−１は、文書サー チ計画を実行する前に、文書比較器のプログラムを行なう際にバス１１１ａ上に プログラム用論理１１６（第８図）によって与えられる情報をストアする。ラッ チ１０−１は、例えば、ナショナルによって製造されている７４３７３装置を有 している。

ラッチ１Ｏ−８（例えば、７４３７４装置）は、ユーザーが定義した文書比較サ ーチ計画の実行を行なう（９０）　ｇ８ノ４日Ｂ５９−５０ｔｌＯＧ８　（２の 前に、本発明の文書比較器のプログラム動作を行なう際にバス１１１ａを介して ラッチ１０−８へプログラム用論理１１６（第８図）によって与えられる遮蔽用 情報をストアすべく機能する。論理ＡＮＤ回路１０−３６はＷＯ乃至Ｗ３３信を 論理ＡＮＤ及び論理ＮＡＮＤ状に結合しており、且つリード１Ｏ−１４ａ及び１ Ｏ−１６ａ上に夫々５ＥＴＩＡＮＤ信号を供給する。同様に、論理ＯＲ回路１０ −３７は、ＷＯ乃至Ｗ３３信を論理ＯＲ及び論理ＮＯＲ状に結合しており、且つ リード１Ｏ−１３ａ及び１Ｏ−１５ａ上に夫々５ＥＴ１０Ｒ（Ｓ１０Ｒ）及び５ ＥＴＩＯＲ（Ｓ１０Ｒ）信号を供給する。遮蔽用ラッチ１ｏ−８内にストアされ ている遮蔽用データによって遮蔽される場合には、論理ＡＮＤ回路１０−３６及 び論理ＯＲ回路１０−３．７は、デコーダ１０−３によって選択された信号が２ 度発生する間に単語Ｏ乃至３が検出されたか否かということを表わす出力信号を 供給し、その際に、例えば、同一の文章内に単語Ｏ乃至３が検出されたか否かと いうことを表わす出力信号を供給する。

セット論理１１４をプログラムする為には、先ず、プログラム用論理１１６（第 ８図）がラッチ１０−１内にストアされるべき情報をバス１１１ａのＤｏ（９１ ） 乃至Ｄ７データ線上にセットする。次いで、プログラム用論理１１６が適宜のＡ Ｏ乃至Ａ２及びＥｌ乃至Ｅ３３信を供給し、その際にマルチプレクサ９−１８（ 第９ａ図）から正方向に向かうＣＬＫｌ　０−１信号を発生させ、その信号はラ ンチ１０−１へ印加されて、その際にバス１１１ａ上のＤＯ乃至Ｄ７データをラ ッチ１０−１内にストアさせる。ラッチ１０−１内にストアされる３個の最小桁 ビットはマルチプレクサ１０−３のアドレス入力リードへ印加され、又、同様に 、ランチ１０−１内にストアされている次の３個の最小桁ビットがマルチプレク サ１０−４のアドレス入力リードへ印加される。マルチプレクサ１０−３へ印加 される３個のアドレス信号は、どのデリミツタ信号（又は、図示した如く接地接 続されているマルチプレクサ１０−３の入力リードがラッチ１０−１によって供 給されるアドレス信号に応答してマルチプレクサ１０−４によって選択される場 合には、接地）がマルチプレクサ１０−３いうことを定義する。例えば、セット 論理１１４のパワーアップ時に、フリップフロップ１Ｏ−７ａ乃至１Ｏ−７ｄの 内容をリセットすることが望まれる場合にＲＥＳＥＴＡ信号を発生する為にマル チプレクサ１０−３によって接地が選択される。次いで、（９２） プログラム用論理１１６く第８図）は遮蔽用ラッチ１０−８内にストアされるべ き遮蔽用データをバス１１１ａのＤｏ乃至Ｄ７データリード上ヘセットする。次 いで、プログラム用論理１１６はバス１１１ａ上にＡＯ乃至Ａ２及びＥｌ乃至Ｅ ３３信をセットし、これらの信号はデマルチプレクサ９−１８（第９ａ図）から 正方向に向かうＣＬＫＩ　Ｏ−２信号を発生させ、次いでその信号はラッチ１０ −８へ印加され、その際にバス１１１ａのリードＤｏ乃至Ｄ７上のデータをラッ チ１０−８内にストアさせる。ユーザーが定義したサーチ計画によって必要とさ れる場合には、セット論理１１４の残りのラッチ１〇−２，１０−９，１０−１ ０及び１０−１１をプログラムする為にプログラム用論理１１６はこれらのステ ップを繰返し行なう。

例えば、同一の文章内に単語パ旧ｏｏｄ″　（ＷＯＲＤｌ）と共に単語”ｋｎｉ ｆｅ”　（ＷＯＲＤＯ）が発生する全ての場合を大容量記憶装置１１１内にスト アされている文書情報の中から探し出すことが望まれていると仮定する。プログ ラム用論、理１１６は、前述した如く、単語論理１１２をプログラムし、ＷＯＲ ＤＯを単語”ｋｎｉｆｅ”とさせＷＯＲＤｌを単語”ｂｌｏｏｄ　”とさせ、従 って単ｎ　”　ｋｎｉｆｅ　”及び゛’ｂｌ（９３） を夫々発生させる様にする。同一の文章内にこれら２つの単語のみを探し出すこ とが望まれているので、ＥＯＳデリミツタ信号を受取ると共にラッチ１Ｏ−７ａ 乃至１Ｏ−７ｄはリセットされねばならない。

従って、プログラム用論理１１６はラッチ１０−１内に３個の最小桁ピッ“トを ストアし、それは、マルチプレクサ１０−３のアドレス入力リードへ印加される と、マルチプレクサ１０−３によってバス１１３ａを介して印加されるＥＯ８信 号を選択しＲＥＳＥＴＡ信号を発生させる。更に、この特定のサーチに於いては ＷＯＲＤＯ及びＷＯＲＤｌのみが興味のあるものであるから、プログラム用論理 １１６は遮蔽用ラッチ１０−８内に８ビツトの遮蔽用情報をストアさせ、それに より論理ＡＮＤ回路１０−３６によって発生される出力信号がＷ２及びＷ３信号 によって何等影響を受けることがない。

コノ例に於イテハ、単語″ｋｎｉｆｅ”及び’ｂｌｏｏｄ”は論理ＡＮＤ演算と して結合されるべきものであるから、論理ＯＲ回路１０−３７からの出力信号は 使用されず、従って遮蔽用ラッチ１０−８内にストアされている４個の最大桁ビ ットの値は重要ではない。

しかしながら、５１ＡＮＤ＝（ＷＯＡＮＤ　Ｗｌ）生させる為には、プログラム 用論理１１６によって供給され且つラッチ１０−８内にストアされる４個の最小 桁ビット（Ｄ４乃至Ｄｏ）は、夫々、１１００に等しくなければならない。この 様に、遮蔽用ラッチ１０−８内にストアされる最小桁ビットは論理０であり、そ れはＮＯＲゲート１０’−１２ｈの一方の入力リードへ印加される。論理○信号 がＮＯＲゲート１Ｏ−１２ｈの一方の入力リードへ印加されると、フリップフロ ップ１Ｏ−７ａのＱ出力リードへ接続されているＮＯＲゲート１０−１２ｈの他 方の入力リードがＮＯＲゲート１０−１２１１からの出力信号を制御する。同様 に、２番目の最小桁ビットが論理Ｏである場合には、それはＮＯＲゲート１０− １２９の一方の入力リードへ印加されるものであって、フリップフロップ１Ｏ− ７ｂのＱ出力リードへ接続されているＮＯＲゲート１Ｏ−１２（ｌの他方の入力 リードがフリップフロップ１Ｏ−７ｂ内にストアされているＷ１信号に応答して ＮＯＲゲート１０〜１２ｇからその出力信号を発生させる。遮蔽用ラッチ１０− ８内にストアされている３番目及び４番目の最小桁ビットは論理１であってその 各々が夫々Ｎ。

Ｒゲート１０−１２ｆ及び１Ｏ−１２ｅの一方の入力リードへ印加されるので、 ＮＯＲゲート１ｏ−１２ｅ及び１Ｏ−１２ｆは常に論理０出力ｉ号を供給（９５ ） し、ラッチ１Ｏ−７ｃ及び１Ｏ−７ｄの夫々にストアされるＷ２及びＷ３信号（ 従ってＷＯＲＤ２及びＷＯＲＤ３）は重要ではなく、且つ論理ＡＮＤ回路１０− ３６によって実行される論理演算に関与することがないということを表わす。

ＮＯＲゲート１Ｏ−１２ｅ乃至１Ｏ−１２ｈがらの出力信号はＮＯＲゲート１０ −１４の入力リードへ印加される。ＮＯＲゲート１０−１２８及び１Ｏ−１２ｆ からの出力信号は常に論理○であるから、これらはＮＯＲゲート１０−１２によ って発生される出力信号に何等の影響を与える事はない。しかしながら、ＮＯＲ ゲート１０−１２ｇ及び１０−１２１によって発生される出力信号が論理０であ って、論理１が両方のシフトレジスタ１Ｏ−７ａ及び１゜ており且つ論理１ＷＯ 及びＷ１信号がフリップフロップ１Ｏ−７ａ及び１Ｏ−７ｂの夫々にストアされ ている）ことを表わしている場合にのみ、ＮＯＲゲ（ト１０−１４カラ（７）Ｓ 　Ｉ　ＡＮＤ出カ信号ハ論理１であり、単ａ　”　ｋｎｉｆｅ　”及び“ｂ　ｌ 　００ｄ”の両方カ同一の文章内に探し出されたということを表わす。

前述した如く、この例に於いてば、ＲＥＳＥＴＡ信号は、ＥＯ８信号に応答して マルチプレクサ１゜（９６） −３によって発生される。従って、ラッチ１Ｏ−７ａ及び１Ｏ−７ｄ内にストア されているデータは、論理０ＲＥＳＥＴＡ信号に応答して論理Ｏにリセッｉｆｅ ”が検出されると、論理ｏｗｏ信号がフリップフロップ１Ｏ−７ａの３人力リー ドへ印加され、従って論理１がフリップフロップ１ｏ−７ａ内にストアされる。

このことは、フリップフロップ１ｏ−７ａから論理１Ｑ出力信号を発生させ、そ れはＮＯＲゲーｌ−１０−１２ｈの一方の入力リードへ印加されて、ＮＯＲゲー ト１Ｏ−１２ａから論理０出力信号を発生させる。しかしながら、単Ｒ”ｂｌｏ ｏｄ　”　（ＷＯＲＤＩ）が検出されなかった場合には、論理０が尚且つシフト レジスタ１Ｏ−７ｂ内にストアされており、且つシフトレジスタ１Ｏ−７ｂが論 理ＯＱ出力信号を供給し、それがＮＯＲゲート１Ｏ−１２Ｊの一方の入力リード へ印加される。このことは、論理Ｏ入力信号がラッチ１０−８から他方の人力リ ードへ印加されることと相俟って、ＮＯＲゲート１゜−１２ｇから論理１出力信 号を発生させ、従ってＮＯＲゲート１Ｏ−１４７１）’ら論理０８ＥＴＩＡＮＤ 出力信号を発生させ、単Ｒ”ｋｎｉｆｅ”及び’ｂｌｏｏｄ”が同一の文章内に 検出されなかったとい、うことを表わす。単語”ｂｌｏｏｄ　”を検出する前に ＥＯ８信号が（９７） 発生されない場合には、マルチプレクサ１０−３が論理０ＲＥＳＥＴＡ信号を発 生し、且つシフトレジスタ１Ｏ−７ａ乃至１Ｏ−７ｄがリセットされて論理Ｏを ストアし、その際に単語“’ｂｌｏｏｄ”がその次の文章であってその文章も単 語゛ｋｎｉｆｅ”を有するものではない文章の中に検出された場合に論理ＡＮＤ 回路１０−３６から誤った出力信号が発生されることを防止する。

同様に、サーチ計画が同一の文章内に単語“’ｋｎｉｆｅ　”か又は“’ｂｌｏ ｏｄ”の何れかが発生する全ての位置を要求する場合には、論理ＯＲ回路１０− ３７が使用される。この場合には、プログラム用論理１１６によって遮蔽用ラッ チ１０−８内にストアされる４個の最大桁遮蔽用ビットは００１１である。遮蔽 用ラッチ１０−８からの最大桁ビットがＮＡＮＤゲート１Ｏ−１２ａの一方の入 力リードへ印加されると、ＮＡＮＤゲート１Ｏ−１２ａは常に論理１出力信号を 発生し、従ってシフトレジスタ１Ｏ−７ｄ内にストアされているＷ３３信はＯＲ 論理回路１０−３７によって発生される出力信号に何等影響を与えることはない 。同様に、遮蔽用ランチ１０−８内にストアされている２番目の最大桁遮蔽用ビ ットがＮＡＮＤゲート１Ｏ−１２ｂの一方の入力リードへ印加されると、ＮＡＮ Ｄゲート１Ｏ−１２ｂは常に論理１（９８）　竹表口Ｕ３９−５０００６８　（ ３０）出力信号を発生し、従ってシフトレジスタ１０−７０内にストアされてい るＷ２２信は論理ＯＲ回路１０−３７によって発生される出力信号上に何等影響 を与えることはない。遮蔽用ランチ１０−８内にストアされている３番目及び４ 番目の最大桁遮蔽用ビットは論理１であり、且つＮＡＮＤゲート１０−１２０及 び１０−１２６の夫々の一方の入力リードへ印加される。これらの論理１信号は 、フリップフロップ１０−’７ａ及び１Ｏ−７ｂの中にストアされているＷｏ及 びＷ１１信に夫々応答してＮＡＮＤゲート１０−１２０及び１Ｏ−１２ＣＩから 出力信号を発生させ、且つＮＡＮＤゲート１Ｏ−１２ｄ及び１０−１２０の夫々 の他方の入力リードへ印加させる。

単語“’ｋｎｉｆｅ”が検出されると、論理ＯＷＯ信号が単語論理１１２によっ て発生され、従って論理１ＷＯ信号がフリップフロップ１０−７ａ内にストアさ れる。この論理１　Ｗ　Ｏ信号はＮＡＮＤゲート１〇−１２ｄから論理Ｏ出力信 号を発生させ、それはＮＡＮＤゲート１０−１３から論理１Ｓ１０Ｒ信号を出力 リード１Ｏ−１３ａ上に発生させ（且つインバータ１０−５から出力リード１Ｏ −１５ａ上に論理０８１０Ｒ信号を発生させ）、ｕつＴ単’ｆｆｌ　”　ｋｎｉ ｆｅ　”が検出されたということを表わす。同様に、“単語（９９） 論理１１２によって発生され、従って論理１Ｗ１信号がフリップフロップ１Ｏ− ７ｂ内にストアされる。

この論理ＩＷ１信号はＮＡＮＤゲート１Ｏ−１２ｃから論理Ｏ出力信号を発生さ せ、それはＮＡＮＤゲート１０−１３から出力リード１０−１．３ａ上に論理ｌ ５１０Ｒ信号を発生させ（且つインバータ１〇−１５から出力リード１Ｏ−１５ ａ上に論理０８１０Ｒ信号を発生させ）、従って単語“”ｂｌｏｏｄ”が検出さ れたということを表わす。単語”ｋｎｉｆ１３”又は単語“’ｂｌｏｏｄ”の何 れもが検出されない場合には、フリップフロップ１Ｏ−７ａ乃至１Ｏ−７ｄが各 々論理○信号をストアし、ＮＡＮＤゲート１Ｏ−１２ａ乃至１Ｏ−１２ｄの各々 が論理１出力値号を発生し、ＮＡＮＤゲート１０−１３が論理０８１０Ｒ信１０ Ｒを発生し、従ッテ”　ｋｎｅｅ　”又は’ｂｌｏｏｄ　”の何れもが検出され なかったということを表わす。

セット結合論理１１５ セット結合論理１１５は、ユーザーが定義したサーチ計画に基づいてセット論理 １１４（第１０図）によって供給されるセット信号を結合すべく機能する。第１ １図には図示してないが、セット結合論理１１５は大容量記憶装置１１１（第８ 図）とバス１１１ａとの間に設けられているラッチ（例えば、ナ（１００） ショナルによって製造されている　７４３７３装置）を有しており、大容量記憶 装置１１１からのデータ出力をストアし、且つ次のデータ単語が大容量記憶装置 １１１によって与えられるまでこのデータをセット結合論理１１５の残部へ供給 する。セット結合論理１１５はラッチ１１−２及び１ｌ−３（例えば、ナショナ ルによって製造されている７４３７４装置を有している）を有しており、これら はユーザーが定義したサーチ計画に応答してプログラム用論理１１６によって供 給されるセット結合単語をストアする。ラッチ１１−２及び１１−３は、前述し た如く、デコーダ９−１７（第９図）によって発生されるＣＬＫｌｌ−６及びＣ ＬＫｌｌ−７信号の夫々に応答してこの情報をストアする。この様な結合論理１ １５は、又、Ｒ８７リツプフロツブ１ｌ−１ａ乃至１ｌ−１ｈを有しており、こ れらは、例えば、ナショナルによって製造されている７４２７９装置を有してい る。シフトレジスタ１１−１８乃至１ｌ−１ｈは、セットドアする。フリップフ ロップ１ｌ−１ａ乃至１１−１１は、サーチ計画が開始されるとプログラム用論 理１１６（第８図〉によって供給されるリセット信号１１ａによってリセットさ れる。

（１０１） ラッチ１１−２はプログラム用論理１１６によって供給される遮蔽用単語をスト アし、ＮＡＮＤゲート１ｌ−２ａ乃至１ｌ−２ｈ及びそれらと関連したコンポー ネントによって論理ＯＲ関数内に於けるフリップフロップ１１−１８乃至１１− １１１内にストアされているセット信号を結合させる。例えば、５００Ｒ及び５ ＯＡＮＤ信号を結合することが望まれる場合には、プログラム用論理１１６（第 ８図）がｏｏｏｏｏｏｉｉのＤ７乃至ＤＯ倍信号ラッチ１１−２ヘスドアさせる 。尚、この場合の論理１はどのセット信号が論理ＯＲ関数内で結合されるべきか ということを表わしている。従って、ラッチ１１−２はＮＡＮＤゲート１ｌ−２ ａ乃至１’ｌ−２ｆ（７）一方の入力リードへ論理０信号を供給し、その際にこ れらのＮＡＮＤゲート１ｌ−２ａ乃至１ｌ−２ｆからの出力信号を論理１とさせ る。ラッチ１１−２は、又、ＮＡＮＤゲート１ｌ−２（］及び１ｌ−２ｈの一方 の入力リードへ論理１信号を供給する。ＮＡＮＤゲート１１−２ｇ及び１ｌ−２ ｈの他方の入力リードはフリップフロップ１１−１８及び１ｉ−１ｂの夫々のＱ ＮＤ信号が低となる前に、フリップフロップ１１−１８及び１ｉ−ｉｂからのＱ 出力信号が論理Ｏとなり、従って１ｌ−２ＣＩ及び１ｌ−２ｈからの出力信号が 論理１となる。このことは、ＮＡＮＤゲート１１−３からの出力信号を論理Ｏと させ、且つインバータ１１−４からの出力信号を論理１とさせる。従って、セッ ト論理１１４（第１０図）によって論理台にのみ、フリップフロップ１１−１８ 又は１ｌ−１ｂからのＱ出力信号は論理１となり、その際にＮＡＮＤゲート１１ −２ｇ及び１ｌ−２ｈからの出力信号が論理Ｏとなる。ＮＡＮＤゲート１１−３ への一方の入力信号が論理Ｏである場合には、ＮＡＮＤゲート１１−３からの出 力信号は論理１であり、ラッチ１１−２内にストアされている遮蔽用単語によっ て定義すれているセット信号の論理ＯＲ結合が満足されたということを表わす。

ＮＡＮＤゲート１１−３からのこの論理１信号はインバータ１１−４からの出力 信号を論理Ｏとさせ、その際にＮＡＮＤゲート１１−９からの出力信号を論理１ とさせる。

同様に、フリップ７０ツブ１ｌ−１ａ乃至１ｌ−１ｈへ印加されるセット信号を 論理ＡＮＤとして結合させる為にプログラム論理１１６によって供給される遮蔽 用単語をラッチ１１−３がストアする。従ッチ１１−３はプログラム用論理１１ ６（第８図）（１０３） によってプログラムされＤ７乃至Ｄｏ信号１１１１１１００をストアする。論理 １がＮＯＲゲート１ｌ−５ａ乃至１ｌ−５ｆの一方の入力リードへ印加されると 、これらのＮＯＲゲートからの出力信号は論理Ｏである。ラッチ１１−３によっ てＮＯＲゲート１１−５ｇ及び１ｌ−５ｈの一方の入力リードへ論理Ｏ信号が印 加されると、ＮＯＲゲート１１−５ｇ及び１ｌ−５ｈからの出力信号は、５ＯＯ Ｒ及び５ＯＡＮＤ信号の両方が論理Ｏであった場合にのみ論理０であり、従って 論理１Ｑ信号が両方のフリップフロップ１１−１８及び１ｌ−１ｂの夫々によっ て供給されることとなる。両方のＮＯＲゲート１１−５ｇ又は１ｌ−５ｈからの 出力信号が論理Ｏである場合には、ＮＯＲゲート１１−７からの出力信号は論理 １であり、且つＮＡＮＤゲート１１−８からの出力信号は論理０であって、両方 の５ＯＯＲ及び５ＯＡＮＤが低であったことを表わす。このことは、ＮＡＮＤゲ ート１１−９からの出力信号を論理Ｏとさせる。

従って、ＮＡＮＤゲート１１−９の出力リード上に論理Ｏが存在することは、ラ ッチ１１−２及びそれと関連したコンポーネントによって供給される論理ＯＲ関 数か又はラッチ１１−３及びそれと関連したコンポーネントによって供給される 論理ＡＮＤ関数の何れかが満足されたということを表わす。ＮＡ（１０４） ＮＤゲート１１−９からのこの論理０出力信号はり−ド１１５ａ−１上に与えら れて、所望により、中央処理装置（ＣＰＵ不図示）ヘインタラプト信号を供給す る。このインタラブド信号は、所望により、インバータ（不図示）によって反転 させることが可能である。ＮＡＮＤゲート１１−９からのこの論理Ｏ出力信号は 、又、ラッチ１ｌ−１０（例えば、ナショナルによって製造されている７４３７ ３４装置を有している）ヘクロソク信号を供給し、従ってフリップフロップ１ｌ −１ａ乃至１１−１．ｈからのＱ出力信号をラッチ１１−１０内にストアさせる 。端子１ｌ−１０ａは中央処理装置から出力イネーブル信号を受取り、その際に フリップフロップ１ｌ−１ａ乃至１ｌ−１ｈ内に受取られストアされているセッ ト信号の状態を表わすラッチ１１−１０内にストアされているビットをバス１１ １ａ上にセットさせ、所望により、中央処理装置によって使用させる。

近接論理１１７ 第１３図を参照して、近接論理１１７の動作について説明する。近接論理１１７ は大容量記憶装置１１１（第８図）とバス１１１ａとの間に設けられたラッチ（ 例えば、ナショナルによって製造されている７４３７４装置）を有しており、大 容量記憶装置１１１からのデータ出力をストアし、且つ次のデータ単（１０５） 語が大容量記憶装置１１１ａによって与えられるまで近接論理１１７の残部へこ のデータを供給する。

近接論理１１７は、第１の選択された単語（第１２図の単語論理１１２によって 検出される）又はセット（第１０図のセット論理１１４によって検出される）が 何時第２の選択された単語又はセットの特定範囲又は近接内に位置されているか ということを検出すべく機能する。例えば、ｎを−７から７の範囲の選択した整 数として第１単ｌ”ｋｎｉｆｅ”　（例えば単語Ｏとして単語論理１１２によっ て検出される）が第２の選択した単語“旧ｏｏｄ”（例えば単語４として単語論 理１１２によって検出される）のｎ個の単語以内に何時探し出されるかというこ とを検出する為に近接論理１１７をプログラムすることが可能である。当然、本 明細書の開示内容を参考にすれば当業者等にとって明らかな如く、一層大きな数 の単語又はセットから選択することを可能とし、且つ近接範囲を７より大きな数 を包含する任意の所望の数とすることが可能である様に近接論理１１７の別の実 施例を構成することが可能である。更に、近接論理１１７はｎ複数個のデリミツ タ文字内に於いて単語又はセットを検出することが可能である。従って、例えば 、近接論理１１７は、第１の選択した単語又はセットが第２の選択した単語又は セットのｎ個の（１０６）　竹表昭５９−５０００６８（３２）文章、パラグラ フ、交会等の中に何時探し出されるかということを検出することが可能である。

第１３図に示した近接論理１１７の実施例の動作は以下の如くである。近接論理 １１７はラッチ１３−２及び１３−５を有しており、これらはプログラム用論理 １１６によってプログラムされてアドレスビットをストアし、これらのビットは デコーダ１３−３及び１３−４へ夫々印加され、デコーダ１３−３及び１３−４ によってどのデリミツタ信号がクロック信号ＣＬＫ１３−１及びＣＬＫｌ　３− ２を夫々供給するかということを選択させる。ラッチ１３−２及び１３−５は、 例えば、ナショナルによって製造されている７４３７４装置を有している。ラッ チ１３−２はプログラム用論理１１６によってプログラムされてバス１１１ａ上 にストアされるべき所望の単語をセットすると共に、デコーダ１６（第１２図） からＣＥ９信号を発生させる適宜のアドレス信号をセットする。次いで、ラッチ １３−５がプログラム用論理１１６によってプログラムされて、バス１１１ａ上 にラッチ１３−５内にストアされるべき所望のビットをセットすると共に、デコ ーダ１６がらＣＥ１１信号を発生させる適宜のアドレス信号Ａ３乃至ＡＯをセッ トする。次いで、ラッチＣＥ１０・（これも又７４３７４装置）が同様の方法で プログラムされ（１０７） て、アドレス信号をデコーダ１３−８及び１３−９へ供給し、これらのデコーダ は、以下の説明を参照して一層完全に理解される如く各々近接論理１１７によっ て使用する為の複数個の単語及びセット信号の１つを選択する。

ラッチ１３−２内にストアされているデータも又３個のアドレスビットをデコー ダ１３＝６へ供給し、デコーダ１３−６はシフトレジスタ１３−１１の入力リー ドへ印加されるべき適宜の単語又はセント信号を選択する。同様に、デコーダ１ ６（第１２図）によって発生されるＣＥ１０信号によってアクセスされる場合に プログラム用論理１１６によってプログラムされるラッチ１３−１０がアドレス 信号をデコーダ１３−８及び１３−９へ供給し、シフトレジスタ１３−１５及び １３−１７へ入力すべき適宜のセット及び単語信号を選択する。ラッチ１３−２ からの２個のビット及びラッチ１３−１０からの１個のビットはデコーダ１３− ７へのアドレス入力信号として機能し、その際にシフトレジスタ１３−’１’３ へ入力すべき適宜の単語及びセット信号を選択する。

ラッチ１３−２．１３−５及び１３−１０は、例えば、ナショナルによって製造 されている７４３７４装置を有している。デコーダ１３−３．１３−４．１３− ６．１３−７．１３−８及び１３−９は、例えば、（１０８） ナショナルによって製造されている７４１５１装置を有している。

シフトレジスタ１３−１１．ラッチ１３−１２及びそれらと関連したコンポーネ ントの動作は、シフトレジスタ１３−１３及びラッチ１３−１４．シフトレジス タ１３−１５及びラッチ１３−１６．シフトレジスタ１３−１７及びラッチ１３ −１８及びそれらと関連したコンポーネントの動作と同一であり、従ってシフト レジスタ１．３−１１及びラッチ１３−１２及びそれらと関連したコンポーネン トの動作のみについてここでは説明する。シフトレジスタ１３−１１．１３−１ ３．１３−１５及び１３−１７は、例えば、ナショナルによって製造されている ７４１６４直列入力並列出力シフトレジスタを有している。ラッチ１３−１２． １３−１４．１．３−１６及び１３−１８は、例えば、ナショナルによって製造 されている７４３７４装置を有している。ラッチ１３−１２は、プログラム用論 理１１６によって供給される適宜のＡ３乃至ＡＯ倍信号応答してデコーダ１６（ 第１２図）によって発生されるＣＥ１２信号に応答してプログラム用論理１１６ によってプログラムされる。

ラッチ１３−１２は、サーチされている単語又はセットの所望の近接を定義する ８ビツトの近接単語をストアする。シフトレジスタ１３−１１は、デコ−（１０ ９） ダ１５１によって選択されるセット又は単語の相対的な位置を表わす信号をスト アする。ラッチ１３−１２内にストアされているピッ１は、シフトレジスタ１３ −１１内のどの位置がサーチ計画内に於て興味があるものであるかという裏を表 わしている。例えば、単語７の２個の単語の間に単語Ｏを探し出すことが望まれ る場合（即ち、”　ｕｎｄ　ｉ　ｒｅｃｔｅｄ　”近接）、プログラム用論理１ １６はラッチ１３−２をプログさせ、且つデ」−ダ１３−７によってＷ７７信を 選択させる。更に、プログラム用論理１１６はラッチ１３−１２をプログラムし て０００００１１１をストアし、且つラッチ１３−１４にｏｏ’ｏｏｏ１ｉｉを ストアさせる。

プログラム用論理１１６はラッチ１３−２をプログラムしてデコーダ１３−３に よってＣＬ医１３−１信号とし゛１＝ＥＯＷ信号を選択させ、従ってＷ　Ｏ及び Ｗ７７信をデコーダ１３−６及び１３−７によって大々選択させ各Ｅ　ＯＶｖ’ 信号によってシフトレジスタ１３−１１及び１３−１３内にシフトさせる。

ラッチ１３−１２の４個の最大桁ビットが論理○である場合には、ＮＡＮＤゲー ト１３−１９ａ乃至１３−１９ｅはディスエーブルされ、その際にシフ１−レジ スタ１３−１１の５つの最大桁ビットの内容の如何に拘わらず論理１出力信号が 供給される。しく１１０）　竹！−口ａ　５９−５０００６８（３３）かしなが ら、ラッチ１３−１２内にストアされている３個の最小桁ビットは論理１である から、ＮＡＮＤゲーｌ−１３−１９ｆ乃至１３−１９ｈからの出力信号はシフト レジスタ１３−１１の３個の最小桁ビットの論理否定である。従って、論理１が シフトレジスタ１１１１の３個の最小桁ビットの何れか１つヘスドアされると、 それと関連しているＮＡＮＤゲート１３−１９ｆ乃至１３−１９１１からの出力 信号は論理Ｏであり、従ってＮＡＮＤゲート１３−２３は論理１出力信号を発生 する。従って、最後の３個のデコードされた単語の中に単語Ｏ及び単語７の両方 が硯われるとく即ち、単語Ｏが単語７の２個の単語の間にある）、ＮＡＮＤゲー ト１′□８−２３及び１３−２４からの出力信号は両方とも論理１であり、従っ てＮＡＮＤゲート１３−２７ａからの出力信号は論理０であって、単語Ｏ及び単 語７が互いの２個の単語の間に探し出されたということを表わす。

同様に、ＮＡＮＤゲート１３−２３乃至１３−２６からの出力信号の適宜の論理 組合せに基づいてＮＡＮＤゲート１３−２７ｂ乃至１３−２７ｈは出力信号を供 給する。ラッチ１３−５は、又、３個のアドレス信号をデコーダ１３−２３（例 えば、ナショナルによって製造されている７４１５’ｌ装置を有している）へ供 給し、それは゛ＮＡＮＤゲーｌ−１３−２７８（１，１１１） 乃至１３−２７ｈの１つから出力信号を選択して、インタラブド信号を端子１３ −５０上に供給する。

このインタラブド信号は、デコーダ１３−２８によって選択されているＮＡＮＤ ゲート１３−２７ａ乃至１３−２７ｈからの出力信号によって定義される様に、 本発明の文書比較器がサーチ計画によって定義されている所望の単語又は単語の セットが発生したことを検出したということを中央処理装置（不図示）へ知らせ る為に使用される。

本発明の１実施例に於いては、近接論理１１７は、又、ラッチ１３−２９を有し ており、それは、例えば、ナショナルによって製造されている７４３７４装置を 有している。ラッチ１３−２９は、Ｎ　Ａ　Ｎ　Ｄサーチ−１３−２７ａ乃至１ ３−２７ｈによッテ供給される出力信号をストアし、その際に任意の所望の時間 にＮＡＮＤゲート１３−２７ａ乃至１３−２７ｈによって供給される信号の値を 中央処理装置（不図示）が決定することを可能とする。本発明の１実施例に於い ては、ＮＡＮＤゲート１３−２７ａ乃至１３−２７ｔｌからの出力信号を表わす １個の８ビット単語がラッチ１３−２９内にストアされ、且つバス１１１ａを介 して中央処理装置（不図示）へ与えられる。

近接論理１１７は、又、単語又は単語の組の所謂゛方向付けした″近接を検出す ることが可能である。

（１１２） この場合には、ラッチ１３−１２．１３−１４．１３−１６及び１３−１７内に ストアされる８ビツトの近接単語は、１個の論理１ビツトを有するのみであり、 その際に近接論理１１７から第１の単語又はセットが第２の選択した単語又はセ ットの正確な近接内に位置しているということを表わす出力信号を供給させる。

従って、例えば、近接論理１１７をプログラムして、ｎを−７から＋７の範囲内 の整数として、単語Ｏが単語７の発生後正確にｎ個の単語の後の位置に単語Ｏが 発生することを検出する様にさせることが可能である。従って、単語７の後正確 に４個の単語の後に単語Ｏが発生することを探し出すことが望まれる場合には、 デコーダ１３−６が単語Ｏを選択し、デコーダ１３−７が単語７を選択し、ラッ チ１３−１２が０ＯＯＯＯＱＯ１をストアし、ラッチ１３−１３がｏｏｏｉｏｏ ｏｏをストアし、且つデコーダ１３−２８がＮＡＮＤゲート１３−２７ａからの 出力信号を選択し、従って単語０が単語７の後正確に４個の単語の後に探し出さ れた際にインタラブド信号を出力リード１３−５０上に供給づる。

一方、単語７の前であって正碇に４個の単語の前の位置に単語○が発生すること を探し出すことが望まれる場合には、デコーダ１３−６が単ｌ　Ｑ’を選択し、 デコーダ１３ニアが単語７を選択し、ラッチ１（１１３） ３−１２が０００４００００をストアし、ラッチ１３−１３がｏｏｏｏｏｏｏｉ をストアし、且つデコーダ１３−２８がＮＡＮＤゲート１３−２７ａからの出力 信号を選択し、従って単語Ｏが単語７の前であって正確に４個の単語の前の位置 に探し出された時にインタラブド信号が出力リード１３−５０上に供給される。

更に、単語７の前に於いて４個の単語の範囲内に単語Ｏが発生することを探し出 すことが望まぺる場合（即ち、単語Ｏが単語７の前に於ける第１．　第２゜第３ 又は第４の単語である場合）、デコーダ１３−６は単語０を選択し、デコーダ１ ３−７は単語７を選択し、ラッチ１３−１２はｏｏｉｉｉｉｏをストアし、ラッ チ１３−１３はｏｏｏｏｏｏｏｉをストアし、且つデコーダ１３−２８はＮＡＮ Ｄゲート１３−２７ａからの出力信号を選択し、従って単語Ｏが単語７の前に於 ける４個の単語の中に探し出された場合にインタラブド信号が出力リード１３− ５０上に供給される。

本明細書の閥示内容を参考にすれば当業者等にとって理解される如く、より多く の複雑なサーチ計画を検出する為に、単にラッチ、デコーダ及びシフトレジスタ 及び論理ゲート１３−２７ａ乃至１３−２７ｈの数を拡大することによって、一 層大きな単語及びセットの組合せの発生を検出する様に近接論理１１７を構成す ることが可能である。

本明細書は幾つかの特定の実施例に関連して本発明の詳細な説明しているが、本 明細書は発明の範囲を限定する様なものではないということを理解づべきである 。本発明のその他の多くの実施例は、本発明の開示を参考にすれば当業者等に明 らかなものである。

ＦＩＧ、　５ｅ εＯＷ ０５ ＦＩＧ、　６ｃ ＦＩＧ、　＋２ｄ 圓際調査報告

Claims (1)

1. 【特許請求の範囲】 １、文ＩＩ料内に於いて所望の文字列を探し出す文書比較方式に於いてニ ストアされている文書文字を受取る手段と：前記ストアされている文書文字をデ コードしその際にデコードされた文字を供給する手段と：前記デコードされた文 字及び前記デコードされた文字の相対的な位置関係に関する情報をストアする手 段と： 前記デコードされた文字及び前記デコードされた文字の相対的な位置関係に関す る情報を比較する手段であって、その際に所望の文字列が存在するということを 決定する比較手段と； 所望の文字列が探し出されたということを表わす信号を供給する手段と； を有する方式。 ２、請求の範囲第１項に於いて、前記ストアされた文書文字をデコードする手段 がＮ複数個の出力リードを有しており、尚Ｎはデコードされるべき独特の文書文 字の数に等しい整数であり、且つ前記出力リードに関連している前記文書文字の 独特の１つがデコードされた場合に前記Ｎ個の出力リードの各々が信号を供給す る構成。 ３、請求の範囲第１項に於いて、前記デコード（１１６） した文字及び前記デコードした文字の相対的な位置関係に関する情報をストアす る手段が、Ｎ複数個のシフトレジスタを有しており、尚Ｎはデコードされるべぎ 独特の文書文字の数に等しい整数であり、且つ前記Ｎ複数個のシフトレジスタの 各々が前記Ｎ個の唯１つと関連付けられている構成ゎ ４、請求の範囲第２項に於いて、前記デコードされた文字及び前記デコードされ た文字の相対的な位置関係に関する情報をストアする手段が、Ｎ複数個のシフト レジスタを有しており、尚Ｎはデコードされるべき独特の文書文字の数に等しい 整数であり、且つ前記Ｎ複数個のシフトレジスタの各々が前記Ｎ個の文書文字の 唯１つと関連付けられている構成。 ５、請求の範囲第４項に於いて、前記各シフトレジスタが前記シフトレジスタと 関連している唯１つの文書文字と関連している前記デコーダ手段の出力リード上 に於ける信号を入力データ信号として受取る構成。 ６、請求の範囲第５項に於いて、前記各シフトレジスタが前記デコーダ手段によ ってデコードされる各文字のデコード動作が終了すると共に１度りロック動作さ れる構成。 ７、請求の範囲第６項に於いて、前記各シフトレジスタかに複数個のビットをス トアすることが可（１１７） 能であり、尚には正整数であり、且つ前記Ｎ個のシフトレジスタ内にストアされ ているデータがどの文書文字がデコードされたかということ及び前記文書材料内 の前記文書文字の相対的位置を表わす構成。 ８、請求の範囲第１項、第２項、第３項、第４項、第５項、第６項又は第７項に 於いて、前記文書文字がＡＳＣＩＩ内にストアされており且つＮが９６に等しい 構成。 ９、請求の範囲第７項に於いて、前記比較手段が複数個の論理ゲートを有してお り、前記各論理ゲートがデコードされるべき１つの文字列に対応しており、前記 各論理ゲートが所望の文字列を有するに複数個の文字に対応するに複数個の入力 リードを有しており、前記所望の文字列の終りからに番目の文字（尚、ｋ番目は １≦に≦Ｋによって与えられる整数）に対応する前記入力リードは前記に番目の 文字と関連している前記シフトレジスタのに番目の最小桁ビットへ接続されてい る構成。 １０、請求の範囲第９項に於いて、前記デコーダ手段の前記各出力リード上の前 記信号が、前記出力リードに関連している前記文字がデコードされた場合にのみ 論理０である構成。 １１、請求の範囲第１０項に於いて、前記論理ゲートがＮＯＲゲートを有してお り且つ前記ＮＯＲゲ（１１８）　ｑ積”２５９−５０ＵＯＧ８　（２）−トから の出力信号は前記所望の文字列が探し出された場合に論理１である構成。 １２、請求の範囲第９項に於いて、８個の文字列の関連している１つが探し出さ れたか否かということの情報をストアする為にＪ複数個のラッチ（尚、Ｊはに以 下の正整数である）を有する構成。 １３、請求の範囲第１２項に於いて、更に、入力リードを前記ラッチの出力リー ドへ接続させている論理ゲートを有しており、前記８個の文字列の全てが探し出 されたか否かということを表わす出力信号を供給する構成。 １４、請求の範囲第１３項に於いて、前記ラッチが各文書の始めに於いてリセッ トされ、その際に前記論理ゲートが前記８個の文字列の全てが同一の文書内に探 し出されたか否かということを表わす出力信号を供給づ−る構成。 １５、請求の範囲第１３項に於いて、前記ラッチが各パラグラフの始めに於いて リセットされ、その際に前記論理ゲートが前記８個の文字列の全てが同一のパラ グラフ内に探し出されたか否かということを表わす出力信号を供給する構成。 １６、請求の範囲第１３項に於いて、前記ラッチが各文章の始めに於いてリセッ トされ、その際に前記論理ゲートが前記８個の文字列の全てが同一の文（１１９ ） 章内に探し出されたか否かということを表わす出力信号を供給する構成。 １７、文書比較方式に於いて、単語カウンタが単語の終りを表わす信号を受取っ てクロック動作される単語カウンタシフトレジスタを有しており、その場合第１ 信号が前記シフトレジスタをクリアすると共に前記単語カウンタシフトレジスタ へ第１人力信号を供給し、且つ前記第１人力信号以外の前記単語カウンタシフト レジスタへの入力信号は前記第１人力信号と反対であり、前記単語カウンタシフ トレジスタ内の前記第１人力信号の位置が前記第１信号を受取った後にデコード された単語の数を表わす方式。 １８、請求の範囲第１７項に於いて、前記第１信号が文章の終り信号であり、且 つ前記単語カウンタシフトレジスタ内の前記第１人力信号の位置が現在デコード されている文章内に於いてデコードされた単語の数を表わす構成。 １９、請求の範囲第１７項に於いて、前記第１信号がパラグラフの終り信号であ り、且つ前記単語カウンタシフトレジスタ内の前記第１信号の位置が現在デコー ドされているパラグラフの中に於いてデコードされた単語の数を表わす構成。 ２０、請求の範囲第１７項に於いて、前記第１信号が文書の終り信号であり、且 つ前記単語カウンタ（１２０） シフトレジスタ内の前記第１人力信号の位置が現在デコードされている文書の中 に於いてデコードされた単語の数を表わす構成。 ２１、文書比較方式に於いて、文章カウンタが文章の終りを表わす信号を受取る ことによってクロック動作される文章カウンタシフトレジスタを有しており、そ の場合に第１信号が前記シフトレジスタをクリアすると共に前記文書カウンタシ フトレジスタへ第１人力信号を供給し、前記第１人力信号以外の前記文章カウン タシフトレジスタへの入力信号は前記第１人力信号と反対であり、前記単語カウ ンタシフトレジスタ内の前記第１人力信号の位置が前記第１信号を受取った後に デコードされた文章の数を表わす方式。 ２２、請求の範囲第２１項に於いて、前記第１信号がパラグラフの終り信号であ り、且つ前記文章カウンタシフトレジスタ内の前記第１人力信号の位置が現在デ コードされているパラグラフの中に於いてデコードされた文章の数を表わす構成 。 ２３、請求の範囲第２１項に於いて、前記第１信号が文書の終り信号であり、且 つ前記文章カウンタシフトレジスタ内の前記第１人力信号の位置が現在デコード されている文書の中に於いてデコードされた文章の数を表わす構成。 （１２１） ２４９文書比較方式に於いて、パラグラフカウンタがパラグラフの終りを表わす 信号を受取ることによってクロック動作されるパラグラフカウンタシフトレジス タを有しており、その場合に第１信号が前記シフトレジスタをクリアすると共に 前記パラグラフカウンタシフトレジスタへ第１人力信号を供給し、前記第１人力 信号以外の前記パラグラフカウンタシフトレジスタへの入力信号は前記第１人力 信号と反対であり、前記パラグラフカウンタシフトレジスタ内の前記第１人力信 号の位置が前記第１信号を受取った後にデコードされたパラグラフの数を表わす 方式。 ２５、請求の範囲第２４項に於いて、前記第１信号がパラグラフの終り信号であ り、且つ前記パラグラフカウンタシフトレジスタ内の前記第１人力信号の位置が 現在デコードされているパラグラフの中に於いてデコードされたパラグラフの数 を表わす構成。 ２６、文書材料内に於いて第１の所望の文字列が第２の所望の文字列のに個（尚 、Ｋは正の整数）の選択した数の単語の中に探し出す文書比較方式に於いて： 文１料内に前記第１の所望の文字列の存在を探し出す為の第１手段であって、前 記第１の所望の文字列が探し出されたか否かということを表わす第（１２２）　 ｑ情日２５９−５０００６８　ｒａ）１信号を供給する第１手段と； 文書材料内に前記第２の所望の文字列の存在を探し出す第２手段であって、前記 第２の所望の文字列が探し出されたか否かを表わす第２信号を供給する第２手段 と： 前記第１信号を入力信号として受取る第１シフトレジスタと； 前記第２信号を入力信号として受取る第２シフトレジスタと； 前記文書材料中に於ける各ｌ１語の終りに於いて前記第１シフトレジスタと第２ シフトレジスタとをクロック動作させる手段と： 前記第１シフトレジスタのに個の最小出力リードへ接続されているに複数個の入 力リードを具備した第１論理ゲートであって、前記第１の所望の文字列が前のに 個の単語内に探し出されたかということを表わす第１出力信号を供給する第１論 理ゲートと；前記第２シフトレジスタのに個の最小出力リードへ接続されている に複数個の入力リードを具備した第２論理ゲートであって、前記第２の所望の文 字列が前のに個の単語の中に探し出されたか否かを表わす第２出力信号を供給す る第２論理ゲートと：前記第１出力信号及び第２出力信号を入力信号として受取 る＄３論理ゲートであって、前記第１の（１２３） 所望の文字列が前記第２の所望の文字列のに個の単語の中に探し出されるか否か を表わす第３出力信号を供給する第３論理ゲートと； を有する方式。 °２７．請求の範囲第２６項に於いて、前記第１及び第２シフトレジスタが各文 書の終りでリセットされ、その際に前記第３論理ゲートが前記第１の所望の文字 列が同一の文書内に於いて前記第２の所望の文字列のに個の単語の中に探し出さ れるか否かを表わす信号を供給する構成。 ２８、請求の範囲第２６項に於いて、前記第１及び第２シフトレジスタが各パラ グラフの終りでリセットされ、その際に前記第３論理ゲートが前記第１の所望の 文字列が同一のパラグラフ内に於いて前記第２の所望の文字列のに個の単語内に 探し出されるか否かを表わす信号を供給する構成。 ２９、請求の範囲第２６項に於いて、前記第１及び第２シフトレジスタが各文章 の終りでリセットされ、その際に前記第３論理ゲートが前記第１の所望の文字列 が同一の文章内に於いて前記第２の所望の文字列のに個の単語の中に探し出され るか否かを表わす信号を供給する構成。 ３０、文書材料内に於いて第１の所望の文字列が第２の所望の文字列のに個（尚 、Ｋは正の整数）の（１２４） 選択した数の文章の中に発生することを探し出す文書比較方式に於いて： 文書材料内に於いて前記第１の所望の文字列の存在を探し出す第１手段であって 、前記第１の所望の文字列が探し出されたか否かを表わす第１信号を供給する第 １手段と； 文書材料内に於いて前記第２の所望の文字列の存在を探し出す第２手段であって 、前記第２の所望の文字列が探し出されたか否かを表わす第２信号を供給する第 ２手段と； 前記第１信号を入力信号として受取る第１シフトレジスタと： 前記第２信号を入力信号として受取る第２シフトレジスタと： 前記文書材料内に於ける各文章の終りに於いて前記第１及び第２シフトレジスタ をクロック動作させる手段と； 前記第１シフトレジスタのに個の最小出力リードへ接続されているに複数個の入 力リードを具備した第１論理ゲートであって、前記第１の所望の文字列が前のに 個の文章内に探し出されるか否かを表わす第１出力信号を供給する第１論理ゲー トと；前記第２シフトレジスタのに個の最小出力リードへ接続されているに複数 個の入力リードを具備し（１２５） た第２−環ゲートであって、前記第２の所望の文字列が前のに個の文章内に探し 出されるか否かを表わす第２出力信号を供給する第２論理ゲートと；前記第１及 び第２出力信号を入力信号として受取る第３論理ゲートであって、前記第１の所 望の文字列が前記第２の所望の文字列のに個の文章内に探し出されるか否かを表 わす第３出力信号を供給する第３論理ゲートと； を有する方式。 ３１、請求の範囲第３０項に於いて、前記第１及び第２シフト１ノジスタが各文 書の終りに於いてリセットされ、前記第３論理ゲートが前記第１の所望の文字列 が同一の文書内に於いて前記第２の所望の文字列のに個の文章内に探し出される か否かを表わす信号を供給する構成。 ３２、請求の範囲第３０項に於いて、前記第１及び第２シフトレジスタが各パラ グラフの終りに於いてリセットされ、前記第３論理ゲートが前記第１の所望の文 字列が同一のパラグラフ内に於いて前記第２の所望の文字列のに個の文章内に探 し出されるか否かを表わす信号を供給する構成。 ３３、文書材料内に於いて第１の所望の文字列が第２の所望の文字列のに個（尚 、Ｋは正の整数）の選択した数のパラグラフの中に発生することを探し出す又貫 比較方式に於いて： 文呂材料内に於いて前記第１の所望の文字列の存在を探し出す為の第１手段であ って、前記第１の所望の文字列が探し出されたか否かを表わす第１信号を供給す る第１手段と； 文書材料内に於いて前記第２の所望の文字列の存在を探し出す第２手段であって 、前記第２の所望の文字列が探し出されたか否かを表わす第２信号を供給する第 ２手段と； 前記第１信号を入力信号として受取る第１シフトレジスタと； 前記第２信号を入力信号として受取る第２シフトレジスタと； 前記文書材料内に於いて各パラグラフの終りに於いて前記第１及び第２シフトレ ジスタをクロック動作させる手段と； 前記第１シフトレジスタのに個の最小出力リードへ接続されているに複数個の入 力リードを具備した第１論理ゲートであって、前記第１の所望の文字列が前のに 個のパラグラフ内に於いて探し出されるか否かを表わす第１出力信号を供給する 第１論理ゲートと； 前記第２シフトレジスタのに個の最小出力リードへ接続されているに複数個の入 力リードを具備しく１２７） ７で第２論理ゲートであって、前記第２の所望の文字列が前のに個のパラグラフ 内に於いて探し出されるＤＩ否かを表わす第２出力信号を供給する第２論理ゲー トと： 前記第１及び第２出力信号を入力信号として受取る第３論理ゲートであって、前 記第１の所望の文字列が前記第２の所望の文字列のに個のパラグラフの中に探し 出されるか否かを表わす第３出力信号を供給する第３論理ゲートと： を有する方式。 ３４、請求の範囲第３３項に於いて、前記第１及び纂２シフトレジスタが各文書 の終りに於いてリセットされ、前記第３論理ゲートが前記第１の所望の文字列が 同一の文書内に於いて前記第２の所望の文字列のに個のパラグラフ内に於いて探 し出されるか否かを表わす信号を供給する構成。 ３５、請求の範囲第１項に於いて、前記デコードする手段が前記文字列の１部を 形成する文字のみを検出する為にプログラムされる手段を有する構成。 ３６、請求の範囲第３５項に於いて、前記デコードする手段が検出されるべき文 字列を定義する情報をストアする複数個のプログラム可能なラッチと、各受取っ た文字を前記複数個のプログラム可能なラッチ内にストアされている情報と比較 する手段と、（１２８） 受取られた文字が所望の文字列を形成することを表わす出力信号を供給する手段 とを有する構成。 ３７、文西比較方式に於いて、デリミツタ文字の存在を検出する構成がニ ストアされいる文字を受取る手段と； 検出されているデリミツタ信号を定義付ける信号を受取る手段と： 前記検出されているデリミツタ信号を定義覆る信号をストアする手段と； 前記検出されているデリミツタ信号を定義する信号を受取られた文字と比較する 手段と；前記受取られた文字が検出されているデリミツタ信号とマツチする場合 に出力信号を供給する手段と； を有する方式。 ３８、請求の範囲第３７項に於いて、前記ストアする手段が： 複数個の文書用文字をストアする手段と；前記複数個の文書用文字の１つと各々 が里程に関連付けられている複数個の文字出力信号を供給する手段と： 前記複数個の文字出力信号の相対的位置を比較する手段であって、前記複数個の 文字出力信号の前記相対的位置が検出すべきデリミツタ信号を定義す（１２９） る場合に出力信号を供給する比較手段と；を有する構成。 ３９、請求の範囲第３７項に於いて、前記デリミツタ信号が単語の終り９文章の 終り、バラグラフの終り１章の終り２名称の終り及び文書の終りからなる一群の デリミツタ信号から選択される構成。 ４０、請求の範囲第３８項に於いて、単語の終りのデリミツタは非ブランク文字 とその後に続くブランクとの存在によって定義される構成。 ４１、請求の範囲第３８項に於いて、文章の終りのデリミツタはピリオドとその 後に続く２個のブランクの存在によって定義される構成。 ４２、請求の範囲第３８項に於いて、パラグラフの終りのデリミツタはピリオド とその後に続く３個のブランクの存在によって定義される構成。 ４３、文書比較方式に於いて、予め定められた単語が予め定められたデリミツタ 信号の対の間に於いて探し出されたということを表わす複数個の単語信号を結合 させるセット論理が： 複数個の単語信号を受取る手段と； 前記複数個の単語信号をストアする手段と；複数個のデリミツタ信号を受取る手 段と：前記複数個のデリミツタ信号のどれが前記予め定めたデリミツタ信号であ るかということを定義する情報をストアする手段と； 前記予め定めたデリミツタ信号に応答して前記複数個の単語信号をストアする前 記手段をリセットする手段と； 前記複数個の単語信号をストアする手段の中にストアされている前記単語信号を 論理演算に於いて結合させると共にセット出力信号を供給する手段と：前記複数 個の単語信号をストアする手段から選択した出力信号をａ蔽する手段であってこ れらの信号が前記セット出力信号に何等影響を与えることがない様にさせる遮蔽 手段と； を有する方式。 ４４、文書比較方式に於いて、所望の組の文字が検出されたということを表わす 複数個のセット信号を結合させるセット結合論理が： 複数個のセット信号を受取る手段と； 前記複数個のセット信号をストアする手段と；前記セット信号を論理演算に於い て結合させ且つセット結合出力信号を供給する手段と；前記複数個のセット信号 の選択したものを遮蔽する手段であって、前記複数個のセット信号の前記選択し たものが前記セット結合論理出力信号に何らの影響を与えない様にする遮蔽手段 と；を有する方式。 （１３１） ４５、文書比較方式に於いて、第１の選択した単語又は単語の組が第２の選択し た単語又は単語の組からＮ個のデリミツタ文字の選択した近接内に探し出される ことを検出する近接論理が： 選択した単語又は単語の組が何時検出されたかを表わす複数個の信号を受取る手 段と；前記複数個の信号から第１選択信号及び第２選択信号を選択する手段と： デリミツタ信号を受取る手段と： 前記第１及び第２選択信号の相対的位置をストアすると共に相対的位置信号を供 給する手段と；遮蔽情報をストアする手段と； 前記第１及び第２選択信号の相対的位置を表わす信号を結合させる手段と； 前記遮蔽情報に応答して前記相対的位置信号の選択したものを遮蔽する手段と： 前記第１及び第２選択単語が所望の近接内に探し出される場合に出力信号を供給 する手段と；を有する方式。 ４６、請求の範囲第４５項に於いて、前記近接論理が： 複数個のタイプのデリミツタ信号を受取る手段と； 前記複数個のタイプのデリミツタ信号の何れの（１３２） ものが興味のあるものであるかを表わす情報をストアする手段と； を更に有する構成。 （１）