JPS59500069A - ディジタル・システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、中央システムと、複数のポートと、前記中央システムと前記ポート とを選択的に相互接続するように適合されたインタフェース手段とを含む種類の ディジタル・システムに関する。

背景技術 少くとも、ここでは、１つのプロセッサを持つ中央システムとして表わしたデー タ処理システム又はコンピュータ・システムにおいては、データ処理システムの プロセッサを共有する周辺装置にインタフェースするための方法として多くの方 法が存在する。プロセッサは時間基準で周辺装置を時分割することができ、又は ゾロセッサはアダプタを介して共有する周辺装置に接続することができる。その アダプタは共有する周辺装置を要求基準でゾロセッサに割当てる。そのほか、ゾ ロセッサと周辺装置とが通信するだめの認められているアーキテクチャとしては コモン・バスを使用して行うものがある。これら上記のシステム構成においては 、共有周辺装置の割当てはいわゆるグイナミソク状態、すなわち割当はデータ処 理システムの動作に従って急激に変化するものである。それに代るスイッチング 構造は非ダイナミック又は静的状態、すなわち周辺装置はオペレータの介在によ りプロセッサに手動でスイッチされる方式がある。その場合、もし、プロセッサ が周辺装置を持たない周辺装置２−トにスイッチされるか、又はパワー・オフさ れている周辺装置にスイッチされると、切換接続されたポートはそこに接続され ているケーブル又は開放コネクタから雑音をピックアップしそれを増幅してしま う可能性が大であった。

特にこの危険性は手動（静的）スイッチング・インクフェースの場合にあシ、そ のため、従来はその増幅された雑音がプロセッサに感知されてプロセッサ・エラ ーを生ずるという欠点があった。

発明の開示 この発明の目的は、特に上記欠点を除去した種類のディジタル・システムを提供 することである。

故に１この発明によると、それは複数のポートに接続され前記ポートのいずれか １つに供給されたデータ信号の存在を検出するように適合された信号検出手段と 、所定の信号発生器と、前記ポートのいずれか１つがそこに前記データ信号の供 給を受けたということに失敗したということを前記信号検出手段が検出したとと に応答して前記中央システムをそのポートから遮断し、前記中央システムを前記 所定の信号発生器に接続するよう適合されたスイッチング手段とを含む種類のデ ィジタル・システムを提供する。

この発明によるディジタル・システムにおいては、データ信号が供給されていな いポートけ中央システムから遮断され、所定の信号発生器は中央システムが認識 することができる所定の信号を提供するようにしたということがわかるであろう 。従って、データ信号が供給されていないポートからの雑音信号の中央システム による受信は禁止されるとと如なる。

データ信号が第１及び第２状態間を交替する場合、信号検出手段はデータ信号を 受信し、第１状態の受信に応答して伝搬が終了するまで第２状態を伝搬するよう に適合された伝搬手段を含むのが好ましい。

図面の簡単な説明 次に、下記の添付図面を参照してその例によりこの発明の一実施例を説明する。

第１図は、この発明がその適用を見いたした中央システム環境の大要を表わす模 式図である。

第２図は、第１図の環境内の活動検出器の場所を表、わす模式図である。

第３図は、活動検出器の好捷しい実施例のブロック図である。

第４図は、活動検出器の好ましい実施例の信号検出器のロソック図である。

第５Ａ図は、信号検出器の信号波形を表わす波形図である。

第５Ｂ図は、送信活動が終了したときの信号検出器の波形を表わした図である。

第６図は、信号検出器の好ましい実施例である１発生器のロジック図である。

発明を実施するための最良の形態 第１図によるこの発明の好ましい実施例においては、外部静的チャンネル交換機 （ＥＳＣＸ　）　３０に接続され、そこを通して種々の周辺装置アダプタＰＡＩ 、ＰＡ２゜・・にアクセスすることができる第１中央システム１０（Ｃ３Ｉ）及 び第２中央システム２０（Ｃ３２）が含まれ、該各周辺装置アダプタは夫々を接 続するケーブル５０　、５０’、　５０″によってＥＳＣＸ　３０の夫々のポー ）３１．３１’、３１″に接続される。ＥＳＣＸ　３０は中央システムと周辺装 置アダプタとの間の直列データ・リンク通信路を提供するスイッチング・インタ フェースである。Ｃ８１はＰＡＩ　４０に接続されているように表わしである。

ＥＳＣＸ　３０の動作はＣ８１をＰＡ２　。

ＰＡ３　、・・・に接続するように手動操作が要求されるような場合に行われる 。中央システムは、又ＥＳＣＸ　３０を介してＰＡが接続されていないポート３ １“にも接続することができる。その状態はＰＡが取付けられていない（ＰＡ３ として点線で図示しである）ポート３１“にＣ３２が接続するように表わしであ る第１図のよう々状態である。

その結果、ボー）３］“に関連する雑音のピックアップはＣ３２に入力送信とし てそのピックアップされた雑音を受信させることになる。その入力送信は、続い て公開された国際特許出願箱ＷＯ３２１００３７３及びＷＯ３２１００３７４号 に詳細に説明しである１ｏｓｓ　（入力−出力サブシステム）プロトコルに従い 、Ｃ８２においてチェックを受ける。この入力送信はＣ８２に対しておこシそう な場合よシ多くエラー表示を発生するだろう。従って、ＰＡがデートに取付けら れていないときにピックアップされる雑音によって生じるエラー表示を避けるた めに、送信通路又はＣ５−ＰＡ間のリンク内に活動検出器が設けられる。第２図 を見ると、ＥＳＣＸ　３０の要素としてポート３１”とＣ８２２０との間の通路 に活動検出器３００を設けたのを表わしである。この活動検出器３００はＣＳか ら及びＣ８に対する送信リンクの中におくことができるということを理解するべ きである。

第３図には、活動検出器３００め好ましい実施例のブロック図が表わしである。

活動検出器３００は直列データ入力（ＳＤＩ　）である入力信号を受信する。該 入力信号は信号検出器３１０及びマルチプレクサ■■３２　（）　（ＭＵＸは２ 　Ｘ　Ｉ　ＭＵＸである）に接続される。クロック信号を発生するクロック３３ ０は信号検出器３１０及び１発生器３−１０に接続される。１発生器３４０の出 力は■■３２０に接続される１倍号（０ＮＥＳ　）である。直列データ入力信号 が活動検出器３００の入力に存在するということが信号検出器３１０によって確 認されたときには、信号検出器からの出力信号である゛制御′″（Ｃ０ＮＴＲ０ Ｌ　）信号は、■■３２０が該ＭＵＸ３２０の出力（ＭＴＪＸの出力は中央シス テムに送信される信号又は″受信”　（ＲＥＣＥＩＶＥ　）信号である）に対し 、入力したＳＤＩ信号を通すように該ＭＵＸ３２０を条件づけるだめのロジック パ１″″又は″ハイ″状態である。

もし、直列データ入力信号が活動検出器３００の入力に存在し々いということが 信号検出器３１０によって確認されたときには、信号検出器３１０からの信号゛ 制御″′は有効に活動検出器３００の入力をＭＴＪＸ　３２０の出力から遮断す るロジック”　ｏ　”又は゛ロー″′状態（て力る。この好ましい実施例では、 ゛′ロー″′状態の信号゛′制御″は信号”　０ＮＥＳ　”がＭＵＸ　３２０か ら出力するようにｙ　ｐｘ　３２０をスイッチするよ−う作用する。こ□の場合 における信号″゛受信はｌ０８Ｓ　７°ロトコルに矛盾がない信号”　ｏ疋ｓ　 ”である。

第４図は好ましい実施例の信号検出器３１０のロジック図を表わす。好ましい実 施例の信号検出器３１０は４個のトグル又はメモリータイツ０素子、又は更に％ 定するとＤ型フリッゾ・フロップ（Ｆ／Ｆ）３１２゜３１３．３１４，３１５か ら成る。第１７リツプ、フロップ３１２は直列データ入力信号（ＳＤＩ）を受信 するよう適合されたその入力（Ｄ）又はＤ入力を持つ。

信号検出器３１０の全フリップ・フロップの無条件セット入力（Ｓ）もＳＤＩ信 号に接続される。全フリップ０・フロップのクロック入力（Ｃ）はクロック信号 に接続される。第２．第３．第４フリツプ・フロップ３１３゜３１４．３１５は 鎖状構造に前のフリップ・クロックの出力（Ｑ）Ｋ接続された夫々のＤ入力を有 する。第４又は最後のフリップ・フロップ３１５の出力は信号検出器３１０の出 力又は゛制御″信号である。好ましい実施例の信号検出器３］０は２つの１．０ １３１高速プーアルＤ型フリツプ・フロップから成る。好ましい実施例の２　Ｘ 　Ｉ　ＭＵＸ　３２０は］−０１５９集積回路チップである。

信号検出器３］０のフリップ０・フロップの動作は第５図を参照して理解するこ とができる。波形ＡはＳＤＩ信号（波形Ｂ）のビットの意味を表わす。波形Ｃは ＳＤＩ信号と非同期であるクロック信号を表わし、該クロックの周波数は波形Ｂ のＳＤＩ信号の高い周波数の２倍に等しい。波形り乃至Ｇはフリップ・フロップ ３］２゜３　］、　３　、３１４　、３１５の夫々の出力を表わす。上記したよ って、第４７リツプ・フロップ３１５の出力はパ制御″′信号（波形Ｇ）である 。直列データ入力信号が゛′ハイ″のときには、信号検出器３　］、　Ｏのフリ ップ・フロップはＳ入力を介してセットされる。これは゛′制制御倍信号第４フ リツプ・フロップの出力Ｑ４゜波形Ｇ）を゛ハイ″状態にする。ＭＵＸ　３２０ に接続された“制御″信号はＳＤＩ信号がパハイ″である間中″ハイ″のま捷に 強制される。ＳＤＩ信号が”ロー′″のときには、Ｆ／Ｆ３１２の出力Ｑ１はク ロック信号と一致してパロー″と々る。しかし、直列データ入力信号は、”制御 ″信号が“ロー″となるために、少くとも３クロツク・サイクルの間°゛ローに 維持されなければならない。波形Ｂかられかるように、ＳＤＩ信号の性質は、波 形の変化速度（ｒａｔｅ　）が連続１については最低に、連続Ｏに対しては最高 になるように、ＳＤＩ信号の状態を変え（ハイからローに、又はローからハイに ）るようなものである。故に、第１Ｆ／Ｆ３１２によって検出されたＳＤＩ信号 の″ロー″′状態が第４　ＦＡ″３１５に伝搬される機会を有する前に、第１Ｆ ／Ｆ３１２がほかのＦ／Ｆすべでと共にセットされ、次々に伝搬活動を再開させ る。この型の送信活動が行われているときには、゛制御″信号は常′に−″ハイ に留まる。直列データ人力′信号が第５Ｂ図に表わすように３クロツク・サイク ルの間“ロー″に々っているときに、入力信号は順にクロックされた信号検出器 ３１０のフリップ・フロップの各々を通して通過し、パ制御″信号は最終的に″ ロー″と々って、そこに取付けられているリンクには活動が々いということを表 示する。信号検出器３１００Ｆ／Ｆ段の数は遭遇する雑音信号の性質に対するＳ ＤＩ信号の周波数の関数であるということは画業者の認めるとどろである。

第６図は１発生器３４０のロノソク図を表わす。Ｊ発生器３４０はクロック信号 を４で割り、信号”　０ＮＥＳ　”を発生する２つのＤ型フリップ・フロップか ら成る。好ましい実施例における１発生器３４０に対スル３２ＭＴ−ＴＺクロッ ク信号入カは上記のｌ０８Ｓプロトコルに従って送信リンクに出力されるよう要 求された８ＭＨｚの０ＮＥＳ信号を発生するために分割される。１発生器３４０ の好ましい実施例は１０１．３１集積回路チップである。

外部静的チャンネル交換器ＥＳＣＸ　３０は動的又はグイナミノク・タイプのチ ャンネル交換器に変換することもでき、その場合、周辺装置を持た々いポート又 はパワー・オフの周辺装置が取付けられているポートに対するような中央システ ムが接続を要求していないポートには、該ポートへのスイッチングは手動操作に よるスイッチングの場合よりあシそうではないということも認められるであろう 。

ＦＩＧ、　１ ＦＩＧ、　５Ｂ 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １　中央システム（１０，２０）と、複数のポート（３１〜３１“）と、前記中 央システム（１０，２０）と前記ポート（３０〜３１〃）とを選択的に相互接続 するように適合されたインタフェース手段（３ｏ）とを含むディジタル・システ ムにおいて、前記複数のポート（３１〜３１〃）に接続され該ポート（３１〜３ １“）のいずれか１つに供給されたデータ信号の存在を検出するよう適合された 信号検出手段（３１０）と、所定の信号発生器（３４０）と、前記ポルト（３１ 〜３１“）のいずれか１つがデータ信号の供給を受けるべく失敗したということ を前記信号検出手段（’３１０　）が検出したことに応答してそのポートから中 央システム（１０，２０）を遮断し前記中央システムを前記所定の信号発生器（ ３４，０）に接続するように適合したスイッチング手段（３２０）とを含むディ ジタル・システム。 ２　前記データ信号は第１状態と第２状態との間を交替し、前記信号検出手段（ ３１０）は前記データ信号を受信するように適合された伝搬手段（３１２〜３１ ５）を含み、前記伝搬手段は該伝搬手段（３１２〜３１５）を通して前記第２状 態を伝搬するように適合され、前記伝搬手段（３１２〜３１５）は前記第１状態 の受信に応答して前記第２状態の伝搬を終了するように適合され、前記伝搬手段 の所定の場所への前記第１状態の伝搬は前記伝搬手段（３１２〜３１５）を前記 スイッチング手段（３２０）のための制御信号を提供するよう条件付けるように 力した請求の範囲１項記載のディジタルＯシステム。 ３　前記検出手段（３１０）はクロック信号発生手段（３３０）を含み、前記伝 搬手段は前記クロッ゛り信号に応答して動作する複数の直列に接続した検出装置 （３１２〜３１５）を含み、前記複数の検出装置のうちの第１検出装置（３１２ ）は前記データ信号の前記第２状態を検出するよう適合され、残シの検出装置（ ３１３〜３１５）は直列接続の前の検出装置（３１２〜３１４）の状態を検出す るよう適合された請求の範囲２項記載のディジタル・システム。 ４　前記検出装置は前記データ信号の第］状態の前記伝搬手段による受信に応答 して無条件に与えられた状態にセットされるように適合された夫々のフリップ・ フロップ回路（３１２〜３１５）を含む請求の範囲３項記載のディジタル・シス テム。 ５　前記所定の信号検出器（３４，０）は反覆する所定のタイプのバイナリ・デ ィジットを表わす信号を発生するように適合された請求の範囲１項記載のディジ タル・システム。 ６　前記スイッチング手段はマルチゾレクサ装置（３２０）を含む請求の範囲１ 項記載のディジタル・システム。 ７　前記データ信号は夫々低い及び高い周波数信号レベルの変化による第１及び 第２タイプのバイナリ・ディジットを表わし、前記クロック信号は前記高い周波 数信号の２倍の周波数を持つ請求の範囲３項記載のディフタル６システム。