JPS5951784B2 - プログラマブル分周器 - Google Patents

Description

【発明の詳細な説明】 本発明は入力されたパルス列を分周し出力するプログラ
マブル分周器に関する。

本発明はパルスを分周し出力する分周器で゛その分周比
が外部制御により自由に変えることができる、プログラ
マブル分周器に関する。

、本発明の目的は出力パルスのデユーティ比がほぼ１／
２となるプログラマブル分周器を提供すること（こあや
。

従来のプログラマブル分周器は第１図のような構成であ
り目的とする分周比の最大数をＭとするとき、、Ｍ≦２
ｍｌ満足する最小の整数ｍ段のフリ゛イブフロップ回路
を縦続接続して得られる２ｍカウンター１、目的とする
分周比Ｎを該プログラマブイに分周器にきえる置数回路
−２、前記置数回路の内容と２ｍカウンタの出力を比較
し、一致したときに信号を出力する一致回路−３から構
成される。

今２ｍカウンタの出力は入力されるパルスが１９増すご
とに１つずつ増えていく。

やがて分周比の置数回路−２の内容と前記２ｍカウンタ
の出力が一致すると一致回路−３は一致信号を出力する
。

この但号牽もって前記２効ウンタを零状態にリセットす
るものとすれば２ｍカウンタはパルスが分周比の置数回
路に置数された数入力されるたびに零状態をくりかえし
プログラム分周できる。

一致回路の出力信号、すなわち２ｍカウンタのリセット
信号は置数回路に与えられた数のパルスが２ｍカウンタ
に入力されるたび゛に１つのパルスを出力するため、こ
の信号をもって出力とすることができる。

また従来のプログラマブル分周器の別の例として第２図
に示すような構成のものもある。

すなわち分周比Ｎを置数する置数回路−４、前記置数回
路に置薮された数に従って初期状態をセットできる２ｍ
逆進カウンター５から構成される。

いま２ｍ逆進カウンタを初めにＮにセットし被分周パル
スが入力されるたび゛にカウントダウンし２ｍカウンタ
の出力かアンダーフローするたび゛に置数回路−４にセ
ットされた数Ｎを２ｍ逆進カウンタにセットするように
すれば２ｍカウンタはＮ個のパルスが入力されるごとに
同じ状態をくりがえしプログラム分周かで゛きる。

２ｍカウンタのアレダーツロー信号はこの分周器の出力
となる。

このようにして得られた出力波形はデユーティ比が極端
に小さくそのままでは利用できないことが多く通常はテ
゛ニーティが１７２のパルス出力を必要とするとき、□
プログラマブル分周器に入力するパルスの周波数を２倍
にとり出力をさらに１／２に分周し目的のパルスをとり
出していた。

しかしこの方法モ゛は原振の周波数を高くできないとき
は装置そのものの構成が非常に困難になってしまう。

本発明はかかる従来のプログラマブル分周器の欠点を除
去し出力波形のテ゛ニーティが常にほぼ１／２となるよ
う：に改良したものである。

構成の例を第３図に示す。

□すなわち分周比Ｎを置数する置数回路−６、Ｎの最大
数をＭとするときＭ≦２ｍを満す最小整数をｍとすれば
、フリップフロップｍ−１段により構晟され２ｍ／１ま
で計数できる２ｍ／１カウンタ」７、置数回路と２ｍ／
１カウンタ出力の一蔽をどる一致回路、１７２分鵬器−
９、ゲート回路−１０Ｊ波形整形回路−１１から成る。

いま置数回路−６には分周比Ｎを２進数で置数されてい
るものとする。

波形整形回路−１：１□は一致回路二８の出力を受け２
ｍ７１カウンタ」７を確実にリセットするためのもので
連索単安定マルチバイフレー入□マスタースレイブフリ
ップフロップ回路等が用いられる。

本発明は投の半分でまずプログラム分周しそれをさらに
１７２分周するものでありＮの偶奇により次のようにわ
かれる。

ａ、Ｎ＝２１（偶数、ｎは任意整数）のとメ、□このと
きはＮを２進数であられすと最小桁は０である。

このときＮ／２は２進数であられすと最小桁をとりのぞ
いたものに等しい。

（いまＮの最小桁二〇のとき）ゲート回路−１０はフリ
ップフロップ−９の出力Ｑ端子、置数回路に設定された
数置の２°桁の値によらず入力タロツクパルスをすべて
カウンタに返送するものとすると２ｍ／１カウンター７
、一致回路−８、置数回路−６、波形整形回路−１１で
構成される回路はプログラマブル分周器となり、その分
周比は置数回路と２ｍ７１カウンタの比較はＮの最小桁
を除いたため、すなわちＮ／２で行っているため分周比
のＮ／２となる。

（第り図ａ参照）波形整形回路−１１の出力波形をさ
らに１７２分周回路−９により分周すると入力波形をＮ
分周で゛きる。

ｂ、 Ｎ＝２ｎ＋１ （奇数）のとき、Ｎは最小桁
は１となっている。

ゲート回路−１０はこのとき１７２分周器−９の出力に
より、前記出力が１のとき波形整形回路−１１の出力に
同期して入力クロックパルスを１発除きカウンター７に
伝送し、０のときパルスをとり除かずにそのまま伝送す
る。

このようにすると第４図すに示すように２ｍ７１カウシ
ター７、一致回路−８、置数回路−６によるプログラマ
ブル分周器はｍ分周および゛ｎ＋１分周をくりかえす。

この出力波形をもって１７２分周器−９で分周すればＮ
分周かで゛きしがもデユーティはｎ／（２ｎ＋１）
となりほぼ１／２となる。

第５図は同様な発想による本発明の他の例である。

２ｍ／１逆進カウンター１８、置数回路−１９、波形整
形回路−２０，１７２分周器−２１，ゲート回路−２２
よに構成される。

２ｍ／１逆進カウンター１８は置数回路−１９に置数さ
れた分周数Ｎの最小桁を除く各ピットをアンダーフロー
がおとるたびにロードしくＮ−１）／２分周を行う。

ゲート回路−２２は前述と同様に置数回路−１９に置薮
された数Ｎの最小桁が０すなわちＮが偶数のとき入力被
分周パルスをそのままカウンター１８に伝送し、最小桁
が１のときすなわちＮが奇数のときで゛さらに１７２分
周器−２１の出力が１のとき被分周入カパルスを１発除
いて伝送するものとすれば置数回路−１９、波形整形回
路−２０，２”／゛カウンター１８構成するプログラマ
ブル分周器により （Ｎ−１）／２の分周を行ない、次
に１７２分周器−２１の出力が０となるので゛被分周入
カパルスは除かれないので、 （Ｎ＋１）／２の分周が
行なわれる。

即ちＮが奇数のときは（Ｎ−１）／２、 （Ｎ＋１）
／２の分周を交互にくり返すこととなる。

また、Ｎが偶数のときは、前述の如くＮ／２分周をくり
返す。

このような波形整形回路−２０の出力をさらに１７２分
周することにより、はぼデューテ比１／２の分周をする
ことができる。

第６図ａは第３図のゲート回路−１０，第５図のゲート
回路−２２を示している。

１／２分周器９．２１の出力は置数回路６，１９の２°
ピツト線とゲート回路２３により論理積をとり□ミその
出力Ｃはフリップフロップ２５のＤ端子に入力される。

第６図Ｃは２°ピツトが１、即ち奇数分周を行う場合を
示している。

フリップフロップ２５は、被分周パルス（ｂ）の立下り
でサンプルし、（ｄ）の如くＱ出力を出す。

フリップフロップ５のＱ出力（ｄ）とゲート回路２３の
出力（Ｃ）の否定論理積（ＮＡＮＤ ２ ６ ）により
出力（ｆ）を出力する。

つまり第６図（ｆ）でＯしく／ｌ／になっている開被分
周パルス（ｂ）はマスダされ、ゲート２３の出力（Ｃ）
の立上った最初の１発が取り除かれる。

次に１７２分周器の出力が９１．になると、ゲート２３
の出力（Ｃ）はＯとなるので゛、ＮＡＮＤ２６の出力（
ｆ）は１を保持す．りので゛、入力被分周パルス（ｂ）
は取り除かれる とはない。

このようにン１７２分周赫出力のＬ ｏ．に□より交
互にパルスが１発分だけ増減する。

こめ様子が第６図のｅに示され、ゲート２３出力の１，
、０によってゲー）２４（ｅ）が１発除かれたり、しな
かったりしている。

このような第６図ａのゲート回路を第３図の１０、第５
図の２２のゲート回路に用いることにより、奇数の場合
でもプログラマブル分周器の出力は入力被分周パルスの
１パルス分だけデユーティ比が異なっているのみであり
、はは゛１／２デユーティ比と伝える。

偶数の場合は云うまでもなく１／２のテ゛ニーチー比の
出力となる。

以上述べたように本発明によるプログラマブル分周器は
常にほぼ１／２のデユーケイ比を有するパルスを出力で
き、分周後特にス゛ニーティを１／２にするような特別
な付加回路は必要としない。

また回路素子もゲート回路が増えるのみでそれほど回路
の複雑さを増大しない。

本発明は原振の発振周波数を高くできないようなセット
において利用することができ、このようなセットにおい
て特に有効である。

【図面の簡単な説明】

第１図．第２図は従来の第３図，第５図は本発明による
プログラマブル分周器の回路を例示する図、第４図は本
発明によるプログラマブル分周器の動作を説明するタイ
ム図でａはＮが偶数、ｂはＮが奇数のとき、第６図ａは
第３図ゲート回路−１０、第５図ゲート回路−２２の回
路図， ｂ−ｆはタイムチャートである。 ）１・・・２ｍカウンタ、５・・・２ｍ逆進カウンタ、
２、 ４， ６， １９・・・分周比を置数する
置数回路、３、８・・・一致回路、７・・・２ｍ／１、
９，２１・・・１／２分周器、１０．２２・・・ゲート
回路、１１，２０・・・波形整形回路、１８・・・２ｍ
／１逆進カウンタ。

Claims (1)

1. 【特許請求の範囲】 １ 分周しようとする分周比Ｎの最大値をＭとするとき
   Ｍ≦２ｍ、／１を満す最小の整数をｍとすやとき、２ｍ
   ／１カウンタと、Ｎが偶数のときＮ／４をＮが奇数のと
   き（Ｎ−１）／２を２進数で置数する置歌手段、前記２
   ｍ／）カウンタの内容と前記置数手段に置数した数を比
   較し一致したこ件を検出する手段、前記検出する手段の
   信、号を波、形格形する拌形整形手段および：前記波形
   整形手段、の出力によｉ、１カウンタをリセットする手
   段および、前記体形整形手段の出力を１／２夛周する手
   段、前記１／２ｑ周する手段からの出力及ソ゛前記置数
   手段に置数された炸の最小桁の値に苓づき前記２ｍ／１
   カウンンに入力されるパルスをニ発除く手段から成りＮ
   の偶奇によりＮが偶数の仁き前記パノにスを一発除く手
   段譬働かせずにパルロ牽そのまま入力し、Ｎ４’奇数Ω
   ときは前記パル各を一発除く手段を１回邦今に作動させ
   ることを特徴とするプログラマブ分周器、。 ２ 分周比ＮとするときＮが偶数のと、きＮ／２．奇数
   のときＮ−１／２を置数する置数、回路と２ｍ／’逆進
   カウンタと前記２ｍ／１逆導カウンタがアンイ゛−フロ
   ーするたびに信号を当方する波形整形回路、前記波形整
   形回路の信号を１７２分周する手段、前記１７２分周す
   る手段からの出力及び前記置数手段に置数された数の最
   小桁の値に基づき前記２ｍ／１逆進カウンタに入力され
   るパルスを一発除く手段から成り、前記波形整形回路、
   が信号を発するたびに前記２ｍ／１逆進カウンタに前記
   置数回路に置数された数をセットし、Ｎが偶数のとき前
   記パルスを一発除く手段を働かせずに前記２ｍ／１逆進
   カウンタに入力し、奇数のとき交互に前記パレスを一発
   除く手段を作動させることを特徴とするプログラマブル
   分周器。