JPS5951788B2 - 位相比較装置 - Google Patents

Description

【発明の詳細な説明】 この発明は位相ロック式周波数シンセサイザー等に用い
られるディジタル式の位相比較装置に関す：る。

ナ゛イジタル式の位相比較装置は基準周波数信号に対し
可変周波数信号の位相を比較し、基準周波数信号に対す
る可変周波数信号の位相の進み又は遅れ量に対応する出
力を発生するもので、特にこのような比較装置を位相ロ
ックループ（ＰＬＬ）に組込んで使用する場合には位相
が一致しているときはハイインピーダンスを呈し、また
このハイインピーダンス近傍の位相差に対応する出力特
性が直線性よく対応していることが重要である。

しかして、従来このような方式に多く用いられるものと
して基準周波数信号と可変周波数信号をそれぞれ論理回
路を介して直列の２個のトランジスタの各ゲートに入力
し、ＭＯＳ）ランジスタの相互接続端から比較出力を得
るようにしたものがある。

ところが、このような位相差検出法は位相進み量と遅れ
量を夫々側々に設けた論理回路を通して得るため、各論
理回路の特性のバラツキ、特に論理ゲートのディレィ−
等のために位相進み量と遅れ量が異なって出力されたり
、あるいは不連続点を生じ易く、これにより出力特性が
直線性よく対応口ないことがあり、位相ロック特性を著
しくイ民下させてしまう難点があった。

・ 、 に 方、このような欠点を生じない位相比較装置が先に禾発
明者によって提案されている。

キめ方法は基準周波数と可変周波数の位相を比較し、進
み位相差パルス、又は遅れ位相差パルスを充電して位相
差パルスに比例した電位を生ぜしめ；これをＮＰＮトラ
ンジスタのベースに印加し、エミッタフォロアにより出
力する。

出力したイ麦は出力端（＋−ランジスタのエミッタ）を
ハイインピーダンスに保ち電圧を保持する。

そして次の位相比較時、位相差パルスに比例して生じた
電圧が、前記出力端ですでに保持されている電位より高
ければその差に相当する電流が前記出力端に供給され、
逆に低ければその差に相当する電流が放電され位相差信
号が出力される。

従って前記出力端は従来のように位相進み、遅れの分枝
点ではなく、ある一定有限の位相差のある状態を中心と
して電流供給／放電動作となり、位相ロック制御点近傍
の特性を連続とすることができる。

ところで位相比較装置の特性は、上記したように位相ロ
ック制御点近傍で連続的な出力特性となることが重要で
あるとともに、不必要な周波数成分、即ち不必要なジッ
タを含まない信号として出力することが一般的に要求さ
れている。

これは位相比較装置を周波数シンセサイザーに適用した
場合、制御点の不連続特性およびジッタは電圧制御発振
器の出力の側帯波抑圧特性を著しく低下させるからであ
る。

従って本発明は、上記、先に提案した装置をさらに改良
し、特に出力信号に不必要な周波数成分を生じにくいよ
うにした位相比較装置を提供するものである。

以下、この発明の一実施例を第１図に従い説明する。

図においてＦＦ１ＦＦ２はＤ形動作のフリップフロップ
で、このうちフリップフロップＦＦ１のＣＰ端子には基
準周波数信号ｆＲがクロック信号として与えられ、また
フリップフロップＦＦ２のＣＰ端子には可変周波数信号
ｆ５が与えられる。

また、フリップフロラフ下Ｆ１のＱ１端子をアンド回路
ＡＮＤ１の一方の入力端子に接続し、フリップフロップ
ＦＦ２のＱ１端子を上記アン、ド回路ＡＮＤ１の他方の
入力端子に接続する。

そしてこのアンド回路ＡＮＤ１の出力端子をフリップフ
ロップ Ｒ端子に夫々接続する。

また、フリップフロラフ下Ｆ２のＱ１端子をノア回路Ｎ
ＯＲの第１の入力端子に接続し、フリップフロップＦＦ
１のＣＰ端子を上記ノア回路ＮＯＲの第２の入力端子に
接続するとともに遅延回路Ｄ１を介して上記ノア回路Ｎ
ＯＲの第３の入力端子に接続する。

。またフリップフロップＦＦ１のＣＰ端子を
オア回路ＯＲ１の第１の入力端子に接続するとともに第
２の入力端子をフリップフロップＦＦ１のＱ１端子に接
続する。

一方、上記フリップフロップＦＦ２のＱ１端子をトラン
ジスタＴ１のベースに接続する。

このトランジスタＴ１はエミッタを接地し、コレクタを
抵抗Ｒ１を介してトランジスタＴ２のコレクタおよびベ
ースに接続する。

このトランジスタＴ２はエミッタを電源線Ｖｃｃに接続
し、ベースをトランジスタＴ３のベースに接続している
。

このトランジスタＴ３はエミッタを電源線Ｖｃｃに接続
し、コレクタを電圧蓄積器としてのコンデンサＣ１を介
して接地するとともにトランジスタＴ６のコレクタに接
続する。

このトランジスタＴ６はエミッタを接地し、ベースを上
記ノア回路ＮＯＲの出力端子に接続している。

また、上記トランジスタＴ３のコレクタをトランジスタ
Ｔ４のベースに接地する。

このトランジスタＴ４はコレクタを電源線Ｖｃｃに接続
し、エミッタを抵抗Ｒ２を介してトランジスタＴ５のコ
レクタに接続する。

上記トランジスタＴ５はエミッタを接地し、ベースを上
記オア回路ＯＲ１の出力端子に接続している。

一方、制御信号ｆＲ′をアンド回路ＡＮＤ，，の一方の
入力端に供給するとともにフリップフロップＦＦ２のＱ
１端子を上記アンド回路ＡＮＤ２の他方の入力．端子に
接続し、またこのアンド回路ＡＮＤ２の出力端子と上記
フリップフロップＦＦ１のＱ１端子をオア１路ＯＲ２に
接続し位相ロック外れ検出回路を構成している。

、次に以上のように構成した装置の動作を第３図に示す
装置各部の信号波形を参照しながら説明する。

まず、フリップフロップＦＦ１のＣＰ端子に第３図ａに
示す基準周波数信号ｆＲがクロック信号と駿て与えられ
る。

この場合基準周波数信号はデユーティ−サイクルを５な
いし２０％とする。

また、これと同時にフリップフロップ ＣＰ端子に第３図すに示す可変周波数信号ｆ５が与え．
られる。

この状態でいま第２図の期間Ｔ１に示すように可変周波
数信号ｆｓが基準周波数信号ｆＲより充分位相が進んで
いるときは両信号のアンドが成立しアンド回路ＡＮＤ１
により両フリップフロップＦＦ１ＦＦ２がリセットされ
るまでの間フリップ７０ツブＦＦ２の出力が第３図Ｃに
示す位相差信号としてトランジスタＴ１のベースに与え
られる。

すると、トランジスタＴ１がオンし、トランジスタＴ３
がオンする。

これによりトランジスタＴ３を通してコンデンサＣ１が
充電され、コンデンサＣ１両端子間に上記位相差信号の
発生時間に比例した電位が発生する。

この状態を第３図ｆに示す。また、コンデンサＣ１の端
子電位はエミッタフォロアのトランジスタＴ４のエミッ
タに移行され、これにより第３図ｇに示すように上記位
相差に比例した出力電圧が発生する。

その後上記一連の動作が終了すると、つまり上記位相差
パルス、基準周波数信号ｆＲが消滅し、更に遅延回路Ｄ
１を通し基準周波数信号ｆ８よりわずかに遅れて発生す
る第３図ｇに示す遅延信号が消滅するとノア回路ＮＯＲ
の出力によりトランジスタＴ６がオンし、コンデンサＣ
１の充電電橋を放電し、次の位相差信号による動作を確
保する。

□一方、第３１１１ｇに示すようにトランジスタＴ４の
エミッタ側の電位、即ち電位保持回路、（ｉ際は低周波
フィルター等を含む位相比較装置の外部回路）のコンデ
ンサＣ２の電位は、トランジスタＴ５のオンによりコど
デンサＣ□に生じた電位よりトランジスタＴ４の長−ス
エミッタ間電圧かけ低下した値にクランプされる。

この場合トランジスタＴ５は多くの時間非導通に保たれ
、保持回路の電圧保持特性を良好に保っている。

このトレンジ文りＴ５が導通する９は、オア回路ＯＲ１
がら信号が出力され第３図ｇに示す基準周波数信号力Ｓ
与えられた期間つまりコンデンサＣ１が充電をほぼ完了
したあとで、且づ前記電圧保持回路を構盛するコンデン
サＣ２の放電に必要な最少の時間そ゛ある。

これはコンデンサＣ２にすでに蓄えられそいる電圧が新
たにコンデンサＣ１（、こ生じた電圧より相村的に高い
場合トランジスタＴ４のベースが導バイアスになってエ
ミッタに伝達されないのを防止するとともにエミッタ電
位をコンデンサｃ、、 ｉこ、生ビている電圧で決まる
値にクランプするｔ４夙”＋゛ｉ；る。

従って前記保持□回路の出□力は基準周波ｉ号）、と可
変周波数信Ｗ’ｆｓとめ位相比較が行りわれるたびにそ
の都度そのときの位相差に応じｄ出力を繰返えし発生す
る。

□これによりその後第２図Ｔ２に示すように基準周波数
信号ｆＲ，！：可変層波数信号ｆｓの位相差が小さくな
ると第３図ｆに示、膏ようにこのときのカンデンサＣ１
の充電電圧の、低下にともない第３図ｇ（′こ示大よう
に出力電圧：もその分低下する。

このことから、このときの出力電圧の特性は第４図に示
すように可変周波数信号が基準周波数信号に対し位相遅
れしていると出力電圧二〇で、位相が進んでいると、こ
のときの進み量の大きさに比例して出力電圧が増加しそ
の後飽和すようなものになる。

ところでコンデンサＣ１に蓄積された電位、およびコン
デンサＣ２に保たれている電位（１、特にトランジスタ
Ｔｓｅ導通ずる直前に大きい値となる。

またトランジろ夕Ｔ５の導通によりトランジろ夕Ｔ４の
エミッタ電流は増大し、トランジスタＴ４のベース・エ
ミ・シタ間電圧も増大する。

その結果出力端にはトランジスタＴ５を導通したこと（
，４よる不必要な周波数成分を生ずることになり、かつ
導通時間が長い程その低周波成分が増大して低周波成分
を除去するのが困難になる。

一方、トランジスタＴ５の導通時間は、コンデンサＣ１
に生ビた電位がすでにコンデンサＣ２に保持されている
電位より低い場合、コンデンサＣ２の電荷を抵抗Ｒ２を
通して放電する量を決定する。

この時間（ｊ位相ロックルーフ°セ、位相が著しくはず
れた状態から位相制御状態にひきこむロックアツプタイ
台に影響を与える。

□たとえば位相が著しくはずれコンデンサＣ２の電位が
高い値にあったとき、たとえコンテ゛ンサＣ□の電位が
ゼロであってもトランジスタＴ５の導通時間が短がけれ
ばこめ値を制御点まで低下させるのに導通を数サイクル
必要とするようになる。

ここで電流供給はＴ５に関係なく□行なわれるので時定
数は短かい。

従ってトランジスタＴ５の導通時間を適切な長さに投索
するこ件が特に□重要である。

位相比較の周期が短かい場合、従って基準周波数信号ｆ
Ｒが高い周波数の場ＱＩ４ ）−ランジスタＴ５の導通
時間が短かくてもよく、逆に基準周波数信号ｆＲが低い
周波数の場合にはト）ンジスタＴ５の導通時間を長くす
る必要がある。

基準周波数信号が５〜３０澗の場合基準周波数信号ｆＲ
のパルス幅に対し５乃至２０％デユーティのパルス幅が
実質的に好ましい。

これは５％デユーティ未満では位相ロックループにした
とき電圧制御発振器の出力の側帯波は小さ、ぐ良好な特
性かえられるが、ロックはずれ状態から制御状態にはい
るのに長時間を要す。

他方２０％デユーティ、番超え、ると側帯波抑圧特性は
低下するが制御状態にはいる時間は短かくなる。

デユーティの選択は要求される位相ロック特性から決め
られるべきである。

上述した本発明において上記トランジスタＴ５の導通時
間を基準周波数信号から得られる一定のパルス幅として
与えている点が重要である。

他の方法、たとえば可変周波数から得る方法、あるいは
各種遅延回路を用いて該信号を得る場合にみられるよう
に、動作状態その他によって特性が影響を受けない。

又、トランジスタＴ５を導通する信号を基準周波数信号
ｆＲだけでなく第３図りに示すようにフリップフロップ
ＦＦ１のＱ１端子からの信号との和（ＯＲ）をとって入
力している点も上記トランジスタＴ５の導通時間を設定
するのに重要である。

フリップフロラフ下Ｆ１のＱ１端子には基準周波数に対
し可変周波数が遅れたときの遅れ位相差パルス（第３図
ｃ’）が出力される。

従って遅れ位相差パルスの生じているとき、従って進み
位相差パルスがゼロで出力端をゼロにしたいと、き、基
準周波数の期間にひきつづき遅れ位相差ノくルスでもト
ランジスタＴ５を導通するので、コンデンサＣ２に保た
れた電荷をより急速に放電することができ、結果として
基準周波数の期間で決め□られる以上に位相ロックアツ
プタイム（フィードバック時定数）を短くすることがで
きる。

このごとは逆に基準周波数によって決められるトランジ
スタＴ５の導通時間を短縮することを可能にし、電圧制
御発振器の側帯波発生を抑圧することができる。

本発明によれば、さらに有効な位相ロックはずれ信号を
得ることが可能である。

位相ロッ□りはずれ信号は、位相差が制御点から蓋しく
はずれている状態を知らせる信号である。

−４図において位相遅れの状態は明らかに位相ロックは
ずれ状態である。

一方位相が進みすぎている状態も位相ロックはずれ状態
である。

この状態は第２図の制御信号ｆＲ′と７リツブフロツブ ンド回路ＡＮｂ２によることにようヶ容易に塗出するこ
とが可能である。

即ち第２図ｉに示す□ようにｆＲ′を基準周波数に同期
した周波数となし、そのデユーティ、を設定することに
よｉ）、、進み位相差の大きいと午ろでのみロックはず
れ信号をうろことかで゛きる（第２図ｉ）。

第２図は上述した本発明位相比較装置を□周波数シンセ
サイザの位相ロックループ（ＰＬＬ）に組込んだ例をチ
している。

□図において、水晶発振子１０を含む基準発振
器１１からは基準周波数信号ｆＲが送り出される。

又、電圧制御発振器１２の出力信号ｆｏｕｔは、分周器
１３により１／Ｎ （Ｎは整数）に分周され可変周波数
信号ｆｓになる。

こうして得られた信号ｆＲ，ｆｓは本発明位相比較装置
１４へ入力されて、位相比較されその位相差に応じた信
号（第４図）が出力される。

この信号は低周波フィルター１５を通して電圧制御発振
器１２に制御信号として送られる。

こうして電圧制御発振器１２からは分周器１３のＮ値を
可変することによって選択された周波数の信号ｆｏｎｔ
が安定して得られることになる。

尚、この発明は上記実施例に限定されず、要旨を変更し
ない範囲で適宜変形しそ実施できる。

例えばトランジスタＴ４のエミッタツボロアをダーリン
トランジスタを用いて構成してもよい。

また位相差信号を作るには、上述したようにフリップフ
ロップＦＦ１，ＦＦ２を用いる他に既知の種々の方法を
用いることができる。

また第２図に示したように種々の回路の入力として用い
られる基準周波数信号ｆＲのうちフリップフロ・シブＦ
Ｆ１のｃｐ両端子入力する信号のみをその他の回路に入
力される信号と、パルスのデユーティを変えてもよい。

以上述べたように、本発明によれば、位相差に対応する
出力特性を直線性よくすることができ、しかも不連続点
を生じないようにもできる。

又、これを位相ロックループに使用した場合、出力のジ
ッタを抑圧し、電圧制御発振器の出力の側帯波抑圧特性
を向上させ、かつ、位相ロックはずれから位相ロックに
ひきこむ時間を短くする等の効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図の回路を周波数選択装置の位相ロックループに組込ん
だ例を示すプロ゛シク図、第３図ａ〜ｊは第１図の各部
の信号波形を示す特性図、第４図は第１図の回路の位相
差−出力電圧特性を示す図である。 ＦＦ１，ＦＦ２・・・・・・フリップフロップ、ＮＯＲ
・・・・・・ノア回路、ＯＲ・・・・・・オア回路、Ｔ
１，Ｔ４，Ｔ５，Ｔ６・・・・・・ＮＰＮ）ランジスタ
、Ｔ２，Ｔ３・・・・・・ＰＮＰ）ランジスタ、Ｃ１，
Ｃ２・・・・・・コンデンサ。

Claims (1)

1. 【特許請求の範囲】 １ 可変周波数信号及び基準周波数信号が入力されこれ
   ら両信号の位相を比較し、所定の基準による可変周波数
   信号の基準周波数信号に対する進み位相差パルスを発生
   する位相差パルス発生手段と、前記進み位相差パルス幅
   に応じた電位を発生する電位発生手段と、ベースに前記
   電位発生手段の電位が印加されその電位に応じた電位を
   エミ・シタより出力するトランジスタと、このトランジ
   スタの前記エミッタに前記基＊周波数信号に同期した信
   号により選択的に抵尊を介して接地電位を与える手段と
   、前記電位発生手段に生じた前記進み位相差パルス幅に
   応じた電位を下げる手段とを具備した位相比較装置。 □２ トランジスタあエミッタに抵抗を介して選択
   的に接地電位を与える手段は、基準周波数信号に同期し
   た信号の他、所定の基準による可変周波数信号の基準周
   波数信号に対干る遅れ位相差パルスの入力によっても動
   作するように構成したことを特徴とする特許請求の範面
   第１項に記載した位相比較装置。 □１３ 基準周波数に丙期した信号のパ
   ルス幅は基準周波数信号の周期の５〜２０気の範囲にあ
   ることを特徴とする特許請求の範囲：輌１項もしくは第
   ２項に記載した位相比較装置。