JPS5952459B2 - 多チヤンネルアナログ・ディジタル変換回路 - Google Patents

Description

【発明の詳細な説明】 本発明はコンピュータに測定データを入力する目的で、
多数のアナログ入力を１個のみのアナログ・ディジタル
変換器（以下Ａ／Ｄ変換器と略記する）を用いて次々と
ディジタル量に変換する回路の改良に関するものである
。

近年コンピュータは計測値処理の分野に広く利用されて
いる。

計測の対象である温度、圧力、速度等は通常アナログ電
気信号として検出され、これを増幅器で適度のレベルに
増幅したのち、Ａ／Ｄ変換器を用いてディジタル信号に
変換したものがコンピュータにデータとして入力される
。入力データはコンピュータによつて処理され、また整
理された後に記録や制御に使用される。ところでＡ／Ｄ
変換器は高価なものであり、計測の対象が数百〜数千点
になる場合は、、対象とするアナログ信号１個に対しＡ
／Ｄ変換器を用いる方式ではその費用は莫大となり、コ
ンピュータの価格を超えてしまう。

従つて計測システムのコストを低減させるため高価なＡ
／Ｄ変換器の数を少なくし、数１０のアナログ信号をリ
レーなどで切換え、次々と１個のＡ／Ｄ変換器で変換す
る多チヤンネルＡ／Ｄ変換方式が工業的に広く使用され
ている。この方式はコストを低減させるためには極めて
優れた方式であるが、近年工業計測に対し要求される精
度が高くなるに従いこの方式の欠点が問題となつている
。問題の原因は詳しくは後述するが、各アナログ信号の
ための入力増幅器の持つているオフセツトや増幅度の誤
差あるいはリレーの熱起電力等の誤差が存在することに
あり、これらの誤差が入力信号に混入するため測定の精
度を高めることが困難になつている。

そこでこれらの誤差を減少させるために補正回路を各入
力回路に付加することが実用されているが、多数の補正
回路を用いれば多数の部品が必要になるので、価格が増
大し多チヤンネル型変換回路の目的であるコストの低減
に反するばかりでなく、故障の増大による信頼性の低下
、補正作業を短い期間に繰返して行うための稼動率の低
下等の欠点があり根本的な対策になつていない。また他
の方法として誤差の補正をコンピユータによる演算で行
うことも実行されているが、そのような補正演算を多数
の入力信号について測定の都度実施することは、それだ
けコンピユータに余分の仕事をさせることになり、本来
のデータ収集の効率を低下させる結果となつている。

すなわちこの方法も根本的な対策とは言えない。本発明
は以上のような欠点を除き、精度の高い測定を行うこと
を可能としたもので、価格の大幅な上昇や信頼性の低下
、稼動率やデータ収集の効率の低下等を生じないことが
特長である。

以下本発明をさらに具体的に説明する。第１図はこれま
で使用されている多チヤンネルＡ／Ｄ変換回路の回路構
成例図で、詳しくは図中のＣＰＵを除く破線で囲んだ部
分１３がＡ／Ｄ変換回路部、ＣＰＵ４はコンピユータで
ある。

図中のアナログ信号入力端子Ａ，Ｂ，・・・・・・・・
・Ｙ，Ｚに印加された各入力信号は、入力増幅器１Ａ，
１Ｂ，・・・・・・・・・１Ｙ，１Ｚにより各チヤンネ
ル毎に適当な大きさに増幅される。リレー２Ａ，２Ｂ，
・・・・・・・・・２Ｙ，２Ｚは各チヤンネル毎に配置
されたチヤンネル接断切替器、すなわちチヤンネル開閉
器群である。第１図の場合測定は次のように行われる。
まずリレー２ＡがＣＰＵ４よりのリレー開閉信号１０に
よつて閉じ、チヤンネルＡのアナログ信号が選択されて
Ａ／Ｄ変換器３に送られる。こ・で信号はデイジタル信
号に変換されてＣＰＵ４に入力される。その後リレー２
ＡはＣＰＵ４よりのリレー開閉信号１０によつて開き、
チヤンネルＡについての動作が完了する。続いてリレー
２Ｂが閉じられ、同様な過程で次のチヤンネルＢのデイ
ジタル化された信号がＣＰＵ４に入力する。このような
動作を繰返すことによつて全チヤンネルの信号がＣＰＵ
４に入力する。この回路は構成が単純であり、測定に高
い精度が要求されない場合には有効である。

しかし高い精度が要求されるときは回路自身が誤差を発
生し、入力信号を変化させるので種々の問題が発生する
。これをさらに詳しく説明すると、入力増幅器１Ａ，１
Ｂ，・・・・・・・・・１Ｙ，１Ｚは入力信号が零の場
合にも多少の出力信号（オフセツト）が生じ、その大き
さは周囲温度や経過時間によつて変化する。また入力増
幅器１Ａ，１Ｂ，・・・・・・・・・１Ｚの増幅度は一
定ではなく個々にばらつきをもち、かつ周囲温度や時間
によつて変化する。さらにリレー２Ａ〜２Ｚの各接点の
接触抵抗や熱起電力等が周囲の状況によつて変化し、こ
れらはすべて誤差の原因となつている。これらの誤差原
因を除き高精度の測定を実行するために従来用いられて
いる対策には、入力増幅器１Ａ〜１Ｚのそれぞれにオフ
セツト補正回路を付加しオフセツトが零になるよう調整
する方法、入力増幅器１Ａ〜１Ｚのそれぞれに増幅度調
整回路を付加し増幅度を調整する方法、リレー２Ａ〜ノ
２Ｚに接触抵抗が低くかつ安定している水銀リレーを採
用する方法等があり、これらを実施し慎重に微調整を行
えば誤差は低下する。

しかし微調整は人手によつて行われ、長時間を必要とし
その間測定が中断されるという大きな欠点がある。また
、各入力増幅器に補正回路が付加されると部品数は大幅
に増加し価格ばかりでなく故障率も大幅に増加する欠点
がある。さらに基本的な問題は、これらの対策は周囲温
度の変化や時間の経過に伴う誤差の変動については効果
がないことであつて、こノれらの変動に対しては微調整
を再度実施することが必要となる。すなわち高精度の測
定を実行するには頻繁に微調整と較正の作業を繰返すこ
とが必要で、測定工数の増大と測定装置の稼動率が著し
く低くなるという大きな欠点がある。従来用いられてい
る別な対策として誤差の補正をコンピユータによる演算
で行う方法があることは前記の通りであるが、この方法
は各回路の誤差を回路により補正するのではなく、測定
動作に必要な頻度で較正動作を挿入し、その時点での各
チヤンネルの誤差を正確に把握してコンピユータのメモ
リに記憶させ、得られた各自の測定結果をその記憶内容
に従つて演算で補正する方法がある。

この方法は部品数の増加は少なく、価格や故障率もあま
り増加しないので優れており、較正作業が人手によらず
コンピユータにより短時間内で行われるため、測定装置
の稼動率も良好である。しかし測定の規模が大きくなり
数千、数万の測定をごく短時間でオンラインリアルタイ
ムで処理する場合には、コンピユータが各チヤンネルに
ついて補正演算を測定のつど繰返すため、本来の目的で
あるデータ収集の効率が低下し必要な時間内で測定が終
了しなくなるという大きな欠点がある。さて本発明の説
明に入る。第２図は本発明を実施した多チヤンネルＡ／
Ｄ変換回路の構成例図で、ＣＰＵ４を除く部分がＡ／Ｄ
変換部である。第２図においてアナログ信号入力端子Ａ
，Ｂ，・・・・・・・・・Ｙ，Ｚにはそれぞれの入力信
号が印加されるが、第２図の回路では較正と測定の両動
作が行われる。第１に較正動作を説明する。

まずコンピユータ４より較正用信号１１が送り出される
と、入力増幅器１Ａは入力信号が零の状態になる。次に
リレー２ＡがＣＰＵ４からのリレー開閉信号によつて閉
じ、１Ａの出力は加算増幅兼利得可変増幅器（ＡＭＰ）
５に接続される。増幅器５の出力はＡ／Ｄ変換器３に与
えられてデイジタル信号となりＣＰＵ４に入力する。こ
の時の増幅器５の出力信号は入力信号が零であるから本
来は零となるべきであるが、前記のオフセツト誤差やリ
レーの熱起電力誤差などが加算され、ある値をもつこと
になる。ＣＰＵ４はこの誤差出力をメモリ （ＲＡＭ）
６の記憶素子の１個に書き込む。その記憶内容はデイジ
タル・アナログ（Ｄ／Ａ）変換器８によつてアナログ信
号に変換されＡＭＰ５に出力信号が零となる方向にオフ
セツト補正信号１４として帰還される。次にＣＰＵ４よ
り較正用信号１１が人力増幅器１Ａ〜１Ｚに送り出され
、入力増幅器１Ａは入力信号がフルスケール（Ｆｕｌｌ
ｓｃａｌｅ）の状態になり、その出力はデイジタル信号
となつてＣＰＵ４に入力する。この値は増幅率の変動に
よる誤差を含んでいるので、ＣＰＵ４はその誤差に相当
する信号をＲＡＭ６の記憶素子の次の１個に書込む。そ
の内容はＤ／Ａ変換器７によつてアナログ信号となり増
幅度調整信号１５どしてＡＭＰ５に増幅度が規定の値と
なるように帰還される。この後ＣＰＵ４よりのリレー開
閉信号１０の断によつてリレー２Ａは開いて、これで１
つの回路の較正動作が終了する。次に再びＣＰＵ４より
の較正用信号１１の印加によつて入力増幅器１Ｂは入力
信号が零の状態となり、続いてリレー２Ｂがリレー開閉
信号１０によつて閉じ、あとは上記と同様の過程で誤差
補正量がＲＡＭ６の次の１個に記憶されてオフセツト誤
差の補正が行われ、次に利得の補正が行われる。

以下同様な手段が繰返されて全チヤンネルの較正を終了
する。次に第２の測定動作を説明する。

まずリレー２ＡがＣＰＵ４よりのリレー開閉信号１０に
よつて閉じ、チヤンネルＡのアナログ信号が選択されＡ
ＭＰ５に入力する。それと同時にメモリＲＡＭ６に対し
てＣＰＵ４からアドレス信号］２が送られチヤンネルＡ
に対応した記憶素子が選択され、記憶されている誤差補
正情報がＤ／Ａ変換器７および８によりアナログ信号で
あるオフセツト補正信号および増幅度調整信号となりＡ
ＭＰ５に送られる。従つて入力したアナログ信号はＡＭ
Ｐ５で誤差の補正が行われ、Ａ／Ｄ変換器３には誤差を
ｌ含まない信号が入力され、デイジタル信号化された出
力がＣＰＵ４に入力される。こ・で゛リレー２ＡがＣＰ
Ｕ４よりのリレー開閉信号１０によつて開き、チヤンネ
ルＡについての測定を終了する。次にリレー開閉信号１
０によつてリレー２Ｂが閉７じ上記同様に誤差を補正さ
れた信号がＣＰＵ４に入力され、上記のような動作を繰
返すことにより全チヤンネルの信号がＣＰＵ４に入力さ
れる。実際の測定に当つては最初各チヤンネルの較正動
作を行い、次にチヤンネル毎の測定動作を行うクが、交
互に行うのではなく連続した測定動作に適切な頻度で較
正動作を挿入することにより、周囲温度や時間の経過に
よる誤差を低い範囲に抑止することが可能である。上記
のような本発明方法の特長は、精度の高いことを要求さ
れる測定に従来は人手による調整を行い長時間を必要と
したのに対し、調整がＣＰＵ４からの命令によつて自動
的に行われるため極めて短時間で測定できること、従来
の方法のように各チヤンネルに補正回路を付加するので
はなく、全チヤンネルに対して１個の共通部分に補正機
能を集約するので、回路が単純で部品個数の増加が少な
く、従つて故障率や価格の増加が少ないこと、ＣＰＵ４
に対しては補正ずみの信号が入力するのでＣＰＵ４は補
正演算を行う必要がなく、従つて効率良くデータ収集を
行うことが可能なことである。

これらの特徴は従来方法の難点を除去し、実用上極めて
大きな効果を生ずるものである。なお第２図に示した例
は、増幅度調整信号を加算増幅器兼利得可変増幅器（Ａ
ＭＰ）５に帰還する方法であるが、他の実施例として増
幅度調整信号をＡ／Ｄ変換器３の基準電圧端子に帰還さ
せることによりＡ／Ｄ変換器の利得を制御する方法があ
る。

後者の方法においても前者と全く同じ効果が得られるこ
とは明らかで゛ある。

【図面の簡単な説明】

第１図は従来使用されている多チヤンネル用Ａ／Ｄ変換
回路の構成例図、第２図は本発明による多チヤンネル用
Ａ／Ｄ変換回路の構成例図である。 Ａ−Ｚ・・・・・・アナログ信号入力、１Ａ〜１Ｚ・・
・・・・入力増幅器、２Ａ〜２Ｚ・・・・・・リレー、
３・・・・・・Ａ／Ｄ変換器、４・・・・・・コンピユ
ータ（ＣＰＵ）、５・・・・・・加算増幅器兼利得可変
増幅器（ＡＭＰ）、６・・・・・・メモリ素子群（ＲＡ
Ｍ）、７，８・・・・・・Ｄ／Ａ変換器、１０・・・・
・・リレー開閉信号、１１・・・・・・較正用信号、１
２・・・・・・アドレス信号、１３・・・・・・多チヤ
ンネル用Ａ／Ｄ変換回路、１４・・・・・・オフセツト
補正信号、１５・・・・・・増幅度調整信号。

Claims (1)

1. 【特許請求の範囲】 １ 多チャンネルアナログ入力をチャンネル毎に増幅す
   る入力増幅器群と、コンピュータよりの開閉信号によつ
   て開閉し入力増幅器群の出力をチャンネル順に加算増幅
   兼利得可変増幅器に切替送入するチャンネル開閉器群と
   、１個の加算増幅兼利得可変増幅器と、加算増幅兼利得
   増幅器よりのアナログ信号入力をディジタル信号に変換
   して外部のコンピュータに送出するＡ／Ｄ変換器と、コ
   ンピュータよりの誤差補正情報をコンピュータよりのア
   ドレス信号によつて指定のアドレスに記憶するＲＡＭメ
   モリと、ＲＡＭメモリより出力されるオフセット補正信
   号をアナログ信号化する第１のＤ／Ａ変換器と、ＲＡＭ
   メモリより出力される増幅度調整信号をアナログ信号化
   する第２のＤ／Ａ変換器とを具備し、コンピュータより
   入力するチャンネル開閉信号と入力増幅器の入力信号を
   零およびフルスケールの状態とする較正用信号およびメ
   モリアドレス信号とにより各チャンネル毎の測定動作と
   数回の測定動作前に挿入した較正動作を行い、その出力
   をコンピュータに送出することを特徴とする多チャンネ
   ルアナログ・ディジタル変換回路。 ２ アナログ化されたオフセット補正信号と、増幅度調
   整信号とを加算増幅兼利得可変増幅器に与えることを特
   徴とする特許請求の範囲第１項記載の多チャンネルアナ
   ログ・ディジタル変換回路。 ３ アナログ化されたオフセット補正信号を、加算増幅
   兼利得可変増幅器の補正に、また増幅度調整信号をＡ／
   Ｄ変換器の基準電圧の調整にそれぞれ与えることを特徴
   とする特許請求の範囲第１項記載の多チャンネルアナロ
   グ・ディジタル変換回路。