JPS5953095A - 直流モ−タの制御装置 - Google Patents
直流モ−タの制御装置Info
- Publication number
- JPS5953095A JPS5953095A JP57162261A JP16226182A JPS5953095A JP S5953095 A JPS5953095 A JP S5953095A JP 57162261 A JP57162261 A JP 57162261A JP 16226182 A JP16226182 A JP 16226182A JP S5953095 A JPS5953095 A JP S5953095A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- control device
- power transistors
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/03—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
- H02P7/04—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、直流モータの速度をパルス幅変調により制御
を・？Ｊなう直流モータの開存１ｊ装置に門するもので
ある。
を・？Ｊなう直流モータの開存１ｊ装置に門するもので
ある。
（従来例の、１．７７）成とその問題点）第１図およＯ
−第２図は、従来の直流モータの制御装置の・９ルス幅
変調波形整形回路のそれぞれブロック図および出力波形
を示す図、第３図は、従来の直０１１モークの制御装置
の出力回路をカーζず図である。第１１・４において、
１は減算器、２Ｊ’、−よひ：３回、それぞれ小感帯Δ
Ｖおよび一Δ■を有する比較器、■ａおよびＶｌ、＆：
Ｊそれぞれ比較器２および３の出力信号である。−１１
だ第３図において、４は直流′電源、５ 、６ 、７．
１；−ｊ−び８はプリツノ回路を１１６成するパワート
ランノスタ、９，１０．１１およびＩ ’２ Ｃ，Ｊ、
各ノ’？ワード、ランジスク５ ＋ ６ ＋ ７および
８をそれぞれ駆動さぜる。駆動回路、１：３は直θＩＣ
モ一つてある。
−第２図は、従来の直流モータの制御装置の・９ルス幅
変調波形整形回路のそれぞれブロック図および出力波形
を示す図、第３図は、従来の直０１１モークの制御装置
の出力回路をカーζず図である。第１１・４において、
１は減算器、２Ｊ’、−よひ：３回、それぞれ小感帯Δ
Ｖおよび一Δ■を有する比較器、■ａおよびＶｌ、＆：
Ｊそれぞれ比較器２および３の出力信号である。−１１
だ第３図において、４は直流′電源、５ 、６ 、７．
１；−ｊ−び８はプリツノ回路を１１６成するパワート
ランノスタ、９，１０．１１およびＩ ’２ Ｃ，Ｊ、
各ノ’？ワード、ランジスク５ ＋ ６ ＋ ７および
８をそれぞれ駆動さぜる。駆動回路、１：３は直θＩＣ
モ一つてある。
このように（１４成された従来例は、まず、直流モーフ
１：３に印加する電圧を指示する制御信号と、・Ｐルス
幅整形するだめの一定周波数の三角波とを、減算器１に
入力し、減算した出力を、不感帯ΔＶを有する比較器２
と、不感帯−ΔＶを有する比較器３とにそれぞれ入力し
て、比較器２および３から第２図に示すような出力信号
ＶａおよびＶｂをそれぞれ得る。次に、この出力信号■
８をパワートランジスタ５および８の駆動回路９および
１２にそれぞれ入力し、出力信号Ｖｂを・ぐワードラン
ジスタロおよび７の駆動回路１０および１１にそれぞれ
入力する。ここで、比較器２および３の出力信号Ｖａお
よびＶｂは、第２図に示すようにΔＴｌおよびΔ′ｒ２
の休止期間がある。これは、ノクワートランジスタ５お
よび６、まだは）ぞワートランジスタ７および８を同＋
１．’ｊにオン状態にさせないだめの休止期間で、出力
信号ＶａおよびＶｂをフォトカッ０ラー等を使用して駆
動回路９，１２および１０．１１にそれぞれ供給した場
合に、フォトカッラー等によシ発生する・？ルスの遅れ
や、・やワートランノスタ５、（３，７および８のスト
レージタイムによる遅れをΔＴ１およびΔ′ｒ２の間に
吸収するだめの時間である。従って、出力信号■ｂの・
やルスがパワートランジスタ６および７０ベースに伊：
給される時に、ΔＴ１の間に／６ワートランジスタ５お
よび８を完全にオフ状態にし、次に出力信号Ｖａの・ぐ
ルスがパワートランジスタ５および８のベースに供給さ
れる前のΔＴ２の間に、パワートランジスタ６および７
を完全にオフ状態にすることができる。
１：３に印加する電圧を指示する制御信号と、・Ｐルス
幅整形するだめの一定周波数の三角波とを、減算器１に
入力し、減算した出力を、不感帯ΔＶを有する比較器２
と、不感帯−ΔＶを有する比較器３とにそれぞれ入力し
て、比較器２および３から第２図に示すような出力信号
ＶａおよびＶｂをそれぞれ得る。次に、この出力信号■
８をパワートランジスタ５および８の駆動回路９および
１２にそれぞれ入力し、出力信号Ｖｂを・ぐワードラン
ジスタロおよび７の駆動回路１０および１１にそれぞれ
入力する。ここで、比較器２および３の出力信号Ｖａお
よびＶｂは、第２図に示すようにΔＴｌおよびΔ′ｒ２
の休止期間がある。これは、ノクワートランジスタ５お
よび６、まだは）ぞワートランジスタ７および８を同＋
１．’ｊにオン状態にさせないだめの休止期間で、出力
信号ＶａおよびＶｂをフォトカッ０ラー等を使用して駆
動回路９，１２および１０．１１にそれぞれ供給した場
合に、フォトカッラー等によシ発生する・？ルスの遅れ
や、・やワートランノスタ５、（３，７および８のスト
レージタイムによる遅れをΔＴ１およびΔ′ｒ２の間に
吸収するだめの時間である。従って、出力信号■ｂの・
やルスがパワートランジスタ６および７０ベースに伊：
給される時に、ΔＴ１の間に／６ワートランジスタ５お
よび８を完全にオフ状態にし、次に出力信号Ｖａの・ぐ
ルスがパワートランジスタ５および８のベースに供給さ
れる前のΔＴ２の間に、パワートランジスタ６および７
を完全にオフ状態にすることができる。
しかしながら、」二記の従来例では、前述のような回路
構成において、比較器２および３や駆動回路９，１０．
ｉｔおよび１２の部品不良等によシ、パワートランジス
タ５と６、まだはパワートランジスタ７と８に同時にベ
ース入力が加えられることがあり、このため）ぞワート
ランノスタ５と６またけ・ぐワートシンジスタ７と８と
が同時にオンになシ、直流電源４を短絡して・ぐワート
ジンノスタ５．６．７および８を破壊することがあった
。
構成において、比較器２および３や駆動回路９，１０．
ｉｔおよび１２の部品不良等によシ、パワートランジス
タ５と６、まだはパワートランジスタ７と８に同時にベ
ース入力が加えられることがあり、このため）ぞワート
ランノスタ５と６またけ・ぐワートシンジスタ７と８と
が同時にオンになシ、直流電源４を短絡して・ぐワート
ジンノスタ５．６．７および８を破壊することがあった
。
（発明の目的）
木ｊ１′、明は、上記従来例の欠点に鑑みてなされたも
ので ｊ’ｌｉ品不良等による・！ワートランジスタの
破壊を防止した直流モーフの制御装置を提供するもので
ある。
ので ｊ’ｌｉ品不良等による・！ワートランジスタの
破壊を防止した直流モーフの制御装置を提供するもので
ある。
（発明の措″成）
上Ｒｅ目的を達成するために、本発明は、ノクルス幅変
調波形３ｆ形回路と簡素化して部品不良を防止するとと
もに、パワートランジスタの駆動回路にインクロック回
路を設けたものである。
調波形３ｆ形回路と簡素化して部品不良を防止するとと
もに、パワートランジスタの駆動回路にインクロック回
路を設けたものである。
（実施例の説明）
以下、図面により本発明の実施例を詳細に説明する。第
４図および第５図は、本発明の一実施例のパルス幅変調
波形整形回路のそれぞれブロック図および出力波形を示
す図、第６図は、本発明の−実ｈｍ例の出力回路の一部
を示す図で、第１図、第２図および第３図と同一符号の
ものは同一のものを示している。第４図において、１４
は不感帯を持たない比較器、１５はインバータ、Ｖαお
よびＶβはそれぞれ比較器１４およびインバータ１５の
出力である。寸だ、筒６図は、出力回路のノ９ワートラ
ンノスクプリッノ回路におけるノＰワートランソスタ５
と６のそれぞれの駆動回路を示していて、１６および１
７は駆動回路の前段回ＩＩ！６．１８゜１９ 、２０お
よび２１はトランジスタ、２２ａおよび２２ ｂ ）、
Ｊロポトノノゾラ−２２を構成するぞり、それ発光部お
よび受光部、２３ａおよび２３ｂはポトカプラー２；３
を構成するそれぞれ発光部および受光部である。
４図および第５図は、本発明の一実施例のパルス幅変調
波形整形回路のそれぞれブロック図および出力波形を示
す図、第６図は、本発明の−実ｈｍ例の出力回路の一部
を示す図で、第１図、第２図および第３図と同一符号の
ものは同一のものを示している。第４図において、１４
は不感帯を持たない比較器、１５はインバータ、Ｖαお
よびＶβはそれぞれ比較器１４およびインバータ１５の
出力である。寸だ、筒６図は、出力回路のノ９ワートラ
ンノスクプリッノ回路におけるノＰワートランソスタ５
と６のそれぞれの駆動回路を示していて、１６および１
７は駆動回路の前段回ＩＩ！６．１８゜１９ 、２０お
よび２１はトランジスタ、２２ａおよび２２ ｂ ）、
Ｊロポトノノゾラ−２２を構成するぞり、それ発光部お
よび受光部、２３ａおよび２３ｂはポトカプラー２；３
を構成するそれぞれ発光部および受光部である。
次に、本実施例の動作を説明する。まず、制御信号と三
角波とを減僧器１に入力し、減算した出力を基準電圧（
Ｉ Ｖと比較する不感帯を持たない比較器１４に入力し
て、比較器１４から出力信号Ｖαを得る。また、出力信
号Ｖαをインバータ１５に入力し、反転させて出力信号
Ｖβを得る。出力借料、 ｖαおよびＶβは第５図に示
す。そして、出力信号■αを）’？ワートランジスタ５
のｊ、−バ動回１）？１のＡｉ＋段回路１６に−１１１
，； Ｘ；ｒ Ｌ、出力信号Ｖβをパワートランジスタ
６の駆動回１１１ｉＳの前段回路１７に供給する。ここ
で、出力・１゜月ｖαのノにルスが）Ｅワードランジス
タロの、駆動回１１’１”＋の、前段回路１６にイル給
された場合、ｌ・ラノノスク１８がオン状了ルとなり、
・ぐワートランノスタ５にベース電圧を、供給して・ぐ
ワートランノスタ５をオン状態にするとともに、ホトカ
プラー２２の発光部２２ａに電圧を供給し、ノクワート
ランノスク６の駆動回路に接ｈ′１；されたホトカフ０
う〜２２の受光部２２ｂからの出力により、トランジス
タ２１をオン状態にして、ツクワードランジスタロ０ベ
ース入力を遮断する。また逆に、出力信号■βのノｅル
スがパワートランジスタ６の駆動回路の前段回路１７に
供給され／ζ場合、トランジスタ２０がオン状態となシ
、・やワードランジスタロをオン状態にするとともに、
ホトカフ０ラー２３を動作させて、ノクワートランジス
タ５の駆動回路のトランジスタ１９をオン状態にして、
パワートランジスタ５のベース入力を遮断する。このよ
うに、ホトカプラ−２２および２３乞使用してインクロ
ック回路を＋１４成することにより、・ぐワートランジ
スタ５および６に同時にベース入力が供給されることを
防止している。−１：だ、一般にホトカゾラーは、人力
が遮断されてからΔＴ後に出力が遮断されるｑ４ｃ性を
有し−こいるので、この特性を利用して、ノぐワートラ
、・′ノスタ５および６のストレーツタイムよりも、ホ
ト力ｌラー２２および２：３のΔＴを長く設定する（、
とにより不感帯を設けて、・ξワードランジスタ！−＋
：ｊ、・」：び６が、それぞれのストレーンタイムに
より同Ｅ１，１．にオン状態と女って、直流電源を短絡
する仁とにより破損することを防止している。
角波とを減僧器１に入力し、減算した出力を基準電圧（
Ｉ Ｖと比較する不感帯を持たない比較器１４に入力し
て、比較器１４から出力信号Ｖαを得る。また、出力信
号Ｖαをインバータ１５に入力し、反転させて出力信号
Ｖβを得る。出力借料、 ｖαおよびＶβは第５図に示
す。そして、出力信号■αを）’？ワートランジスタ５
のｊ、−バ動回１）？１のＡｉ＋段回路１６に−１１１
，； Ｘ；ｒ Ｌ、出力信号Ｖβをパワートランジスタ
６の駆動回１１１ｉＳの前段回路１７に供給する。ここ
で、出力・１゜月ｖαのノにルスが）Ｅワードランジス
タロの、駆動回１１’１”＋の、前段回路１６にイル給
された場合、ｌ・ラノノスク１８がオン状了ルとなり、
・ぐワートランノスタ５にベース電圧を、供給して・ぐ
ワートランノスタ５をオン状態にするとともに、ホトカ
プラー２２の発光部２２ａに電圧を供給し、ノクワート
ランノスク６の駆動回路に接ｈ′１；されたホトカフ０
う〜２２の受光部２２ｂからの出力により、トランジス
タ２１をオン状態にして、ツクワードランジスタロ０ベ
ース入力を遮断する。また逆に、出力信号■βのノｅル
スがパワートランジスタ６の駆動回路の前段回路１７に
供給され／ζ場合、トランジスタ２０がオン状態となシ
、・やワードランジスタロをオン状態にするとともに、
ホトカフ０ラー２３を動作させて、ノクワートランジス
タ５の駆動回路のトランジスタ１９をオン状態にして、
パワートランジスタ５のベース入力を遮断する。このよ
うに、ホトカプラ−２２および２３乞使用してインクロ
ック回路を＋１４成することにより、・ぐワートランジ
スタ５および６に同時にベース入力が供給されることを
防止している。−１：だ、一般にホトカゾラーは、人力
が遮断されてからΔＴ後に出力が遮断されるｑ４ｃ性を
有し−こいるので、この特性を利用して、ノぐワートラ
、・′ノスタ５および６のストレーツタイムよりも、ホ
ト力ｌラー２２および２：３のΔＴを長く設定する（、
とにより不感帯を設けて、・ξワードランジスタ！−＋
：ｊ、・」：び６が、それぞれのストレーンタイムに
より同Ｅ１，１．にオン状態と女って、直流電源を短絡
する仁とにより破損することを防止している。
以上、パワートランジスタ５および６のそれぞれの駆動
回路について説明しだが、パワートランジスタ図よび８
の場合も同様の回路構成で同様の動作を行なう。ただし
、ノヤワートランノスタフの１駆動回路には出力信号Ｖ
βを供給し、パワートランジスタ８の駆動回路には出力
信号■αを供給する。
回路について説明しだが、パワートランジスタ図よび８
の場合も同様の回路構成で同様の動作を行なう。ただし
、ノヤワートランノスタフの１駆動回路には出力信号Ｖ
βを供給し、パワートランジスタ８の駆動回路には出力
信号■αを供給する。
（孔明の効果）
以上説明したように、本発明は、ノＱルスｌ１ｇ変調波
形整形回路を簡素化し、また、ホトカゾラー等によりイ
ンクロック回路を設は且つ不感帯を有する素子を内蔵す
ることにより、部品不良等による・ぐワートランノスタ
、の破壊を確実に防止し、品質の向上を＋ｌ’ ｆノ）
骨（二１、ている。
形整形回路を簡素化し、また、ホトカゾラー等によりイ
ンクロック回路を設は且つ不感帯を有する素子を内蔵す
ることにより、部品不良等による・ぐワートランノスタ
、の破壊を確実に防止し、品質の向上を＋ｌ’ ｆノ）
骨（二１、ている。
第Ｊ図：Ｉ’＋’ 、Ｊ、び第２図は、従来の直流モー
タの制御装置のパルス幅変調波形整形回１烙のそれぞれ
ブＶワクＩネ１および出力波形を示す図、第３図は、従
Ａモの直ｔ１（；モータの制／１ｌｉｌ装置の出力１１
川路を示す図、第４図および第５図は、本発明の一実施
例のパルス幅変調波形整形回路のそれぞれブロック図お
よび出力波形を小ず図、第６図は、本発明の一実施例の
出力回路の一部を示す図。 ■・・・減算：：：八２．：３．１４・・・比較器、４
・・・直流？ＩＬ源、５，６，７，８・・・パワートラ
ンジスタ、９゜１０、ＩＪ、Ｊ２・・駆動回路、■５・
・・インバータ、Ｊ ８ 、 Ｉ ！Ｊ 、 ２０ 、
２１・・トランジスタ、２２゜２．３・・ポＩ・カッ°
゛ラー。 □ｌ 第 １ 図 第２図 第３図 第４図 第５図
タの制御装置のパルス幅変調波形整形回１烙のそれぞれ
ブＶワクＩネ１および出力波形を示す図、第３図は、従
Ａモの直ｔ１（；モータの制／１ｌｉｌ装置の出力１１
川路を示す図、第４図および第５図は、本発明の一実施
例のパルス幅変調波形整形回路のそれぞれブロック図お
よび出力波形を小ず図、第６図は、本発明の一実施例の
出力回路の一部を示す図。 ■・・・減算：：：八２．：３．１４・・・比較器、４
・・・直流？ＩＬ源、５，６，７，８・・・パワートラ
ンジスタ、９゜１０、ＩＪ、Ｊ２・・駆動回路、■５・
・・インバータ、Ｊ ８ 、 Ｉ ！Ｊ 、 ２０ 、
２１・・トランジスタ、２２゜２．３・・ポＩ・カッ°
゛ラー。 □ｌ 第 １ 図 第２図 第３図 第４図 第５図
Claims (1)
- 直流モータの・ぐルス幅変調制御による制御装置におい
て、直流モータに印加する電圧を指示する制御信号と・
ぐルス幅整形のだめの三角波とを減算する手段と、減算
した出力を基準電圧と比較する手段と、前記比較手段の
出力によシ前記制御装置の出力段を構成、するパワート
ランノスタブリッジ回路の互いに対角をなす一方の組の
パワートランジスタをそれぞれ駆動する手段と、前記比
較手段の出力をインバータで反転した信号により、前記
ノソワートランノスタプリッノ回路の他の一組のパワー
トランノスタをそれぞれ駆動する手段と、前ｆｔ＋、
ノｅワートランソスタブリッノ回路の各上下のパワート
ランノスタのそれぞれの前記駆動する手段をインクロッ
ク構成する手段とからなシ、前記・やワードランジスタ
ブリッツ回路の上下のパワートランジスタが、互いに一
方がオン状態の場合は他方はオフ状７４’となることを
重機とする直流モータの制御装置１．
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57162261A JPS5953095A (ja) | 1982-09-20 | 1982-09-20 | 直流モ−タの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57162261A JPS5953095A (ja) | 1982-09-20 | 1982-09-20 | 直流モ−タの制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5953095A true JPS5953095A (ja) | 1984-03-27 |
Family
ID=15751075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57162261A Pending JPS5953095A (ja) | 1982-09-20 | 1982-09-20 | 直流モ−タの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5953095A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61201110U (ja) * | 1985-05-30 | 1986-12-17 | ||
| US4680513A (en) * | 1986-08-11 | 1987-07-14 | Harbor Branch Oceanographic Institute Inc. | Electric motor reversing control devices |
-
1982
- 1982-09-20 JP JP57162261A patent/JPS5953095A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61201110U (ja) * | 1985-05-30 | 1986-12-17 | ||
| US4680513A (en) * | 1986-08-11 | 1987-07-14 | Harbor Branch Oceanographic Institute Inc. | Electric motor reversing control devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0833974B2 (ja) | 磁気ヘッド駆動回路 | |
| JPS59181829A (ja) | 半導体素子の出力バツフア回路 | |
| SE8301128L (sv) | Styrkrets for omkoppling av monolitiskt integrerbara belastningar | |
| JPH029219A (ja) | ハイサイドドライバｍｏｓ回路 | |
| JPS5953095A (ja) | 直流モ−タの制御装置 | |
| US4523268A (en) | Method and circuit for generating drive pulses for a DC control element | |
| US7880458B2 (en) | Method and device for driving power converters | |
| US3582750A (en) | Power driver for regulating a servomotor | |
| JP2554328B2 (ja) | パルス幅補正ｐｗｍ電力変換装置 | |
| JPH025676Y2 (ja) | ||
| JPS59165571A (ja) | 直流再生回路 | |
| SU1160537A1 (ru) | Мультивибратор | |
| SU477508A1 (ru) | Трехфазный инвертор | |
| JP2885056B2 (ja) | インバータ装置 | |
| SU1205252A1 (ru) | Двухтактный усилительный каскад | |
| JPS6188787A (ja) | パルス幅変調駆動回路 | |
| KR890002166Y1 (ko) | 서보 모우터 구동부의 응답속도 보상회로 | |
| JPS61218372A (ja) | デツトタイム作成回路 | |
| JPS637191A (ja) | モ−タ駆動装置 | |
| JPH022390B2 (ja) | ||
| KR890005516Y1 (ko) | 펄스폭 변조 초퍼 회로의 인터럽트 발생회로 | |
| JP2024140967A (ja) | モータドライバ回路 | |
| SU615592A1 (ru) | Генератор импульса | |
| JP2661965B2 (ja) | インバータの制御装置 | |
| JPH0219018A (ja) | パルス発生回路 |