JPS5953746B2 - ダイヤルインパルス送出方式 - Google Patents
ダイヤルインパルス送出方式Info
- Publication number
- JPS5953746B2 JPS5953746B2 JP7522180A JP7522180A JPS5953746B2 JP S5953746 B2 JPS5953746 B2 JP S5953746B2 JP 7522180 A JP7522180 A JP 7522180A JP 7522180 A JP7522180 A JP 7522180A JP S5953746 B2 JPS5953746 B2 JP S5953746B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- impulse
- relay
- dial
- recovery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 title claims description 9
- 238000011084 recovery Methods 0.000 claims description 42
- 238000005259 measurement Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 230000001105 regulatory effect Effects 0.000 description 5
- 230000005055 memory storage Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/26—Devices for calling a subscriber
- H04M1/30—Devices which can set up and transmit only one digit at a time
- H04M1/31—Devices which can set up and transmit only one digit at a time by interrupting current to generate trains of pulses; by periodically opening and closing contacts to generate trains of pulses
- H04M1/312—Devices which can set up and transmit only one digit at a time by interrupting current to generate trains of pulses; by periodically opening and closing contacts to generate trains of pulses pulses produced by electronic circuits
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Description
【発明の詳細な説明】
本発明は、マイクロプロセッサ等のプロセッサによりイ
ンパルス送出リレーを制御し、交換機に対するループ回
路閉成およびダイヤルインパルスの送出を行なうダイヤ
ルインパルス送出方式に関５するものである。
ンパルス送出リレーを制御し、交換機に対するループ回
路閉成およびダイヤルインパルスの送出を行なうダイヤ
ルインパルス送出方式に関５するものである。
近来、端末電話装置にプロセッサを内蔵し、インパルス
送出リレーをプロセッサにより制御のうえ、ループ回路
中へ挿入したインパルス送出リレーの接点にメークおよ
びブレーク動作を行なわせ、ループ回路の閉成およびダ
イヤルインパルスの送出を行なう方式が採用されており
、本出願人の別途出願による「ボタン電話交換システム
」（特願昭５４−８３４８５号）にその一例が開示され
ている。
送出リレーをプロセッサにより制御のうえ、ループ回路
中へ挿入したインパルス送出リレーの接点にメークおよ
びブレーク動作を行なわせ、ループ回路の閉成およびダ
イヤルインパルスの送出を行なう方式が採用されており
、本出願人の別途出願による「ボタン電話交換システム
」（特願昭５４−８３４８５号）にその一例が開示され
ている。
しかし、一般にリレーには動作遅延時間（以下、動作時
間）および復旧遅延時間（以下、復旧時間）があり、フ
治セツサがあらかじめ規定されている所定のメーク時間
およびブレーク時間を有するパルス状の制御信号を送出
してもリレーに個有の動作時間および復旧時間により、
リレーの接点が実際にメークおよびブレークを行なうタ
イミングに遅延を生じ、送出されるインパルスのメーク
時間およびブレーク時間が所定どおりのものとならず、
甚だしい場合には交換機側の応動が不正確となる欠点を
生じていた。
間）および復旧遅延時間（以下、復旧時間）があり、フ
治セツサがあらかじめ規定されている所定のメーク時間
およびブレーク時間を有するパルス状の制御信号を送出
してもリレーに個有の動作時間および復旧時間により、
リレーの接点が実際にメークおよびブレークを行なうタ
イミングに遅延を生じ、送出されるインパルスのメーク
時間およびブレーク時間が所定どおりのものとならず、
甚だしい場合には交換機側の応動が不正確となる欠点を
生じていた。
本発明は、従来のかかる欠点を根本的に解消する目的を
有し、プロセツサにより、インパルス送出リレーが実際
に動作および復旧を行なう際の、動作時間および復旧時
間を実測のうえ記憶し、記憶した動作時間および復旧時
間に基づいてインパルス送出リレーに対する動作および
復旧の制御を行ない、所定のメーク時間およびブレーク
時間を有するダイヤルインパルスの送出を行なうものと
した極めて合理的な、ダイヤルインパルス送出方式を提
供するものである。
有し、プロセツサにより、インパルス送出リレーが実際
に動作および復旧を行なう際の、動作時間および復旧時
間を実測のうえ記憶し、記憶した動作時間および復旧時
間に基づいてインパルス送出リレーに対する動作および
復旧の制御を行ない、所定のメーク時間およびブレーク
時間を有するダイヤルインパルスの送出を行なうものと
した極めて合理的な、ダイヤルインパルス送出方式を提
供するものである。
以下、実施例を示す図によつて本発明の詳細を説明する
。
。
第１図は、上述の「ボタン電話交換システム」における
局線ユニツトＳＬＵのプロツク図であり、ダイオード・
ブリツジ回路とフオト・カツプラ等を用いた信号検出回
路ＤＥＴにより局線ＳＬから到来する呼出信号の検出を
行ない、これを着信情報としてプロセツサＣＰＵｓへ与
えると共に、プロセツサＣＰＵｓの制御によつてインパ
ルス送出リレーＨＳが動作し、その接点ＨＳｌのメーク
により、交換接続を行なう端末ユニツトＴＥＵへ音声信
号のみを分離して送出する線路変成器ＬＴｓの１次巻・
線を介したループ回路を閉成するものとなつており、同
時に、プロセツサＣＰＵｓの制御にしたがうインパルス
送出リレーＨＳの動作、復１田こより接点ＨＳｌにメー
クおよびブレークを行なわせ、ダイヤルインパルスの送
出も行なうものとなつている。
局線ユニツトＳＬＵのプロツク図であり、ダイオード・
ブリツジ回路とフオト・カツプラ等を用いた信号検出回
路ＤＥＴにより局線ＳＬから到来する呼出信号の検出を
行ない、これを着信情報としてプロセツサＣＰＵｓへ与
えると共に、プロセツサＣＰＵｓの制御によつてインパ
ルス送出リレーＨＳが動作し、その接点ＨＳｌのメーク
により、交換接続を行なう端末ユニツトＴＥＵへ音声信
号のみを分離して送出する線路変成器ＬＴｓの１次巻・
線を介したループ回路を閉成するものとなつており、同
時に、プロセツサＣＰＵｓの制御にしたがうインパルス
送出リレーＨＳの動作、復１田こより接点ＨＳｌにメー
クおよびブレークを行なわせ、ダイヤルインパルスの送
出も行なうものとなつている。
また、接点ＨＳｌと同時にメークおよびブレークを行な
う接点ＨＳ２により、アースまたは電源をプロセツサＣ
ＰＵｓへ与え、これによつて接点ＨＳｌがメークまたは
ブレークを行なつたことの応答信号をプロセツサＣＰＵ
ｓへ与えるものとなつている。
う接点ＨＳ２により、アースまたは電源をプロセツサＣ
ＰＵｓへ与え、これによつて接点ＨＳｌがメークまたは
ブレークを行なつたことの応答信号をプロセツサＣＰＵ
ｓへ与えるものとなつている。
なお、プロセツサＣＰＵｓは、別途に設けた主制御ユニ
ツトＭＣＵから全般的な制御を受けており、主制御ユニ
ツトＭＣＵからの制御に応じて所定のダイヤルインパル
スを送出するものとなつている。第２図は、第１図にお
けるプロセツサＣＰＵｓからの制御信号および応答信号
を示すタイムチヤートであり、まず、時点１において制
御信号ａが“Ｈ゛（高レベル）となることによりインパ
ルス送出リレーＨＳが動作状態となり、ループ回路の閉
成を行なうが、応答信号ｂはインパルス送出リレーＨＳ
に個有の動作時間ＴＭＯの後に゛゜Ｈ゛とな′つており
、実際には時点２においてループ回路の閉成が行なわれ
る。
ツトＭＣＵから全般的な制御を受けており、主制御ユニ
ツトＭＣＵからの制御に応じて所定のダイヤルインパル
スを送出するものとなつている。第２図は、第１図にお
けるプロセツサＣＰＵｓからの制御信号および応答信号
を示すタイムチヤートであり、まず、時点１において制
御信号ａが“Ｈ゛（高レベル）となることによりインパ
ルス送出リレーＨＳが動作状態となり、ループ回路の閉
成を行なうが、応答信号ｂはインパルス送出リレーＨＳ
に個有の動作時間ＴＭＯの後に゛゜Ｈ゛とな′つており
、実際には時点２においてループ回路の閉成が行なわれ
る。
ついで、プロセツサＣＰＵｓがダイヤルインパルスの送
出制御を開始すれば、時点３において制御信号ａが“Ｌ
゛（低レベル）となり、これによつ，てインパルス送出
リレーＨＳは復旧を開始するが、同リレーＨＳに個有の
復旧時間ＴＢＯを経た後に復旧するため、時点４におい
て接点ＨＳｌ，ｈＳ２がブレークし、応答信号ｂが゜“
Ｌ゛となる。
出制御を開始すれば、時点３において制御信号ａが“Ｌ
゛（低レベル）となり、これによつ，てインパルス送出
リレーＨＳは復旧を開始するが、同リレーＨＳに個有の
復旧時間ＴＢＯを経た後に復旧するため、時点４におい
て接点ＨＳｌ，ｈＳ２がブレークし、応答信号ｂが゜“
Ｌ゛となる。
なお、動作時間ＴＭＤは、リレーが同一形式であノれば
、コイルへの印加電力に応じほぼ一定となるが、使用時
の電源電圧にしたがつて変化すると共に、復旧時間ＴＢ
Ｄは、リレー毎に定まる接点用スプリングおよび復旧用
スプリングのテンシヨン等に応じ異なつており、いずれ
もリレーの個体差および使用条件に応じた個有のものと
なつている。このため、プロセツサＣＰＵｓが後述の動
作により、時点１と２との間の時間および時点３と４と
の間の時間をクロツクパルスのカウント等により計測し
、これによつて得た動作時間ＴＭＤおよび復旧時間ＴＢ
Ｏの実測値を、データとしてプロセツサＣＰＵｓ内のメ
モリへ格納のうえ記憶するものとなつており、プロセツ
サＣＰＵｓは、記憶した動作時間Ｔｌ４Ｄに基づき、所
定ブレーク時間ＴＢを基準としてＴＢ−Ｔｌ４Ｄの演算
を行なつたうえ、プロセツサＣＰＵｓ中へ構成したクロ
ツクパルスのカウント等によるタイマーにより時間の経
過を監視し、時点４からＴＢ−ＴＭＤの時間を経過した
時点５において制御信号ａを“Ｈ゛とする。すると、時
点５から動作時間ＴＭＯを経た時点６においてインパル
ス送出リレーＨＳが動作状態となり、接点ＨＳｌ，ｈＳ
２がメークするため、所定のブレークＴＢが規正される
。
、コイルへの印加電力に応じほぼ一定となるが、使用時
の電源電圧にしたがつて変化すると共に、復旧時間ＴＢ
Ｄは、リレー毎に定まる接点用スプリングおよび復旧用
スプリングのテンシヨン等に応じ異なつており、いずれ
もリレーの個体差および使用条件に応じた個有のものと
なつている。このため、プロセツサＣＰＵｓが後述の動
作により、時点１と２との間の時間および時点３と４と
の間の時間をクロツクパルスのカウント等により計測し
、これによつて得た動作時間ＴＭＤおよび復旧時間ＴＢ
Ｏの実測値を、データとしてプロセツサＣＰＵｓ内のメ
モリへ格納のうえ記憶するものとなつており、プロセツ
サＣＰＵｓは、記憶した動作時間Ｔｌ４Ｄに基づき、所
定ブレーク時間ＴＢを基準としてＴＢ−Ｔｌ４Ｄの演算
を行なつたうえ、プロセツサＣＰＵｓ中へ構成したクロ
ツクパルスのカウント等によるタイマーにより時間の経
過を監視し、時点４からＴＢ−ＴＭＤの時間を経過した
時点５において制御信号ａを“Ｈ゛とする。すると、時
点５から動作時間ＴＭＯを経た時点６においてインパル
ス送出リレーＨＳが動作状態となり、接点ＨＳｌ，ｈＳ
２がメークするため、所定のブレークＴＢが規正される
。
また、プロセツサＣＰＵｓが記憶した復旧時間ＴＢＯに
基づき、所定のメーク時間ＴＭを基準としてＴ．−ＴＢ
Ｏの演算を行なつたうえ、前述と同様に時点６からＴＭ
−ＴＢＯを経過した時点７において制御信号ａを゜゜Ｌ
゛とするため、これから復旧時間ＴＢＤを経た時点８に
おいてインパルス送出リレーＨＳが復旧し、接点ＨＳｌ
，ｈＳ２がブレークすることにより、所定のメーク時間
ＴＭが規正される。
基づき、所定のメーク時間ＴＭを基準としてＴ．−ＴＢ
Ｏの演算を行なつたうえ、前述と同様に時点６からＴＭ
−ＴＢＯを経過した時点７において制御信号ａを゜゜Ｌ
゛とするため、これから復旧時間ＴＢＤを経た時点８に
おいてインパルス送出リレーＨＳが復旧し、接点ＨＳｌ
，ｈＳ２がブレークすることにより、所定のメーク時間
ＴＭが規正される。
なお、時点５と６との間および時点７と８との間におい
ても、プロセツサＣＰＵｓは動作時間ＴＭＤおよび復旧
時間ＴＢＤの実測を行ない、その結果によりメモリの内
容を更新のうえ、つぎに制御信号ａを変化させるときの
ＴＢ−ＴＭＤおよびＴＭ−ＴＢＯを決定する基礎として
おり、以上の動作は、主制御ユニツトＭＣＵから与えら
れたダイヤルインパルスの送出回数に応じて反復され、
ダイヤルインパルスの送出終了後に制御信号ａが“Ｈ゛
に保持される。ただし、動作時間ＴＭＤは、使用条件が
一定であればほぱ゛同一のため、時点５，６以降の実測
を省略し、時点１，２の実測値を以後の制御に用いても
よく、同様にインパルス送出リレーＨＳの最初の復旧す
なわち時点３，４においてのみ復旧時間ＴＢＯの実測を
行ない、これの実測値を以後の制御に用いてもよい。
ても、プロセツサＣＰＵｓは動作時間ＴＭＤおよび復旧
時間ＴＢＤの実測を行ない、その結果によりメモリの内
容を更新のうえ、つぎに制御信号ａを変化させるときの
ＴＢ−ＴＭＤおよびＴＭ−ＴＢＯを決定する基礎として
おり、以上の動作は、主制御ユニツトＭＣＵから与えら
れたダイヤルインパルスの送出回数に応じて反復され、
ダイヤルインパルスの送出終了後に制御信号ａが“Ｈ゛
に保持される。ただし、動作時間ＴＭＤは、使用条件が
一定であればほぱ゛同一のため、時点５，６以降の実測
を省略し、時点１，２の実測値を以後の制御に用いても
よく、同様にインパルス送出リレーＨＳの最初の復旧す
なわち時点３，４においてのみ復旧時間ＴＢＯの実測を
行ない、これの実測値を以後の制御に用いてもよい。
また、実測を反復すれば制御がより正確となるが、復旧
時間ＴＢＤの実測のみを反復する等、動作および復旧時
間ＴＭＤ，ＴＢＤ中の少なくとも一方のみの実測を反復
するものとしても、ほぼ同様の結果が得られる。
時間ＴＢＤの実測のみを反復する等、動作および復旧時
間ＴＭＤ，ＴＢＤ中の少なくとも一方のみの実測を反復
するものとしても、ほぼ同様の結果が得られる。
第３図乃至第５図は、プロセツサＣＰＵｓにおける以上
の制御動作を示すフローチヤートであり、第３図は共通
のルーチン、第４図は動作時間ＴＭＤおよび復旧時間Ｔ
ＢＤの実測を最初の一回のみ行なう場合のルーチン、第
５図は動作時間Ｔｌ，Ｏおよび復旧時間ＴＢＤの実測を
反復して行なう場合のルーチンを示している。
の制御動作を示すフローチヤートであり、第３図は共通
のルーチン、第４図は動作時間ＴＭＤおよび復旧時間Ｔ
ＢＤの実測を最初の一回のみ行なう場合のルーチン、第
５図は動作時間Ｔｌ，Ｏおよび復旧時間ＴＢＤの実測を
反復して行なう場合のルーチンを示している。
すなわち、第３図においては、“初期状態設定゛後に、
主制御ユニツト“ＭＣＵからのループ閉成指令グがＹＥ
Ｓとなれば、“゜リレー動作指令゛により制御信号ａを
゛Ｈ゛としたうえ、直ちに゜゜ＴＭ０時間カウント開始
゛により動作時間ＴＭＤを実測するためクロツクパルス
のカウントが開始され、“ループ閉成グがＮＯの間に“
ＴＭＤ時間カウント登算゛および゜゜ＴＭ０登算結果メ
モリ格納゛により、時間カウントの登算結果がメモリへ
逐次更新のうえ格納され、接点ＨＳ２のメークにより“
ループ閉成ゾがＹＥＳになると、 “ＴＭＤ時間カウン
ト終了゛がなされ、このときのメモリ内容が動作時間Ｔ
ＭＯの実測値となる。
主制御ユニツト“ＭＣＵからのループ閉成指令グがＹＥ
Ｓとなれば、“゜リレー動作指令゛により制御信号ａを
゛Ｈ゛としたうえ、直ちに゜゜ＴＭ０時間カウント開始
゛により動作時間ＴＭＤを実測するためクロツクパルス
のカウントが開始され、“ループ閉成グがＮＯの間に“
ＴＭＤ時間カウント登算゛および゜゜ＴＭ０登算結果メ
モリ格納゛により、時間カウントの登算結果がメモリへ
逐次更新のうえ格納され、接点ＨＳ２のメークにより“
ループ閉成ゾがＹＥＳになると、 “ＴＭＤ時間カウン
ト終了゛がなされ、このときのメモリ内容が動作時間Ｔ
ＭＯの実測値となる。
なお、“ループ閉成プ゛がＮＯの間に、あらかじめ予定
されたインパルス送出リレーＨＳの最大動作時間と、動
作時間のカウント登算値を格納するメモリの内容とを比
較し、゜゛遅延規定時間経過７゛の監視を行なつており
、これの結果がＹＥＳとなれば、障害発生とみなし、動
作を初めから反復するものとなつている。
されたインパルス送出リレーＨＳの最大動作時間と、動
作時間のカウント登算値を格納するメモリの内容とを比
較し、゜゛遅延規定時間経過７゛の監視を行なつており
、これの結果がＹＥＳとなれば、障害発生とみなし、動
作を初めから反復するものとなつている。
゜゜ループ閉成゛のＹＥＳおよび゜“ＴＭＤ時間カウン
ト終了゛のつぎに、主制御ユニツト“ＭＣＵからのダイ
ヤル指令ゾがＹＥＳとなれば、復旧時間ＴＢＯを実測す
るため“ＴＢＤ時間カウント開始゛により、クロツクパ
ルスのカウントが開始されたうえ、゜“リレー復旧指令
゛により制御信号ａを“Ｌ゛とする。
ト終了゛のつぎに、主制御ユニツト“ＭＣＵからのダイ
ヤル指令ゾがＹＥＳとなれば、復旧時間ＴＢＯを実測す
るため“ＴＢＤ時間カウント開始゛により、クロツクパ
ルスのカウントが開始されたうえ、゜“リレー復旧指令
゛により制御信号ａを“Ｌ゛とする。
第４図においては、゜゜リレー復旧指令７゛の判断が行
なわれ、これのＹＥＳを介して“リレー復旧グがＮＯの
ときに、“最初の復旧ゾの判断がなされ、これがＹＥＳ
であれば、“゜ＴＢ０時間カウント登算゛および゜゜Ｔ
Ｂ０登算結果メモリ格納゛によリクロツクパルスのカウ
ント結果がメモリへ格納され、“リレー復旧プ゛がＹＥ
Ｓとなり“ＴＢＤ時間カウント終了゛が行なわれるまで
これを反復し、逐次メモリの内容が更新される。
なわれ、これのＹＥＳを介して“リレー復旧グがＮＯの
ときに、“最初の復旧ゾの判断がなされ、これがＹＥＳ
であれば、“゜ＴＢ０時間カウント登算゛および゜゜Ｔ
Ｂ０登算結果メモリ格納゛によリクロツクパルスのカウ
ント結果がメモリへ格納され、“リレー復旧プ゛がＹＥ
Ｓとなり“ＴＢＤ時間カウント終了゛が行なわれるまで
これを反復し、逐次メモリの内容が更新される。
また、 “リレー復旧ゾがＹＥＳとなれば、 ゜゜ＴＢ
０時間カウント終了゛の後、上述の動作により最終的に
メモリへ格納された動作時間ＴＭＤに基づく”゜ＴＢ−
ＴＭＤ演算・タイマーセツピにより、演算および演算結
果のタイマーに対するセツトを行ない、これによつてタ
イマーをスタートさせたうえ、このタイマーのタイムア
ツプにより“Ｔ，ＴＭＤ経過グがＹＥＳとなつたときに
、 ゜゛リレー動作指令゛を行ない、インパルス送出リ
レーＨＳを動作させる。
０時間カウント終了゛の後、上述の動作により最終的に
メモリへ格納された動作時間ＴＭＤに基づく”゜ＴＢ−
ＴＭＤ演算・タイマーセツピにより、演算および演算結
果のタイマーに対するセツトを行ない、これによつてタ
イマーをスタートさせたうえ、このタイマーのタイムア
ツプにより“Ｔ，ＴＭＤ経過グがＹＥＳとなつたときに
、 ゜゛リレー動作指令゛を行ない、インパルス送出リ
レーＨＳを動作させる。
ついで、“゜リレー復旧指令グのＮＯおよび主制御ユニ
ツト“ＭＣＵからのダイヤル指令終了ゾのＮＯを経てか
ら、“リレー動作グがＹＥＳとなれば、さきに最終的に
メモリへ格納された復旧時間ＴＢＯに基づく “゜ＴＭ
−ＴＢＯ演算・タイマーセツピにより、前述と同様に演
算および演算結果のタイマーに対するセツトを行ない、
これによつてタイマーをスタートさせてから、このタイ
マーのタイムアツプによる゜゜ＴＭ−ＴＢＯ経過ゾのＹ
ＥＳにより、“リレー復旧指令゛を送出し、以上の動作
を反復する。
ツト“ＭＣＵからのダイヤル指令終了ゾのＮＯを経てか
ら、“リレー動作グがＹＥＳとなれば、さきに最終的に
メモリへ格納された復旧時間ＴＢＯに基づく “゜ＴＭ
−ＴＢＯ演算・タイマーセツピにより、前述と同様に演
算および演算結果のタイマーに対するセツトを行ない、
これによつてタイマーをスタートさせてから、このタイ
マーのタイムアツプによる゜゜ＴＭ−ＴＢＯ経過ゾのＹ
ＥＳにより、“リレー復旧指令゛を送出し、以上の動作
を反復する。
ただし、゜“ＴＢ−ＴＭＤ演算・タイマーセツビおよび
“ＴＭ−ＴＢＯ演算・タイマーセツピの各“タイマーセ
ツビは、一旦行なわれると、“ＴＢ経過プ゛および“Ｔ
Ｍ−ＴＢＤ経過プ゛のＮＯを介する同一ルートの反復中
には行なわれない。
“ＴＭ−ＴＢＯ演算・タイマーセツピの各“タイマーセ
ツビは、一旦行なわれると、“ＴＢ経過プ゛および“Ｔ
Ｍ−ＴＢＤ経過プ゛のＮＯを介する同一ルートの反復中
には行なわれない。
なお、“リレー復旧指令グのＮＯを経て、主制御ユニツ
ト“ＭＣＵからのダイヤル指令終了プ゛がＹＥＳとなれ
ば、第３図のＢへ戻り、主制御ユニツト“ＭＣＵからの
ダイヤル指令プ゛のＮＯを介した主制御ユニットＭＣＵ
からのループ開放指令プ゛が、ＹＥＳとなつて“リレー
復旧指令゛を行なうまで、ループ閉成状態を保持する。
ト“ＭＣＵからのダイヤル指令終了プ゛がＹＥＳとなれ
ば、第３図のＢへ戻り、主制御ユニツト“ＭＣＵからの
ダイヤル指令プ゛のＮＯを介した主制御ユニットＭＣＵ
からのループ開放指令プ゛が、ＹＥＳとなつて“リレー
復旧指令゛を行なうまで、ループ閉成状態を保持する。
第５図においては、“リレー復旧指令グのＹＥＳおよび
“リレー復旧ゾのＮＯを介して、各ダイヤルインパルス
のメーク期間後に、゛ＴＢＯ時間カウント登算゛および
“ＴＢＯ登算結果メモリ格納゛がなされ、制御信号ａを
゜“Ｌ゛とする度毎に復旧時間ＴＢＤの実測およびメモ
リ内容の更新を順次に行ない、これの内容をメーク時間
ＴＭの規正に順次用いるものとなつている。
“リレー復旧ゾのＮＯを介して、各ダイヤルインパルス
のメーク期間後に、゛ＴＢＯ時間カウント登算゛および
“ＴＢＯ登算結果メモリ格納゛がなされ、制御信号ａを
゜“Ｌ゛とする度毎に復旧時間ＴＢＤの実測およびメモ
リ内容の更新を順次に行ない、これの内容をメーク時間
ＴＭの規正に順次用いるものとなつている。
なお、第２回目以降の“゜ＴＢＤ時間カウント開始゛は
、“ＴＭ−ＴＢＯ経過プ゛につぐ“リレー復旧指令゛が
なされた後に行なわれる。
、“ＴＭ−ＴＢＯ経過プ゛につぐ“リレー復旧指令゛が
なされた後に行なわれる。
また、゜゜リレー動作指令゛が行なわれる毎に“゜ＴＭ
０時間カウワト開始゛がなされ、゜゜リレー動作７゛が
ＮＯの間に“ＴＭＤ時間カウント登算゛および゜゜ＴＭ
Ｄ登算結果メモリ格納゛が反復して行なわれたうえ、
“゜リレー動作プ゛がＹＥＳとなつたときの゜゜ＴＭＤ
時間カウント終了゛により動作時間Ｔ狸の実測を終了し
ており、これによつてメモリの内容を順次に更新し、こ
れの内容をブレーク時間ＴＢの規正に順次用いるものと
なつている。
０時間カウワト開始゛がなされ、゜゜リレー動作７゛が
ＮＯの間に“ＴＭＤ時間カウント登算゛および゜゜ＴＭ
Ｄ登算結果メモリ格納゛が反復して行なわれたうえ、
“゜リレー動作プ゛がＹＥＳとなつたときの゜゜ＴＭＤ
時間カウント終了゛により動作時間Ｔ狸の実測を終了し
ており、これによつてメモリの内容を順次に更新し、こ
れの内容をブレーク時間ＴＢの規正に順次用いるものと
なつている。
したがつて、実測によるインパルス送出リレーＨＳの動
作時間ＴＭＯおよび復旧時間ＴＢＤに基づいた制御が行
なわれるため、送出されるダイヤルインパルスのメーク
時間ＴＭおよびブレーク時間ＴＢが確実に所定の値に規
正され、交換機側の応動が常に正確なものとなる。なお
、動作時間ＴＭＤおよび復旧時間ＴＢＯ中のいずれか一
方の反復実測を省略するには、第５図から対応するステ
ツプを削除すればよい。
作時間ＴＭＯおよび復旧時間ＴＢＤに基づいた制御が行
なわれるため、送出されるダイヤルインパルスのメーク
時間ＴＭおよびブレーク時間ＴＢが確実に所定の値に規
正され、交換機側の応動が常に正確なものとなる。なお
、動作時間ＴＭＤおよび復旧時間ＴＢＯ中のいずれか一
方の反復実測を省略するには、第５図から対応するステ
ツプを削除すればよい。
以上の説明により明らかなとおり本発明によれば、イン
パルス送出リレーの実際に測定した動作時間および復旧
時間に基づいてインパルス送出リレーの制御が行なわれ
るため、送出されるダイヤルインパルスのメータ時間お
よび゛ブレーク時間が所定の値に維持され、メーク率も
規定値に一致したものとなり、プロセツサの制御によつ
てダイヤルパルスの送出を行なう各種端末電話装置にお
いて、顕著な効果が得られる。
パルス送出リレーの実際に測定した動作時間および復旧
時間に基づいてインパルス送出リレーの制御が行なわれ
るため、送出されるダイヤルインパルスのメータ時間お
よび゛ブレーク時間が所定の値に維持され、メーク率も
規定値に一致したものとなり、プロセツサの制御によつ
てダイヤルパルスの送出を行なう各種端末電話装置にお
いて、顕著な効果が得られる。
図は本発明の実施例を示し、第１図は「ボタン電話交換
システム」における局線ユニツトのブカツク図、第２図
は第１図における各部の信号を示すタイムチヤート、第
３図乃至第５図はプロセツサにおける制御動作を示すフ
ローチヤートである。 ＣＰＵｓ・・・・・・プロセツサ、ＨＳ・・・・・・イ
ンパルス送出リレー、ＨＳｌ，ｈＳ２・・・・・・接点
。
システム」における局線ユニツトのブカツク図、第２図
は第１図における各部の信号を示すタイムチヤート、第
３図乃至第５図はプロセツサにおける制御動作を示すフ
ローチヤートである。 ＣＰＵｓ・・・・・・プロセツサ、ＨＳ・・・・・・イ
ンパルス送出リレー、ＨＳｌ，ｈＳ２・・・・・・接点
。
Claims (1)
- 【特許請求の範囲】 １ プロセッサの制御によりインパルス送出リレーの動
作および復旧を行なわせ、前記インパルス送出リレーの
接点によりループ回路閉成およびダイヤルインパルスの
送出を行なうダイヤルインパルス送出方式において、前
記プロセッサにより、前記ループ回路閉成時における前
記インパルス送出リレーの動作遅延時間を実測のうえ記
憶すると共に、前記ダイヤルインパルスを送出するとき
における前記インパルス送出リレーの最初の復旧時に該
インパルス送出リレーの復旧遅延時間を実測のうえ記憶
し、記憶した前記動作遅延時間および復旧遅延時間に基
づいて前記プロセッサから前記ダイヤルインパルスを送
出するための前記インパルス送出リレーに対する動作お
よび復旧制御を行ない、所定のメーク時間およびブレー
ク時間を有する前記ダイヤルインパルスの送出を行なう
ことを特徴とするダイヤルインパルス送出方式。 ２ プロセッサの制御によりインパルス送出リレーの動
作および復旧を行なわせ、前記インパルス送出リレーの
接点によりループ回路閉成およびダイヤルインパルスの
送出を行なうダイヤルインパルス送出方式において、前
記プロセッサにより、前記ループ回路閉成時における前
記インパルス送出リレーの動作遅延時間を実測のうえ記
憶すると共に、前記ダイヤルインパルスを送出するとき
における前記インパルス送出リレーの最初の復旧時に該
インパルス送出リレーの復旧遅延時間を実測のうえ記憶
しかつ以降の前記インパルス送出リレーの動作および復
旧遅延時間中の少なくとも一方の時間を実測のうえ順次
更新して記憶し、記憶した前記動作遅延時間および復旧
遅延時間に基づいて前記プロセッサから前記ダイヤルイ
ンパルスを送出するための前記インパルス送出リレーに
対する動作および復旧制御を行ない、所定のメーク時間
およびブレーク時間を有する前記ダイヤルインパルスの
送出を行なうことを特徴とするダイヤルインパルス送出
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7522180A JPS5953746B2 (ja) | 1980-06-03 | 1980-06-03 | ダイヤルインパルス送出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7522180A JPS5953746B2 (ja) | 1980-06-03 | 1980-06-03 | ダイヤルインパルス送出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56169960A JPS56169960A (en) | 1981-12-26 |
| JPS5953746B2 true JPS5953746B2 (ja) | 1984-12-26 |
Family
ID=13569945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7522180A Expired JPS5953746B2 (ja) | 1980-06-03 | 1980-06-03 | ダイヤルインパルス送出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5953746B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817416B2 (ja) * | 1987-05-22 | 1996-02-21 | 日本電気株式会社 | ダイヤルパルス歪補正方法 |
-
1980
- 1980-06-03 JP JP7522180A patent/JPS5953746B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56169960A (en) | 1981-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0576052B2 (ja) | ||
| JP2743142B2 (ja) | 通信システムにおける通話記録機能の検査装置 | |
| JPS5953746B2 (ja) | ダイヤルインパルス送出方式 | |
| US4150405A (en) | Remote control device for automatic telephone answering system | |
| JPS5953745B2 (ja) | ダイヤルインパルス送出方式 | |
| JP2770220B2 (ja) | 通信端末装置 | |
| US2832831A (en) | Toll board time signal circuit | |
| US2766323A (en) | Method and apparatus for the arbitrary repetttion of parts of automatic telephonograph messages which were not understood | |
| US2418424A (en) | Electrical measuring device | |
| JP2861660B2 (ja) | 課金方式 | |
| JP4335810B2 (ja) | 時間単位間隔に従って通信接続に対する料金請求を検証する方法および試験装置 | |
| SU1124434A1 (ru) | Система телеобслуживани линейных регенераторов цифровых систем передачи | |
| JPS61261952A (ja) | 電子交換機等の保留操作判定装置 | |
| SU526853A1 (ru) | Цифровой измеритель отношени временных интервалов | |
| US2419580A (en) | Testing system for impulse generators | |
| JPH08191301A (ja) | 測定システム及び測定器の時刻設定方法 | |
| JPH04109816A (ja) | 配電線路地絡検出方法 | |
| JPH0964934A (ja) | 一定周期で通信する情報伝送装置 | |
| JPH04245844A (ja) | データ通信機能付電話装置 | |
| JPH05227337A (ja) | 無線通信システムにおける公衆電話課金制御方式 | |
| GB366644A (en) | Improvements relating to electric selectors | |
| JPS63224452A (ja) | 応答時間分布測定方式 | |
| JPH0310277B2 (ja) | ||
| JPH10224450A (ja) | ダイヤル種別を判読する網制御装置の制御方式 | |
| JPS60198952A (ja) | 転送電話装置 |