JPS5954939U - 電子回路ブロツク - Google Patents

電子回路ブロツク

Info

Publication number
JPS5954939U
JPS5954939U JP15035482U JP15035482U JPS5954939U JP S5954939 U JPS5954939 U JP S5954939U JP 15035482 U JP15035482 U JP 15035482U JP 15035482 U JP15035482 U JP 15035482U JP S5954939 U JPS5954939 U JP S5954939U
Authority
JP
Japan
Prior art keywords
terminals
board
electronic circuit
circuit block
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15035482U
Other languages
English (en)
Inventor
達彦 入江
遠藤　修吾
敏行 山口
茂成 高見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP15035482U priority Critical patent/JPS5954939U/ja
Publication of JPS5954939U publication Critical patent/JPS5954939U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Casings For Electric Apparatus (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来例の分解斜視図、第２図は組立状態の断面
図、第３図はこの考案の第１の実施例の分解斜視図、第
４図は上蓋の断面図、第５図は上蓋を重ねた状態の側面
図、第６図は上蓋を溶着した組立状態の側面図、第７図
は第２の実施例の分解斜視図１、第８図は組立状態の側
面図、第９図は第３の実施例の基板の斜視図、第１０図
はエツチングした状態の斜視図、第１１図は組立前の分
解斜視図、第１２図は組立状態の側面図である。 １・・・片面銅張基板、２．　２ａ、　　２ｂ・・・回
路パターン、３・・・端子、４，１１．１５・・・基板
ブロック、５・・・凹部、６．　６ａ、　　６ｂ・・・
上蓋、７・・・半導体装置、８・・・両面銅張基板、９
・・・スルーホール、１゜・・・端子電極、１２・・・
基板、１３・・・金属板、１４・・・端子。 「ヤ県−，ｕｔｔ＋ １ １ 第７図 第９図 図 第１２図

Claims (4)

    【実用新案登録請求の範囲】
  1. （１）所定の回路パターンをエツチング加工により表面
    に形成した基板と、この基板の所定位置に実装された半
    導体装置と、前記回路パターンに接続された端子と、前
    記半導体装置を被覆する凹部を有して前記基板の表面に
    被視溶着された樹脂製上蓋とを備えた電子回路ブロック
    。
  2. （２）前記基板は、前記回路パターンおよび端子をエツ
    チング加工により形成したフレームと、このフレームを
    貼付支持する積層板からなる実用新案登録請求の範囲第
    （１）項記載の電子回路ブロック。
  3. （３）前記基板は両面銅張基板であり、前記端子はスル
    ーホールを介して裏面側銅箔部に設けられる実用新案登
    録請求の範囲第（１）項記載の電子回路ブロック。
  4. （４）前記基板上にそれよりも幅寸法の大きい金属薄板
    を貼付けて、前記回路パターンと端子とをエツチング加
    工により形成し、前記端子は基板の側縁より裏側方向に
    折曲される実用新案登録請求の範囲第（１）項記載の電
    子回路ブロック。
JP15035482U 1982-09-30 1982-09-30 電子回路ブロツク Pending JPS5954939U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15035482U JPS5954939U (ja) 1982-09-30 1982-09-30 電子回路ブロツク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15035482U JPS5954939U (ja) 1982-09-30 1982-09-30 電子回路ブロツク

Publications (1)

Publication Number Publication Date
JPS5954939U true JPS5954939U (ja) 1984-04-10

Family

ID=30333499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15035482U Pending JPS5954939U (ja) 1982-09-30 1982-09-30 電子回路ブロツク

Country Status (1)

Country Link
JP (1) JPS5954939U (ja)

Similar Documents

Publication Publication Date Title
JPS5954939U (ja) 電子回路ブロツク
JPS58189565U (ja) プリント配線基板
JPS6214718Y2 (ja)
JPS5834772U (ja) 電気回路装置
JPS6127271U (ja) プリント基板
JPS60103903U (ja) ストリツプ線路を有するプリント基板
JPS60181091U (ja) プリント基板取付装置
JPS6052652U (ja) セラミツク基板の取付構造
JPS59138264U (ja) 配線基板装置
JPS5939960U (ja) プリント配線基板
JPS59158381U (ja) マイクロ波回路基板の固定装置
JPS60101774U (ja) プリント基板
JPS58118676U (ja) サブ・プリント回路板
JPH0444706U (ja)
JPS59132666U (ja) 電子部品実装配線板
JPS5996775U (ja) プリント基板の接続装置
JPH03117869U (ja)
JPS6134768U (ja) 印刷基板のリ−ドフレ−ム
JPS58111969U (ja) 柔軟性電気回路基板への実装構造
JPS6033474U (ja) 積層印刷配線基板
JPS58101237U (ja) 金属コア基板によるキ−ボ−ド
JPS6351478U (ja)
JPS5877013U (ja) 超小型インダクタンス装置
JPS6039297U (ja) 電磁シ−ルド板の取付構造
JPS5811873U (ja) 印刷配線板の重合体