JPS5955654A - ル−プ式デ−タ伝送システムにおけるル−プ同期局バツクアツプ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一本の伝送路で複数の端局を接続して構成す
るループ式データ伝送方式に関する。

従来、この種のデータ伝送システムはループ状伝送路の
同期を制御する１つのループ同期制御局と複数の従属局
とから構成されるのが一般的である。そして障害対策と
しては障害局の入出力端を短絡して障害局を伝送路よシ
切離し。

他局への影響を回避するようなバイパス制御方式を採用
している。またシステムの増設、変更時などにもバイパ
ス制御を行い、他局へ影響を及はさないようにしている
。

しかし、システムに必須のループ同期制御局に障害が発
生した場合、もしループ同期制御局全伝送路より切離す
とシステムが機能しなくなシ、逆に切離さないときには
障害のあるままの運用になり、データの信頼度が低下す
る欠点がある。またループ同期制御局に増設、変更を行
う場合はシステム停止が必要となり、したがって適用範
囲が限定される。

これらを防ぐ方法としてループ同期制御局全二重化する
方式が考えられるが、これはハードウェアが増加すると
ともに供給電源も別系列にする必要があり、コスト高と
なる。

本発明の目的は上述の欠点を除去したループ同期制御局
のバックアップ方式を提供することにあり、ループ同期
制御局に障害又は停止の必要性が生じた場合には該ルー
プ同期制御局を伝送路より切離し前記ループ同期制御局
の機能を複数の予備ループ同期制御局が代行して伝送路
の同期制御を行うことができるようにしようとするもの
である。このようにして、たとえループ同期制御局と第
１の予備ループ同期制御局の両局が障害又は増設、変更
などによりバイパス状態となったとしても第３の予備ル
ープ同期制御局がループ同期制御局の代行をすることに
よシデータ伝送の継続を可能とするものである。

本発明は、伝送路から切離されるときに、その入出力端
を短絡するように構成されたデータ伝送装置が複数台ル
ープ状伝送路を介して結合されたループ式データ伝送シ
ステムにおいて。

常時ループ同期制御全行い、かつ前記ループ伝送路上の
データフレームの中にｎビットのフラグ全設定し、それ
を第２のデータ伝送装置へ伝送する手段を備えた第１の
データ伝送装置と。

該第１のデータ伝送装置からのフラグパターンとフレー
ム同期パターンとを監視する手段と該監視結果に応じて
ループ同期制御を開始する手段と第３のデータ伝送装置
に対して前記ｎビットのフラグを新たに設定して伝送す
る手段とを有した第２のデータ伝送装置と、フラグの中
継のみを行うＮ台のデータ伝送装置と、前記第２のデー
タ伝送装置と同様なＭ台のデータ伝送装置とから構成さ
れることを特徴とする。

次に図面全参照して本発明の詳細な説明する。

第１図は本発明の一実施例を説明するシステム構成図で
ある。

図において２本システムはループ同期制御局１と、従属
同期局２と、ループ同期制御局１がバイパスされたとき
にループ状伝送路の同期制御を代行する第１の予備ルー
プ同期制御局３と。

ループ同期制御局１と予備ループ同期制御局３とがバイ
パスされたときに同期制御を代行する第２の予備ループ
同期制御局４とから構成されている。５〜８はそれぞれ
端末装置を示し、９〜１２はそれぞれバイパス回路を示
す。

第２図は本発明に使用されているフレームフォーマット
の一例である。第２図においてＦ−８ＹＮＣは同期ワー
ド、　ＤＡＴＡはデータワード。

ＡＬＭは監視情報ワードを示す。フラグピッ）Ｍは監視
情報ワードＡＬＭのｎビット全使用して伝送され、ルー
プ同期制御局１では全て「０」の状態で送出される。第
１の予備ループ同期制御局３では、受信したフラグピッ
）Ｍの値とフレーム同期信号の有無を監視し、さらにフ
ラグピッ）Ｒ１ある値に設定して伝送路に送出する。

第３図はループ同期制御局１０回路ブロック図を示す。

図において、入力信号線１３は受信制御回路１４と接続
され、ここで端末受信インタフェース回路１７へ信号の
分配を行う。また入力信号ａ１３は受信タイミング制御
回路１６に接続され、そこで受信タイミング信号が再生
される。受信タイミング制御回路１６の出力は。

受信制御回路１４とループ同期制御回路１５とに接続さ
れている。受信制御回路１４の出力はループ同期制御回
路１５に接続され、ここで遅延補正、および送信フレー
ムフォーマットの発生。

およびデータの乗せ換えを行う。送信タイミング制御回
路１８の出力はループ同期制御回路１５と送信制御回路
２０へ接続される。ループ同期制御回路１５の出力は、
フラグ設定回路１９の出力とともに送信制御回路２０に
接続される。送信制御回路２０は、端末送信インタフェ
ース回路２１と接続され、端末装置よりのデータをフレ
−人フオーマットの中に挿入し、出力信号線１３へ送出
する。

第４図は本発明に使用される第１の予備ループ同期制御
局３の回路ブロック図である。本回路は第３図のループ
同期制御局１の構成の他に。

第２図に示したフラグビットＭの値を監視するＭフラグ
検出回路２２と、フレーム同期検出を行なうフレーム同
期検出回路２３とが受信制御回路１４と接続されている
。これらの出力はオア回路２４ヲ経て切替回路２５と結
ばれる。この切替回路２５はループ同期制御回路１５と
送信制御回路２０との間に挿入接続され、オア回路２４
よりの信号に応じてループ同期制御回路１５よシの出力
と受信制御回路１４よりの出力との切替え全行ない、そ
の出力を送信制御回路２０へ出力する。

第２の予備ループ同期制御局４についても第１の予備ル
ープ同期制御局３と全く同じ構成なので説明は省略する
。

以下にシステムの動作例を説明する。なおＭフラグの数
をｎ＝２とする。

まずループ同期制御局１のフラグ設定回路１９によりフ
ラグビット「００」の状態に設定し、従属同期局２へ送
出する。この局は従属同期局なのでフラグ設定は行なわ
ず単に中継のみ全行ない、第１の予備ループ同期制御局
６へ送信する。

第１の予備ループ同期制御局６ではまずＭフラグの検出
を行う。Ｍフラグの値が「０１」、「１１」以外の場合
や、フレーム同期信号が正常である場合、第１の予備ル
ープ同期制御局３は予備の状態を保ち、フラグ設定回路
１９ではＭフラグｖｒｏ１．Ｊに設定して信号を送出す
る。

しかしＭフラグの値が「０１」又は「１１」であればル
ープ同期制御局１がバイパスされたものと判定し、第４
図の切替回路２５ヲ受信制御回路１４側からループ同期
制御回路１５側へ切替えてループ同期制御局として動作
し２Ｍフラグ設定回路１９でその出力’ｒｒ０１Ｊにし
てフレームフォーマツトラ送出する。またループ同期制
御局１がバイパスされるとフレームフォーマットの発生
が不可能となり、フレーム同期パターンが作成されなく
なる。従って予備ループ同期制御局５にてフレーム同期
パターンの検出も同時に行い、所定のフレーム同期信号
が検出できなくなった時も同様なシーケンスにて予備か
ら現用の同期制御局に切替る。

第２の予備ループ同期制御局４も同様にしてＭフラグの
検出を行う。そしてＭフラグの値が［１月の場合、ある
いはフレーム同期信号が検出されなかった場合には予備
から現用の同期制御局として切替ってループの同期制御
を行ないＭフラグの値’ｅｒ１１Ｊに設定して伝送路へ
信号を送出する。しかしＭフラグの値が「１１」以外の
時、又はフレーム同期信号が正常に検出されている場合
は予備の状態を保ちつつ９Ｍフラグの値’（ｉ−ｒｌｌ
Ｊに設定して伝送路へ信号を送出する。

以上９本発明をループ同期制御局が１台と予備ループ同
期制御局が２台の場合の例を用いて説明したが１Ｍフラ
グビットヲ増加することによりさらに多数の子備ループ
同期制御局をシステムの中に設置することが可能である
ことは言うまでもない。

以上述べたように１本発明は所定の値のフラグピラトラ
送出し、ループ同期制御局の機能を代行する複数の子備
ループ同期制御局において。

受信したフラグビットとフレーム同期信号の監視全同時
に行い、そのオア条件にて複数の子備ループ同期制御局
のうちの一つを同期制御局に切替えることにより、ルー
プ同期制御機能を代行し、ループ同期制御局の障害時や
システムの増設、変更時にもシステム停止に至ることな
く運用することが可能である。その上ループ同期制御局
自体を＝重化したり、それに供給する電源設備を二重化
するようなこともなく、システムの信頼度向上を図るこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するためのシステム構
成図、第２図は本発明のフレームフｌオーマツトラ示す
図、第３図は本発明に使用されるループ同期制御局の回
路ブロック図、第４図は予備ループ同期制御局の回路ブ
ロック図である。 図において １・・・ループ同期制御局、２・・・従属同期局。 ３．４・・・予備ループ同期制御局、５〜８・・・端末
装置、９〜１２・・・バイパス回路、１３・・・ループ
伝送路、１４・・・受信制御回路、１５・・・ループ同
期制御回路、１６・・・受信タイミング制御回路、１７
・・・端末受信インタフェース回路、１８・・・送信タ
イ゛　　　ミング制御回路、１９・・・フラグ設定回路
、２０・・・送信制御回路、２１・・・端末送信インタ
フェース回路、２２・・・Ｍフラグ検出回路、２３・・
・フレーム同期検出回路、２４・・・オア回路、２５・
・・切替回路。 第１図

Claims (1)

1. 【特許請求の範囲】 １、伝送路から切離されるときに、その入出力端を短絡
   するように構成されたデータ伝送装置が複数台ループ状
   伝送路を介して結合されたループ式データ伝送システム
   において、常時ループ同期制御全行い、かつ前記ループ
   伝送路上のデータフレームの中にｎビットのフラグを設
   定し。 それを下位−のデータ伝送装置へ伝送する手段を備えた
   第１のデータ伝送装置と、該第１のデータ伝送装置から
   のフラグパターンとフレーム同期パターンとを監視しそ
   の結果に応じてループ同期制御を開始する手段とさらに
   下位のデータ伝送装置に対し前記ｎビットのフラグを新
   たに設定して伝送する手段とを有した第２のデータ伝送
   装置と、フラグの中継のみを行うＮ台のデータ伝送装置
   と、前記第２のデータ伝送装置と同様なＭ台のデータ伝
   送装置とから構成されることを特徴とするループ式デー
   タ伝送システムにおけるループ同期局バックアップ方式
   。