JPS595633A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS595633A JPS595633A JP57114967A JP11496782A JPS595633A JP S595633 A JPS595633 A JP S595633A JP 57114967 A JP57114967 A JP 57114967A JP 11496782 A JP11496782 A JP 11496782A JP S595633 A JPS595633 A JP S595633A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- heat treatment
- semiconductor device
- manufacturing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
- H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
- H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
- H10P34/422—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing using incoherent radiation
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
・本発明は、半導体装置製造に関する。特忙高速・高集
積度の要求されるＭＯＢ型半導体装置において有効であ
る。
積度の要求されるＭＯＢ型半導体装置において有効であ
る。
従来半導体製造における熱処理工程は、電気炉を用いて
通常少なくとも１０分以上の長時間の熱処理を行なうの
が通例であった。しかるに高温で長時間加熱する場合は
、半導体基板内の不純物の拡散が大きく、不純物濃度プ
ロファイルがイオン注入時と大きく変化し制御が困難な
こと、またＭＯ日型半導体装置ではソース・ドレインの
接合深さおよび拡散の横波が夛が大きくなり半導体装置
の小型化・高速化に対する制限が生じること、さらにＡ
ｎ−Ｂｉと半導体基板拡散層の間に固相エピタキシャル
が成長しコンタクトの抵抗が増７、仁とやＡ！が半導体
基板の拡散層をつき抜けることが半導体の歩留シを低く
するという欠点があった。また最近ではレーザ光や電子
ビームやパルス光を、半導体基板の表面のみに走査また
は一括照射することＫよシ、半導体基板表面／ ａ ｒ
ｎ程度の深さのみ瞬時０．１秒以内に高温熱処理する方
法が開発されている。しかしながら半導体基板表面のみ
高温化する熱処理では、半導体基板の深さ方向の温度勾
配が大きくなシ、結晶欠陥を生ずること、また０、１秒
以内の照射では半導体表面の凹凸にょ夛、傾きを持つ表
面が局部的忙高温になシ温度分布が均一でないこと、パ
ルス・エネルギーに再現性がないことなどの欠点があり
、半導体装置製造への応用を困難忙している。
通常少なくとも１０分以上の長時間の熱処理を行なうの
が通例であった。しかるに高温で長時間加熱する場合は
、半導体基板内の不純物の拡散が大きく、不純物濃度プ
ロファイルがイオン注入時と大きく変化し制御が困難な
こと、またＭＯ日型半導体装置ではソース・ドレインの
接合深さおよび拡散の横波が夛が大きくなり半導体装置
の小型化・高速化に対する制限が生じること、さらにＡ
ｎ−Ｂｉと半導体基板拡散層の間に固相エピタキシャル
が成長しコンタクトの抵抗が増７、仁とやＡ！が半導体
基板の拡散層をつき抜けることが半導体の歩留シを低く
するという欠点があった。また最近ではレーザ光や電子
ビームやパルス光を、半導体基板の表面のみに走査また
は一括照射することＫよシ、半導体基板表面／ ａ ｒ
ｎ程度の深さのみ瞬時０．１秒以内に高温熱処理する方
法が開発されている。しかしながら半導体基板表面のみ
高温化する熱処理では、半導体基板の深さ方向の温度勾
配が大きくなシ、結晶欠陥を生ずること、また０、１秒
以内の照射では半導体表面の凹凸にょ夛、傾きを持つ表
面が局部的忙高温になシ温度分布が均一でないこと、パ
ルス・エネルギーに再現性がないことなどの欠点があり
、半導体装置製造への応用を困難忙している。
本発明は、かかる従来の欠点をなくするため、均−性及
び再現性にすぐれたタングステン／フィラメント・ハロ
ゲン・ランプを発熱源とした放射光を、半導体基板の表
裏全面に一括照射し短時間に半導体基板全体の温度を上
昇させること忙よシ熱処理することを特徴としている。
び再現性にすぐれたタングステン／フィラメント・ハロ
ゲン・ランプを発熱源とした放射光を、半導体基板の表
裏全面に一括照射し短時間に半導体基板全体の温度を上
昇させること忙よシ熱処理することを特徴としている。
本発明の目的とするとζろは、半導体基板中の不純物イ
オン分布をイオン注入時の分布と＃１とんど変えること
なく、半導体基板中に結晶欠陥を生じることなく、しか
も半導体基板を均一に再現性よく短時間高温熱処理する
こと忙より、よシ小型化され、よシ高速な半導体装置の
製造方法を提供することにある。
オン分布をイオン注入時の分布と＃１とんど変えること
なく、半導体基板中に結晶欠陥を生じることなく、しか
も半導体基板を均一に再現性よく短時間高温熱処理する
こと忙より、よシ小型化され、よシ高速な半導体装置の
製造方法を提供することにある。
以下、実施例を用いて詳細に説明する。第１図は従来及
び本発明による多結晶シリコン・ゲートＭＯ８型半導体
装置の製造工程流れ図である。従来のＭＯ８型半導体装
置の製造方法においては第１図の（Ｉｆ）または（１）
の工程で、電気炉によシ１０００℃程度の高温で３０分
程度の長時間の熱処理を行ないソース・ドレイン領域の
高濃度イオン注入層を活性化している。従来の電気炉に
よる１０００℃・３０分の熱処理で仲、ボロ７４．０×
川１１ｃｒｎ″″３・４０ Ｋｅｖの注入層は、接合深
さ約０．８μｍで拡散シート抵抗は約３１０／口である
。また４０００Ａの厚みをもつ、リンネ鈍物を含んだポ
リシリコンのシート抵抗は約３８４／ｌ］である。リン
４０Ｘ １０１１０１ｆｆ” ・４０ Ｋｅｖの注入層
は、接合深さ約０．８Ｂｒｎでシート抵抗は約２８ル勺
である。一方、本発明の一例として、第１図の（ＩＩＩ
）の工程でタングステン・フィラメント・ハロゲン・ラ
ンプにより約２０Ｗ／３１の放射光を半導体基板の表裏
全面に一括照射を約５秒行なう熱処理工程を取り上げる
。この時半導体基板厚さく ４ｉｎｃｈ、 ５００μｍ
）の温度は第２図の昇降温曲線に従う。本発明の熱処理
では、ボロン４．Ｑ Ｘ １０”ｃｍ″″” ・４０Ｋ
ｅｖの注入層は、接合深さ約０．４μｍで拡散シート抵
抗約３０ル勺である。また４０００Ａの厚みを持つ、リ
ンネ鈍物を含んだポリシリコンのシート抵抗は約２０Ｑ
／ｆ］である。リン４．０×川”（”ｆｆ１−”・４０
Ｋｅｖの注入層は、接合深さが約０．３８μｍシート抵
抗は約２８ｒ２ｚｔ＋である。したがって、本発明の熱
処理によれば、従来の電気炉による熱処理に比べると、
よシ浅い拡散層が形成できしかも、ポリシリコンの配線
抵抗が小さくなるため、よシ小型化され、よシ高速な半
導体装置の製造が可能になる。また第１図の（１）の工
程で同様に高温短時間熱処理を行なえば、ポリシリコン
のグレインサイズをよシ大きくできる。
び本発明による多結晶シリコン・ゲートＭＯ８型半導体
装置の製造工程流れ図である。従来のＭＯ８型半導体装
置の製造方法においては第１図の（Ｉｆ）または（１）
の工程で、電気炉によシ１０００℃程度の高温で３０分
程度の長時間の熱処理を行ないソース・ドレイン領域の
高濃度イオン注入層を活性化している。従来の電気炉に
よる１０００℃・３０分の熱処理で仲、ボロ７４．０×
川１１ｃｒｎ″″３・４０ Ｋｅｖの注入層は、接合深
さ約０．８μｍで拡散シート抵抗は約３１０／口である
。また４０００Ａの厚みをもつ、リンネ鈍物を含んだポ
リシリコンのシート抵抗は約３８４／ｌ］である。リン
４０Ｘ １０１１０１ｆｆ” ・４０ Ｋｅｖの注入層
は、接合深さ約０．８Ｂｒｎでシート抵抗は約２８ル勺
である。一方、本発明の一例として、第１図の（ＩＩＩ
）の工程でタングステン・フィラメント・ハロゲン・ラ
ンプにより約２０Ｗ／３１の放射光を半導体基板の表裏
全面に一括照射を約５秒行なう熱処理工程を取り上げる
。この時半導体基板厚さく ４ｉｎｃｈ、 ５００μｍ
）の温度は第２図の昇降温曲線に従う。本発明の熱処理
では、ボロン４．Ｑ Ｘ １０”ｃｍ″″” ・４０Ｋ
ｅｖの注入層は、接合深さ約０．４μｍで拡散シート抵
抗約３０ル勺である。また４０００Ａの厚みを持つ、リ
ンネ鈍物を含んだポリシリコンのシート抵抗は約２０Ｑ
／ｆ］である。リン４．０×川”（”ｆｆ１−”・４０
Ｋｅｖの注入層は、接合深さが約０．３８μｍシート抵
抗は約２８ｒ２ｚｔ＋である。したがって、本発明の熱
処理によれば、従来の電気炉による熱処理に比べると、
よシ浅い拡散層が形成できしかも、ポリシリコンの配線
抵抗が小さくなるため、よシ小型化され、よシ高速な半
導体装置の製造が可能になる。また第１図の（１）の工
程で同様に高温短時間熱処理を行なえば、ポリシリコン
のグレインサイズをよシ大きくできる。
本発明の高温短時間熱処理では半導体基板中の不純物の
再分布は、短時間熱処理のため＃１とんど拡がらず、不
純物イオン分布はイオン注入時の分布とｔｌとんど変わ
らない。半導体基板中の結晶欠陥は、従来の電気炉熱処
理と大差なく、イオン注入層によるダイオードの逆バイ
アス会リーク電流は従来と同程度である。従〈高温短時
間熱処理は結晶欠陥を発生させず、不純物分布も変えず
にＣｖ ′Ｄ絶縁層の緻密化を可能にする。
再分布は、短時間熱処理のため＃１とんど拡がらず、不
純物イオン分布はイオン注入時の分布とｔｌとんど変わ
らない。半導体基板中の結晶欠陥は、従来の電気炉熱処
理と大差なく、イオン注入層によるダイオードの逆バイ
アス会リーク電流は従来と同程度である。従〈高温短時
間熱処理は結晶欠陥を発生させず、不純物分布も変えず
にＣｖ ′Ｄ絶縁層の緻密化を可能にする。
従来のＡ！またはＡ７−ｓ６の金属配線と半導体の拡散
層のオーミック・コンタクトは、電気炉を用いて第１図
の■の工程にて約４５０℃の温度で３０分程度の熱処理
にて形成される。従来の長時間熱処理において金属がｌ
＃−８４の場合は、Ａノー８ｉと半導体基板拡散層の間
に固相エピタキシャルが成長し、特に配線が多層になシ
、〈シ返し熱処理が必要になる時、コンタクトの抵抗が
増大してしまう。また金属がＡ、＃の時は、Ａノが半導
体基板の拡散層をつき抜けるという欠点がある。本発明
では、タングステン拳フィラメント・ノｔロゲン・ラン
プを用いること釦より約４５０℃の温度で１公租度の熱
処理を第１図の■で行なうことによｊ５ＡＩ／−ａｄに
おける固相エピタキシャル成長及びＡ！の拡散層つき抜
けを回避できる。
層のオーミック・コンタクトは、電気炉を用いて第１図
の■の工程にて約４５０℃の温度で３０分程度の熱処理
にて形成される。従来の長時間熱処理において金属がｌ
＃−８４の場合は、Ａノー８ｉと半導体基板拡散層の間
に固相エピタキシャルが成長し、特に配線が多層になシ
、〈シ返し熱処理が必要になる時、コンタクトの抵抗が
増大してしまう。また金属がＡ、＃の時は、Ａノが半導
体基板の拡散層をつき抜けるという欠点がある。本発明
では、タングステン拳フィラメント・ノｔロゲン・ラン
プを用いること釦より約４５０℃の温度で１公租度の熱
処理を第１図の■で行なうことによｊ５ＡＩ／−ａｄに
おける固相エピタキシャル成長及びＡ！の拡散層つき抜
けを回避できる。
本発明によれば、タングステン拳フィラメント・ハロゲ
ン・ランプを用いた高温短時間熱処理が、半導体基板中
の不純物分布をイオン注入時の分布と＃１とんど変わら
ず、かつ半導体基板中に結晶欠陥のない、よシ小型化、
よシ高速化された半導体装着の製造方法を与える。
ン・ランプを用いた高温短時間熱処理が、半導体基板中
の不純物分布をイオン注入時の分布と＃１とんど変わら
ず、かつ半導体基板中に結晶欠陥のない、よシ小型化、
よシ高速化された半導体装着の製造方法を与える。
第１図・・従来及び本発明によるＭＯａ型半導体装置の
製造工程流れ図。 第１図（１）〜（ＩＶ） ・・熱処理を行なう工程の位置 第２図嗜・タングステンフィラメント・ハロゲンランプ
放射光熱処理による半導体 基板の昇降温曲線。 以 上 第 ｌ 凶 ２図 ＴＩＭＥ （５４Ｃ）
製造工程流れ図。 第１図（１）〜（ＩＶ） ・・熱処理を行なう工程の位置 第２図嗜・タングステンフィラメント・ハロゲンランプ
放射光熱処理による半導体 基板の昇降温曲線。 以 上 第 ｌ 凶 ２図 ＴＩＭＥ （５４Ｃ）
Claims (1)
- 【特許請求の範囲】 Ｉｌｌタングステンフィラメントハロゲンランプを発熱
源としたインコヒーレントな放射光を、半導体基板の表
裏全面に一括照射することによシ、半導体基板を短時間
（１秒〜ｌＯ秒）Ｋ温度上昇させた後、ランプを消し、
半導体基板が表裏全面から周囲に黒体輻射することによ
９半導体基板を短時間に冷却することを特徴とする半導
体装置の製造方法。 （２）半導体基板内忙は、ＣＶＤ法で絶縁層を形成後短
時間高温熱処理することを特徴とする特許請求の範囲第
一項記載の半導体装置の製造方法。 Ｃ３１半導体基板上には、アモルファス・シリコン層鷹
たけ多結晶シリコン層を形成後短時間高温熱処理するこ
とを特徴とする特許請求の範囲第一項記載の半導体装置
の製造方法。 （４１半導体基板中には、不純物イオンが注入された稜
短時高温熱処理することを特徴とする特許請求の範囲第
一項記載の半導体装置の製造方法。 （５１半導体基板上には、金属配線パターンが形成され
た後短時間熱処理することを特徴とする特許請求の範囲
第一項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57114967A JPS595633A (ja) | 1982-07-02 | 1982-07-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57114967A JPS595633A (ja) | 1982-07-02 | 1982-07-02 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25486687A Division JPS63119267A (ja) | 1987-10-09 | 1987-10-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595633A true JPS595633A (ja) | 1984-01-12 |
Family
ID=14651061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57114967A Pending JPS595633A (ja) | 1982-07-02 | 1982-07-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595633A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0232535A (ja) * | 1988-07-21 | 1990-02-02 | Kyushu Electron Metal Co Ltd | 半導体デバイス用シリコン基板の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56110227A (en) * | 1980-02-04 | 1981-09-01 | Agency Of Ind Science & Technol | Manufacture of semiconductor element with solar beam |
-
1982
- 1982-07-02 JP JP57114967A patent/JPS595633A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56110227A (en) * | 1980-02-04 | 1981-09-01 | Agency Of Ind Science & Technol | Manufacture of semiconductor element with solar beam |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0232535A (ja) * | 1988-07-21 | 1990-02-02 | Kyushu Electron Metal Co Ltd | 半導体デバイス用シリコン基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6412088B2 (ja) | ||
| JP2004063574A5 (ja) | ||
| US3607449A (en) | Method of forming a junction by ion implantation | |
| US4502205A (en) | Method of manufacturing an MIS type semiconductor device | |
| US6214707B1 (en) | Method of forming a doped region in a semiconductor substrate | |
| JPS61179578A (ja) | 電界効果トランジスタの製作方法 | |
| JPS595633A (ja) | 半導体装置の製造方法 | |
| EP0780891B1 (en) | Method of manufacturing semiconductor device | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| JPS633447B2 (ja) | ||
| JPH0797565B2 (ja) | 半導体装置の製造方法 | |
| JP2530157B2 (ja) | 透明基板の選択的加熱方法 | |
| JPS6250971B2 (ja) | ||
| JPH0677155A (ja) | 半導体基板の熱処理方法 | |
| JPH0466379B2 (ja) | ||
| JPS63119267A (ja) | 半導体装置の製造方法 | |
| JPH0547978B2 (ja) | ||
| JPH04234150A (ja) | 層間絶縁膜平坦化法 | |
| JPS5928984B2 (ja) | 半導体装置の製法 | |
| JP2922918B2 (ja) | イオン注入方法 | |
| JPS641925B2 (ja) | ||
| JPS6244847B2 (ja) | ||
| JP2653513B2 (ja) | 半導体装置の製造方法 | |
| KR960002087B1 (ko) | 고 에너지 이온주입을 이용한 반도체 소자의 소오스/드레인 접합 형성방법 | |
| JPS60119718A (ja) | 半導体装置の製造方法 |