JPS595665A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS595665A JPS595665A JP57113898A JP11389882A JPS595665A JP S595665 A JPS595665 A JP S595665A JP 57113898 A JP57113898 A JP 57113898A JP 11389882 A JP11389882 A JP 11389882A JP S595665 A JPS595665 A JP S595665A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- emitter
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、Ｔ Ｔ Ｌ （Ｔｒａｎｅｔｓｔｏｒ −Ｔ
ｒａｎｅｌｅ −ｔｏｒ ＬＩｏｇＬｃ ）回路に用い
て好適な半導体集積回路に関する。
ｒａｎｅｌｅ −ｔｏｒ ＬＩｏｇＬｃ ）回路に用い
て好適な半導体集積回路に関する。
ＴＴＬ＋回路の入力端には、第１図に示す如きショット
キーバリアダイオードｋＷするマルチエミッタトランジ
スタ（以下においてトランジスタという）Ｑｌ か多用
されている。上記トランジスタｑ１は、同一半導体基板
上に共通のペースと共通のコレクタとケ有する例えば４
個のトランジスタからｍ成される。そして、工εツタの
みが図ボのｇ＋」＜ １１ω別に設けられているか、こ
のうち工ｉツタｆａＩｋ接萌し、他のエミッタＥ茸、Ｊ
！ｌｊ３ ％ Ｗ４に入力招号紮供ｈ６することがあ
る。
キーバリアダイオードｋＷするマルチエミッタトランジ
スタ（以下においてトランジスタという）Ｑｌ か多用
されている。上記トランジスタｑ１は、同一半導体基板
上に共通のペースと共通のコレクタとケ有する例えば４
個のトランジスタからｍ成される。そして、工εツタの
みが図ボのｇ＋」＜ １１ω別に設けられているか、こ
のうち工ｉツタｆａＩｋ接萌し、他のエミッタＥ茸、Ｊ
！ｌｊ３ ％ Ｗ４に入力招号紮供ｈ６することがあ
る。
上述のｖＯき使用方法の場合、本発明者の検討によれは
、工ごツタＥ、〜Ｅ４に供給される入力信号ケ同時にＨ
レベルからＬレベルにした時、出力竜流工。Ｌにいわゆ
るひけが現われることが慣１明した。この現象は、人力
信号の立上り位Ｉｔ及びや下り位置において、瞬間的な
大電流となって現われる。この結果、ＴＴＬｌ路（図示
せず）の出力端に例えばラッチ回路を接続した場合、上
記ひげ、丁なわち瞬間的な大１！Ｌ流によってラッチ回
路が誤動作してしまう。なお、ラッチ回路としては、カ
ウンター回路、シフトレジスタ回路等がある。
、工ごツタＥ、〜Ｅ４に供給される入力信号ケ同時にＨ
レベルからＬレベルにした時、出力竜流工。Ｌにいわゆ
るひけが現われることが慣１明した。この現象は、人力
信号の立上り位Ｉｔ及びや下り位置において、瞬間的な
大電流となって現われる。この結果、ＴＴＬｌ路（図示
せず）の出力端に例えばラッチ回路を接続した場合、上
記ひげ、丁なわち瞬間的な大１！Ｌ流によってラッチ回
路が誤動作してしまう。なお、ラッチ回路としては、カ
ウンター回路、シフトレジスタ回路等がある。
依って、本発明の目的とするところは、人力信号にもと
づき正確な出力信号が祷られる牛導体集槓回路を提供す
ることＫある。
づき正確な出力信号が祷られる牛導体集槓回路を提供す
ることＫある。
以下、第２図〜第６１ｒ参照して本発明の一実施例ｒ述
べる。
べる。
槙２図は、ショットキーバリアダイオード？Ｎするマル
チエミッタトランジスタＱ＋ の弄１曲回路とその構造
ｒ示す半導体集積回路の要部の断面図である。
チエミッタトランジスタＱ＋ の弄１曲回路とその構造
ｒ示す半導体集積回路の要部の断面図である。
１はＰ型サブストレート、２はＮ＋埋込１−１３はＮ型
エピタキシャル層、４はＰ型ベース拡散層、５ａ、５ｂ
、５Ｃ１５ｄはＮ＋エミンｐ拡散層、６はアルミニウム
層、７は二酸化シリコン層である。上述のｖＯき構造の
半導体集積回路（切下において工０という）において、
図示の＋７１ｊ＠４個のトランジスタＱ、１１％ Ｑ
ｔｘｘ ＱＣｓ、Ｑ目が形成され、川にＨｇエピタキ
シャル層３とアルミニウム層６との間でショットキーバ
リアダイオードか形成される。この工うに構成されたＩ
Ｃは、回路記号として図示すると第１図の如きトランジ
スタＱＩになる。
エピタキシャル層、４はＰ型ベース拡散層、５ａ、５ｂ
、５Ｃ１５ｄはＮ＋エミンｐ拡散層、６はアルミニウム
層、７は二酸化シリコン層である。上述のｖＯき構造の
半導体集積回路（切下において工０という）において、
図示の＋７１ｊ＠４個のトランジスタＱ、１１％ Ｑ
ｔｘｘ ＱＣｓ、Ｑ目が形成され、川にＨｇエピタキ
シャル層３とアルミニウム層６との間でショットキーバ
リアダイオードか形成される。この工うに構成されたＩ
Ｃは、回路記号として図示すると第１図の如きトランジ
スタＱＩになる。
そして、各トランジスタＱｚ、Ｑ目、Ｑ＋＋＋、４口の
各ベースは、内部抵抗ｒｂｌｌ ｂｌ、ｒ ｂ 、、
ｒ ｂ 、を弁して接続され、コレクタ端子Ｃと各トラ
ンジスタＱ目〜ＧＬ１４ の各コレクタとは内部抵抗ｒ
ｏ＋、 。３、 。１、 。４、ｒｏ、を弁して接続
さ１％ 史に内部抵抗ｒＩ％ ｒｌを介してショット
千−バイアダイオードのカンードに接続されている。
各ベースは、内部抵抗ｒｂｌｌ ｂｌ、ｒ ｂ 、、
ｒ ｂ 、を弁して接続され、コレクタ端子Ｃと各トラ
ンジスタＱ目〜ＧＬ１４ の各コレクタとは内部抵抗ｒ
ｏ＋、 。３、 。１、 。４、ｒｏ、を弁して接続
さ１％ 史に内部抵抗ｒＩ％ ｒｌを介してショット
千−バイアダイオードのカンードに接続されている。
なお、ショットキーバリアタイオードのアノードは、抵
抗（図示せず）を介して＋ｖｏｏ市源に接続されるとと
もに、トランジスタＱｌのベースに接続はれる。ｆた、
コレクタ端子Ｃは負イ叶回路（図示せず）に接糸７１芒
れる。
抗（図示せず）を介して＋ｖｏｏ市源に接続されるとと
もに、トランジスタＱｌのベースに接続はれる。ｆた、
コレクタ端子Ｃは負イ叶回路（図示せず）に接糸７１芒
れる。
本実施例においては、コレクタＣに一番近いトランジ７
り４口のエミッタＢｊ Ｉ４ を接地し、エミッタ’
！’ ｌ ！１％ ’Ｌ ｌ ！、ｇｔ＋に入力信号
を供給する。
り４口のエミッタＢｊ Ｉ４ を接地し、エミッタ’
！’ ｌ ！１％ ’Ｌ ｌ ！、ｇｔ＋に入力信号
を供給する。
そして、本弁明渚の実験によれば、人力４ｇ号をＨレベ
ルからｂレベルに変化した時、或い（・よＬレベルから
Ｈレベルに変化した時、コレクタ自流に瞬間的に大電流
が流れなかった。
ルからｂレベルに変化した時、或い（・よＬレベルから
Ｈレベルに変化した時、コレクタ自流に瞬間的に大電流
が流れなかった。
以上のνＩＪ＠良好な実験結果は、下記の叩く理由づけ
られる。
られる。
丁なわら、トランジスタＱ１４のベースにハ、内１１１
Ｓ姐抗ｒ 〜ｒ を弁してペース屯流工、が供ｂＩ
ｂ４ 紺さｌしる。このため、内部抵抗ｒｂｉ〜ｒ ｂ ４に
はトランジスタＱｔ４に飽和８ぜる之めの光分なベース
−流よりがυｉｕＬることになり、ｄい４４えればショ
ットキーバリアダイオードによるクランプ効果が小にな
る。そして、入力信号がＨレベルからＬレベルに変化し
た時、出力菟流工ＯＬをドライブするのに必要なトラン
ジスタＧＬ１４のペース電流が得うレる。故に、トラン
ジスタＱ目は、飽和領域から外づれることがなく、出力
車流工ＯＬに瞬間的に大きな電流が流れない。
Ｓ姐抗ｒ 〜ｒ を弁してペース屯流工、が供ｂＩ
ｂ４ 紺さｌしる。このため、内部抵抗ｒｂｉ〜ｒ ｂ ４に
はトランジスタＱｔ４に飽和８ぜる之めの光分なベース
−流よりがυｉｕＬることになり、ｄい４４えればショ
ットキーバリアダイオードによるクランプ効果が小にな
る。そして、入力信号がＨレベルからＬレベルに変化し
た時、出力菟流工ＯＬをドライブするのに必要なトラン
ジスタＧＬ１４のペース電流が得うレる。故に、トラン
ジスタＱ目は、飽和領域から外づれることがなく、出力
車流工ＯＬに瞬間的に大きな電流が流れない。
ちなみに、エミッタＥ目を接地しエミッタＥ目〜刊口に
入力信号を供給し、この入力信号をＨレベルからＬレベ
ルに変化させると、出力電流工ｏｈに瞬間的に大電流が
現われた。この場合、トランジスタＱ、のベースには、
内部抵抗ｒｂＩを弁してペースＩＩＩ流よりが流れる。
入力信号を供給し、この入力信号をＨレベルからＬレベ
ルに変化させると、出力電流工ｏｈに瞬間的に大電流が
現われた。この場合、トランジスタＱ、のベースには、
内部抵抗ｒｂＩを弁してペースＩＩＩ流よりが流れる。
ペース電流よりは、ショットキーバリアダイオードを流
れる電流を工８、出力電流を工ＯＬとすると、 ■ｂ：！：工ｓ＋Ｉｎｒ、／ｌ’１ｒｐＱ口で法定され
る。丁なわち、トランジスタＱ目のベースには、トラン
ジスタＱ目を飽和させるためのベース電流よりしか流れ
ない。この状態で、人力１百号（５ＨレベルからＬレベ
ルに変化させると、トランジスタＱ５１１に流れていた
ベースｔＶｉ、 ｂＷが減少して、そのコレクタ電流も
減少する。
れる電流を工８、出力電流を工ＯＬとすると、 ■ｂ：！：工ｓ＋Ｉｎｒ、／ｌ’１ｒｐＱ口で法定され
る。丁なわち、トランジスタＱ目のベースには、トラン
ジスタＱ目を飽和させるためのベース電流よりしか流れ
ない。この状態で、人力１百号（５ＨレベルからＬレベ
ルに変化させると、トランジスタＱ５１１に流れていた
ベースｔＶｉ、 ｂＷが減少して、そのコレクタ電流も
減少する。
−力１ トランジスタＱ１１％ Ｑｌ１％ Ｑ目に
６−ヌ亀流が流れることによって、各トランジスタｑｔ
ｚ〜Ｑ目にコレクタ電流が流！ｔようとするが、ペース
電流が流ｇでからコレクタ電流が流２Ｌる寸でに遅延時
間がある。そして、トランジスタ９口のコレクタ電流を
ｌ−とすると、■自〈■ｏＬの関係になった時、このト
ランジスタＱ目が飽オＤ領域から外づれてコレクタ電圧
が上昇する。仄いで、所定遅延時間後に、トランジスタ
Ｑ１．〜Ｑ１４が動作してそれぞれにコレクタ電流が流
れ、トランジスタＱ目も書び飽和領域になる。従って、
トランジスタＱｌｌが飽和領域から外づれ、再び飽和領
域になるまでの開で、出力電流工ＯＬに変動が現われる
。
６−ヌ亀流が流れることによって、各トランジスタｑｔ
ｚ〜Ｑ目にコレクタ電流が流！ｔようとするが、ペース
電流が流ｇでからコレクタ電流が流２Ｌる寸でに遅延時
間がある。そして、トランジスタ９口のコレクタ電流を
ｌ−とすると、■自〈■ｏＬの関係になった時、このト
ランジスタＱ目が飽オＤ領域から外づれてコレクタ電圧
が上昇する。仄いで、所定遅延時間後に、トランジスタ
Ｑ１．〜Ｑ１４が動作してそれぞれにコレクタ電流が流
れ、トランジスタＱ目も書び飽和領域になる。従って、
トランジスタＱｌｌが飽和領域から外づれ、再び飽和領
域になるまでの開で、出力電流工ＯＬに変動が現われる
。
ところか、本実施例に示すｖｌ〈トランジスタＱ、目の
エミッタｆｉｔ４に接地し、エミッタ”１１〜式８に人
力１汀号を供給し几場合、トランジスタ９口か飽和状態
から外づハることがない。従って、出力電流工ＯＬが変
動することもない。
エミッタｆｉｔ４に接地し、エミッタ”１１〜式８に人
力１汀号を供給し几場合、トランジスタ９口か飽和状態
から外づハることがない。従って、出力電流工ＯＬが変
動することもない。
そして、上述した二種類の回路動作につき実験データを
とったところ、第４図及び第５図に示す如き特性會得た
。すなわち、本実施例で述べた如く、エミッタＥ目を接
地してエミッタＥ１〜Ｅ１３に人力信号を供給した場合
、トランジスタＱ、Ｉの動作点が第４図に示す如く低下
する。しかし、エミッタＥ目ｙｋ接地し、エミッタｇｔ
ｔ〜Ｅ目に人力信号全供給し几場合、トランジスタＱ、
ｔの動作点が第５図に示す如く高くなり、上述の如き欠
陥が現われる。
とったところ、第４図及び第５図に示す如き特性會得た
。すなわち、本実施例で述べた如く、エミッタＥ目を接
地してエミッタＥ１〜Ｅ１３に人力信号を供給した場合
、トランジスタＱ、Ｉの動作点が第４図に示す如く低下
する。しかし、エミッタＥ目ｙｋ接地し、エミッタｇｔ
ｔ〜Ｅ目に人力信号全供給し几場合、トランジスタＱ、
ｔの動作点が第５図に示す如く高くなり、上述の如き欠
陥が現われる。
以上に述べた理由から、コレクタＣに最とも近接シ几ト
ランジスタＱ目のエミッタＦｉ ｔ ＩｔＪ＆地丁れば
、他のエミッタＥ目〜”Ｉｓの何れか′ｆｃ接地するエ
リも安定動作金得られることが明らかである。
ランジスタＱ目のエミッタＦｉ ｔ ＩｔＪ＆地丁れば
、他のエミッタＥ目〜”Ｉｓの何れか′ｆｃ接地するエ
リも安定動作金得られることが明らかである。
また、上記トランジスタＱ＋ ｋＩＣ化する場合、同一
半導体基板上に多数のものが同時に形成場れる。そして
、エミッタｆＦ２ｚ’ｅ接地すれば安定動作が得られる
ことから、トランジスタＱ＋ｆｆｉ第６図に示ＴＶ［］
〈同同一面に並べて配置して、接地用回路パターンＰを
図示の如＜＠、線的に設けることができる。仮りに、コ
レクタとベースとが逆方間になるように配置したと丁れ
は、接地用回路パターンＰに折線状に設けなければなら
ない。この場合、他の配線パターンと交差する部分が増
加する。しかし、トランジスタＱ１を同一方間に並べて
配置することにより、接地用回路パターンＰｉ直線的に
形成することができ、他の回路パターンとの交差を減ら
丁ことかできる。
半導体基板上に多数のものが同時に形成場れる。そして
、エミッタｆＦ２ｚ’ｅ接地すれば安定動作が得られる
ことから、トランジスタＱ＋ｆｆｉ第６図に示ＴＶ［］
〈同同一面に並べて配置して、接地用回路パターンＰを
図示の如＜＠、線的に設けることができる。仮りに、コ
レクタとベースとが逆方間になるように配置したと丁れ
は、接地用回路パターンＰに折線状に設けなければなら
ない。この場合、他の配線パターンと交差する部分が増
加する。しかし、トランジスタＱ１を同一方間に並べて
配置することにより、接地用回路パターンＰｉ直線的に
形成することができ、他の回路パターンとの交差を減ら
丁ことかできる。
以上に述べた如く、本発明を適用した半導体果柄回路に
ＸｔＺば、人力信号をＨレベルからＬレベルに切換えた
時、出力車流に変動が現われない−ヒに、配線パターン
も簡略化することができる。
ＸｔＺば、人力信号をＨレベルからＬレベルに切換えた
時、出力車流に変動が現われない−ヒに、配線パターン
も簡略化することができる。
第１図は従来公知のショットキーバリアダイオードを有
するマルチエミッタトランジメタの回路図、 第２図は本発明の一実施例奮示すマルチェばツタトラン
ジスタの等価回路図と構造全示す要部の第 ３ 図 Ｐ 第 ４ 図 ピカ督と 第 ５ 図 ゴｇ電圧
するマルチエミッタトランジメタの回路図、 第２図は本発明の一実施例奮示すマルチェばツタトラン
ジスタの等価回路図と構造全示す要部の第 ３ 図 Ｐ 第 ４ 図 ピカ督と 第 ５ 図 ゴｇ電圧
Claims (1)
- １、 １？’ｉ］−半４体基板上にマルチエミッタトラ
ンジスタ全回一方回に設け、上記各マルチエミッタトラ
ンジスタの各コレクタに最とも近接したエミツタケ接地
し、他の工εツタに入力１６号ｒ供給すること′Ｉｔ竹
徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113898A JPS595665A (ja) | 1982-07-02 | 1982-07-02 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113898A JPS595665A (ja) | 1982-07-02 | 1982-07-02 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595665A true JPS595665A (ja) | 1984-01-12 |
Family
ID=14623912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57113898A Pending JPS595665A (ja) | 1982-07-02 | 1982-07-02 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595665A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5068702A (en) * | 1986-03-31 | 1991-11-26 | Exar Corporation | Programmable transistor |
| DE4213606A1 (de) * | 1991-04-26 | 1992-10-29 | Toyoda Automatic Loom Works | Transistor mit stromerfassungseigenschaft |
| US5200637A (en) * | 1988-12-15 | 1993-04-06 | Kabushiki Kaisha Toshiba | MOS transistor and differential amplifier circuit with low offset |
-
1982
- 1982-07-02 JP JP57113898A patent/JPS595665A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5068702A (en) * | 1986-03-31 | 1991-11-26 | Exar Corporation | Programmable transistor |
| US5200637A (en) * | 1988-12-15 | 1993-04-06 | Kabushiki Kaisha Toshiba | MOS transistor and differential amplifier circuit with low offset |
| DE4213606A1 (de) * | 1991-04-26 | 1992-10-29 | Toyoda Automatic Loom Works | Transistor mit stromerfassungseigenschaft |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2021824C3 (de) | Monolithische Halbleiterschaltung | |
| DE1639364A1 (de) | Integrierte Halbleiterschaltung | |
| DE1764336A1 (de) | Monolithische integrierte Halbleiterstruktur und Verfahren zu ihrer Herstellung | |
| DE1211334B (de) | Halbleiterbauelement mit eingelassenen Zonen | |
| DE2929921A1 (de) | Halbleiterbauteil mit einem dreiplattigen kondensator | |
| DE3016271C2 (ja) | ||
| DE2430126A1 (de) | Hybride transistorschaltung | |
| DE10037247A1 (de) | Mischerschaltungsanordnung | |
| JPS595665A (ja) | 半導体集積回路 | |
| DE2344244C3 (de) | Laterale Transistorstruktur | |
| DE2607892C3 (de) | Schaltungsanordnung zur Formung von Impulsen mit veränderbarem Tastverhältnis unter Verwendung eines Differenzverstärkers | |
| DE4015459A1 (de) | Integrierter hochfrequenz-eingangsdaempfer | |
| DE2812785A1 (de) | Halbleiter-signaluebertragungsschaltung | |
| DE2930041A1 (de) | Transistorschaltung | |
| DE1541488B2 (de) | Monolithisch-integrierte halbleiter-verstaerker-schaltung | |
| DE3784090T2 (de) | Einen treiber mit offenem kollektor und hoher spannungsauswanderung enthaltende integrierte schaltung. | |
| DE3716577C2 (de) | Stromspiegelschaltung großer Leistungsfähigkeit | |
| DE2124654C3 (de) | Schaltungsanordnung zur Steuerung der Mischverstärkung eines aktiven Gegentaktmodulator | |
| EP0033154A2 (de) | Monolithisch integrierte Halbleiterschaltung mit Transistoren | |
| DE1512374A1 (de) | Schaltungsanordnung zur Begrenzung der Ausgangsspannung einer logischen Schaltung | |
| DE1947265A1 (de) | Signalwandlerschaltung | |
| DE3021565A1 (de) | Flip-flop | |
| DE3215176C2 (ja) | ||
| DE2352541A1 (de) | Kontaktloser schalter | |
| DE2042086B2 (de) | Kapazitiver speicher |