JPS5957576A - 画像デ−タ圧縮回路 - Google Patents
画像デ−タ圧縮回路Info
- Publication number
- JPS5957576A JPS5957576A JP57144105A JP14410582A JPS5957576A JP S5957576 A JPS5957576 A JP S5957576A JP 57144105 A JP57144105 A JP 57144105A JP 14410582 A JP14410582 A JP 14410582A JP S5957576 A JPS5957576 A JP S5957576A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- code
- variable length
- circuit
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｆｉｌ 発明の技術分野
本発明は、１ｌｆｉｉ高速フアクシミリ（例えば１秒Ｆ
、ＡＸ）等の画像人力装崩に係り特に可変長符号のビッ
ト長のＳ長い場合に高速処即できる画像データ圧縮回路
に関するつ （２）従来技術と問題点 従来の画像データ圧縮回路内の可変長符号では、各符号
ビット長に応じて、１ビツトずつシフトしながら圧縮デ
ータ？作成する。
、ＡＸ）等の画像人力装崩に係り特に可変長符号のビッ
ト長のＳ長い場合に高速処即できる画像データ圧縮回路
に関するつ （２）従来技術と問題点 従来の画像データ圧縮回路内の可変長符号では、各符号
ビット長に応じて、１ビツトずつシフトしながら圧縮デ
ータ？作成する。
上記の考えｔ基に設計された従来の可変長符号化回路の
一例を第１図に示す。
一例を第１図に示す。
第１図に３いて英綴で示す矢印はデータの流れｔ表わし
、破線で示す矢印は制御信号葡表わす。それぞれの信号
は可変長符号化回路の前段にあるモード検出回路から出
力されている。
、破線で示す矢印は制御信号葡表わす。それぞれの信号
は可変長符号化回路の前段にあるモード検出回路から出
力されている。
１１は可変長符号化回路几ＯＭ、１２は符号ビット長格
納ＲＯＭ、ｔ３は可変符号作成制御回路、１６．２３は
シフトレジスタ、ＩＦＩ、２４はカウンタ、２６はラッ
チ、１０ 、１ ｒｌ 、 １５ 、１７ 、１９ 、
２０ 。
納ＲＯＭ、ｔ３は可変符号作成制御回路、１６．２３は
シフトレジスタ、ＩＦＩ、２４はカウンタ、２６はラッ
チ、１０ 、１ ｒｌ 、 １５ 、１７ 、１９ 、
２０ 。
２１．２２は信号線である。
制御信号１０は、参照走査線と符号化走査線の白黒変化
画素を検出し、その変化画素の状態？判定するモード検
出回路から出力ちれる。この場合モディファイドリード
（Ｍｌり方式ではパス、垂直。
画素を検出し、その変化画素の状態？判定するモード検
出回路から出力ちれる。この場合モディファイドリード
（Ｍｌり方式ではパス、垂直。
水平（白、黒ランレングス？含む）モードが制御信号１
０にａ′まれる。そこでますＭＲ方式における符号化方
法定記２図（ａｌ 、 （ｂｌによって説明する。
０にａ′まれる。そこでますＭＲ方式における符号化方
法定記２図（ａｌ 、 （ｂｌによって説明する。
第２図（ｈｌ 、 （１）ｌに４５いて斜線部は黒画素
、空白は白画素て〃１す、上側１３ｓ参照走査組（１）
ｌ、）、下側が符号化走査緑（ＣＩ、）である。バス、
垂直、水平の各モードは、ＣＬ上の白、熱の変化画素の
ＰＬ上の白、黒の変化画素に対する相対位置によって決
まる。ゴーずεＢ２図ｆａ）音用いてバスモードから説
明する。ａｏはＣＩ、上の参照または起点変化画素、ａ
ｌはＣＬ上でａ。より右にある最初の変化画素、ｂＩは
Ｐ Ｌ、上でａ（、より右にあＩ） ａ、と反対の色ｒ
持つ最初の変化画素、ｂ２はＰＬ上です、より右にある
最初の変化画素である。ＣＬ上のａ、が検出されるｆｉ
ｌＪにｂＩ、ｂ２力３ともに検出嘔れた時はバスモード
と在る。
、空白は白画素て〃１す、上側１３ｓ参照走査組（１）
ｌ、）、下側が符号化走査緑（ＣＩ、）である。バス、
垂直、水平の各モードは、ＣＬ上の白、熱の変化画素の
ＰＬ上の白、黒の変化画素に対する相対位置によって決
まる。ゴーずεＢ２図ｆａ）音用いてバスモードから説
明する。ａｏはＣＩ、上の参照または起点変化画素、ａ
ｌはＣＬ上でａ。より右にある最初の変化画素、ｂＩは
Ｐ Ｌ、上でａ（、より右にあＩ） ａ、と反対の色ｒ
持つ最初の変化画素、ｂ２はＰＬ上です、より右にある
最初の変化画素である。ＣＬ上のａ、が検出されるｆｉ
ｌＪにｂＩ、ｂ２力３ともに検出嘔れた時はバスモード
と在る。
第２図（１））において同一ね号は同意のもの企嚢わす
。
。
ここでＣＬ上の液化ｌＴ！］ｌ累”Ｉ＋＋”Ｉの距離ａ
ｏａ＋（４画素）ぢよびａｌ、ａ２間の距ＶＩＩｔａ＋
１２（Ｌ １画素）で符号化すると、水平モードＩＩ
（４，１１）となるりＭＲ方式ではＰＬ上の変化画素す
、、ｂ、との相対位置でＣＬＪ：全符号化するので、こ
の場合ａ、。
ｏａ＋（４画素）ぢよびａｌ、ａ２間の距ＶＩＩｔａ＋
１２（Ｌ １画素）で符号化すると、水平モードＩＩ
（４，１１）となるりＭＲ方式ではＰＬ上の変化画素す
、、ｂ、との相対位置でＣＬＪ：全符号化するので、こ
の場合ａ、。
ｂ、の距離ａ、 ｂ、とｂ２＋ ａ２の距Ｖ＋’ｆ＝
”２ 、ｌ）２ テ符号化すると垂直モードＶ（ａ、
ｂ、 ） ＋ ”（ａ２ｂｔ ）となる。ただし垂直モ
ードは距離ａ、 ｂ、及びａ＝ｂ２が１３画素以内の場
合でそれ以上は水平モードになる０ 以上のようにして検出されム：バス、垂直、水平モード
に対応した制御信号ｌＯは、可変長符号格納用１もＯＭ
ＩＩと符号ビット長格納用１ｔＯＭ １２のアドレスに
入力される。
”２ 、ｌ）２ テ符号化すると垂直モードＶ（ａ、
ｂ、 ） ＋ ”（ａ２ｂｔ ）となる。ただし垂直モ
ードは距離ａ、 ｂ、及びａ＝ｂ２が１３画素以内の場
合でそれ以上は水平モードになる０ 以上のようにして検出されム：バス、垂直、水平モード
に対応した制御信号ｌＯは、可変長符号格納用１もＯＭ
ＩＩと符号ビット長格納用１ｔＯＭ １２のアドレスに
入力される。
そして制御信号１０に対応した可変長符号およびその符
号ビｙ１・長が各々几ＯＭＩＩ、１２よυ出力嘔れる。
号ビｙ１・長が各々几ＯＭＩＩ、１２よυ出力嘔れる。
まず、可変長符号作成制御回路１３では、前段のモード
検出回路からのデータ転送可能（言い換えれば符号化可
能）信号１４に従って、ＫＸ＞１１１．１２のアクセス
時間全持ち、可変長符号（信号１１５）’ｅシフトレジ
スタ１６に、符号ビット長（信号扉１７）ｔカウンタ１
８ｔＣ１ｇ＋−ドするよう指令する（制御イざ号１９，
２０）。矢にカウンタ１８にロードされた符号ビット長
が０になる（倍号鞭２１監視）才で、カウンター８をカ
ウントダウンされる。
検出回路からのデータ転送可能（言い換えれば符号化可
能）信号１４に従って、ＫＸ＞１１１．１２のアクセス
時間全持ち、可変長符号（信号１１５）’ｅシフトレジ
スタ１６に、符号ビット長（信号扉１７）ｔカウンタ１
８ｔＣ１ｇ＋−ドするよう指令する（制御イざ号１９，
２０）。矢にカウンタ１８にロードされた符号ビット長
が０になる（倍号鞭２１監視）才で、カウンター８をカ
ウントダウンされる。
そしてそのカウントダウン数分だけシフトレジスタ】６
孕シフトすることにより、直列可変長符号が出力される
（信号線２２）。芒らにシフトレジスタ２３は、シフト
レジスター６と連動して、その出力（信号線２２）取り
込みシフトする。そしてカウンタ２４がある値に達する
毎に（例えば８ビツトパラレル転送を行なう場合、８と
いう値が対応する）、シフ１−レジスタ２３からの並列
の可変長符号データ（信号線２５）をラッチ２６にロー
し ドレ、次段との並列データ転送ヶ行なう。
孕シフトすることにより、直列可変長符号が出力される
（信号線２２）。芒らにシフトレジスタ２３は、シフト
レジスター６と連動して、その出力（信号線２２）取り
込みシフトする。そしてカウンタ２４がある値に達する
毎に（例えば８ビツトパラレル転送を行なう場合、８と
いう値が対応する）、シフ１−レジスタ２３からの並列
の可変長符号データ（信号線２５）をラッチ２６にロー
し ドレ、次段との並列データ転送ヶ行なう。
次に第３図に示すような階段状の模様全符号化する場合
全第４図、第５図によって説明する。第３図１ｄｌ）Ｘ
２図と同様の溝成で画像データの一部金示すものである
。第４図は画像データ圧縮回路全３部構成で示したもの
である。１．３．５は画像データ圧縮回路のバイブライ
ン処理のためのレジスタ、２はモード検出回路であり、
第１図で述べたモード検出回路と同じである。４は可変
長符号用１１０Ｍ回路であり、第１図における可変長符
号格納用１．ＵＭ及び符号ビット長格納ＩｉＬＯＭに対
応する。６はｏＪ変長符号化回路であり、第１図１にお
けるシフトレジスク、カウンクおよび可変長符号作成制
御回路に対応する部分である。第５図は、第４図の３つ
の回路の動作タイミング金表わす図であｐ１第５図［ａ
ｌは基本クロック、第５図［ｂｌにモード検出回路、第
５図ｉｃｌは可変長符号用ＲＯＭ回路、第５図（ｄｉは
可変長符号化回路の動作タイミング葡衣ゎしでいる。ま
た第５図（ａｌ 、 ｉｂ） 、 ｔｃ！ 、 （ｄｉ
において時間軸は等しく、’Ｉ ＋ ’２ ＋ ’Ｒも
同時刻てあシ、斜線で示した部分は内部クリアするザイ
クルである。
全第４図、第５図によって説明する。第３図１ｄｌ）Ｘ
２図と同様の溝成で画像データの一部金示すものである
。第４図は画像データ圧縮回路全３部構成で示したもの
である。１．３．５は画像データ圧縮回路のバイブライ
ン処理のためのレジスタ、２はモード検出回路であり、
第１図で述べたモード検出回路と同じである。４は可変
長符号用１１０Ｍ回路であり、第１図における可変長符
号格納用１．ＵＭ及び符号ビット長格納ＩｉＬＯＭに対
応する。６はｏＪ変長符号化回路であり、第１図１にお
けるシフトレジスク、カウンクおよび可変長符号作成制
御回路に対応する部分である。第５図は、第４図の３つ
の回路の動作タイミング金表わす図であｐ１第５図［ａ
ｌは基本クロック、第５図［ｂｌにモード検出回路、第
５図ｉｃｌは可変長符号用ＲＯＭ回路、第５図（ｄｉは
可変長符号化回路の動作タイミング葡衣ゎしでいる。ま
た第５図（ａｌ 、 ｉｂ） 、 ｔｃ！ 、 （ｄｉ
において時間軸は等しく、’Ｉ ＋ ’２ ＋ ’Ｒも
同時刻てあシ、斜線で示した部分は内部クリアするザイ
クルである。
第５ｆｂｌの時刻ｔ、においてモード検出回路２が第３
図のＣＬ上の最初の変化画素２ Ｖ ｕ （３）と判定
し、内部クリア（斜線で示すパルス）と同時に可変長符
号ＲＯＭ回路４にＶＲ（３）と判定しｆこ制御信号全出
力する。嘔らに第５図ｔｃ＋の時刻ｔ、で可変長符号Ｒ
ＯＭ回路４は、モード検出回路２の制御信号全入力式れ
Ｖｎ（３）に対応する可変長符号と可変長符号ビｙ ’
ｒ長？可変長符号化回路６に出力する。第５図ｆｂｌの
次の４ザイクル目の時刻ｔ！でモード検出回路２は再び
変化画素孕Ｖｎ（３）と判定し、可変長符号ＩＬＯＭ回
路４も前述と同様の動作をする。時刻ｔ１ては承略しＫ
が、ここで第５図［ｄｌの時刻ｔ、可変長符号化回路６
は可変長符号ＲＯＭ回？６４の信号孕入力され、Ｊビン
１・ずつシフトする。Ｖｎ（３）の符号が７ビツトとす
ると、全ビソトンフ１゛するのに７サイクルする実際に
は内部クリアする時間とデータ転送可能かどうか全判断
する時間が必要なため９ザイクル金要する。モード検出
回路２は次の変化画素を４ザイクル後に判定−ｒるが、
パイプライン処理を行っているため、第５図ｔ１３＋
、 ｔｄｌＫ示すように４サイクル待たされることにガ
る。
図のＣＬ上の最初の変化画素２ Ｖ ｕ （３）と判定
し、内部クリア（斜線で示すパルス）と同時に可変長符
号ＲＯＭ回路４にＶＲ（３）と判定しｆこ制御信号全出
力する。嘔らに第５図ｔｃ＋の時刻ｔ、で可変長符号Ｒ
ＯＭ回路４は、モード検出回路２の制御信号全入力式れ
Ｖｎ（３）に対応する可変長符号と可変長符号ビｙ ’
ｒ長？可変長符号化回路６に出力する。第５図ｆｂｌの
次の４ザイクル目の時刻ｔ！でモード検出回路２は再び
変化画素孕Ｖｎ（３）と判定し、可変長符号ＩＬＯＭ回
路４も前述と同様の動作をする。時刻ｔ１ては承略しＫ
が、ここで第５図［ｄｌの時刻ｔ、可変長符号化回路６
は可変長符号ＲＯＭ回？６４の信号孕入力され、Ｊビン
１・ずつシフトする。Ｖｎ（３）の符号が７ビツトとす
ると、全ビソトンフ１゛するのに７サイクルする実際に
は内部クリアする時間とデータ転送可能かどうか全判断
する時間が必要なため９ザイクル金要する。モード検出
回路２は次の変化画素を４ザイクル後に判定−ｒるが、
パイプライン処理を行っているため、第５図ｔ１３＋
、 ｔｄｌＫ示すように４サイクル待たされることにガ
る。
以上、従来の可変長符号化回路では、１ビνトずつデー
タ全シフトする１ごめ、特に符号ビット長が長い場合、
符号作成に時間かかの）り前段のモード検出回路とのデ
ータ転送を遅らせる。その結果、画像データ圧縮回路全
体の処理が遅くなるという欠点を有していた。
タ全シフトする１ごめ、特に符号ビット長が長い場合、
符号作成に時間かかの）り前段のモード検出回路とのデ
ータ転送を遅らせる。その結果、画像データ圧縮回路全
体の処理が遅くなるという欠点を有していた。
（３）発明の目的
本発明の目的は上記従来の欠点に鑑み画像データ圧縮回
路内の可変長符号化回路に３いて、符号データを２ビッ
ト何と１ピノｌ−４ＸＪの２通りてシフトすることによ
り、可変長符号化回路の処理時間７短かくシ、効率の良
い高速処理が行なえる画像データ圧縮回路を提供するこ
とにある。
路内の可変長符号化回路に３いて、符号データを２ビッ
ト何と１ピノｌ−４ＸＪの２通りてシフトすることによ
り、可変長符号化回路の処理時間７短かくシ、効率の良
い高速処理が行なえる画像データ圧縮回路を提供するこ
とにある。
（４） 発明の構成
モしてＣの発明の目的は、画ｆ象データ圧縮のための可
変長符号が貫き込まれたり変長符号格納用ＩＬＯＭと該
可変長符号格納用ＩＬ ＯＭから読み出したデータ盆１
ビットあるいは２ピツ（・シフトする機能を有する並列
−直列変換回路と該並列−直列変換回路のシフト数を前
記符号ビット長格納用１ｔＯＭから読み出した符号ビッ
ト長に従って制御するカウンタ金儲えたことを特徴とす
る画像データ圧縮回路金提供することで達成される。
変長符号が貫き込まれたり変長符号格納用ＩＬＯＭと該
可変長符号格納用ＩＬ ＯＭから読み出したデータ盆１
ビットあるいは２ピツ（・シフトする機能を有する並列
−直列変換回路と該並列−直列変換回路のシフト数を前
記符号ビット長格納用１ｔＯＭから読み出した符号ビッ
ト長に従って制御するカウンタ金儲えたことを特徴とす
る画像データ圧縮回路金提供することで達成される。
（５） 発明の実施例
以下本発明の一爽施例ｉ図面により詳述する。
第６図は本発明による可変長符号化回路の一災流例であ
る。ｉ６図に３いて、３１は可変長符号格納用１％ＯＭ
、３２は符号ビット長格納用ＲＯＭ 。
る。ｉ６図に３いて、３１は可変長符号格納用１％ＯＭ
、３２は符号ビット長格納用ＲＯＭ 。
３４はマルチプレクサ、３５．４１はシフトレジスタ、
３７．４２はカウンタ、３８．４３はフィリッグフロν
プ、４０は可変長符号作成制御回路、４４はラッチ、３
０，３３．３６−１．３６−２．３９は信号組である。
３７．４２はカウンタ、３８．４３はフィリッグフロν
プ、４０は可変長符号作成制御回路、４４はラッチ、３
０，３３．３６−１．３６−２．３９は信号組である。
ここでマルチプレクサ３４とシフトレジスタ３５．４１
は特許請求の範囲記載の並列−直列変換回路に和尚する
。また実線と破線は第１図と同様の意味を持ち、信号は
ともに可変長符号化回路の前段にあるモード検出回路か
ら出力されてＧする。
は特許請求の範囲記載の並列−直列変換回路に和尚する
。また実線と破線は第１図と同様の意味を持ち、信号は
ともに可変長符号化回路の前段にあるモード検出回路か
ら出力されてＧする。
まず前段のモード検出回路で判定されへ二白黒変化画素
のモード（バス、垂直、水平）情報？、可変長符号格納
用几０Ｍ３１および符号ビット長格納用ｔＬＯｆｆｌ、
＋ ３２のアドレスとして入力する（信号線３（））。
のモード（バス、垂直、水平）情報？、可変長符号格納
用几０Ｍ３１および符号ビット長格納用ｔＬＯｆｆｌ、
＋ ３２のアドレスとして入力する（信号線３（））。
前記モーＩＪ情報に対応して刊０１’ｖｉ３Ｌからは可
変長符号（信号線３３）、ＲＯＭ ：＋２からは、可変
長符号のビット長が出力される（信号組３４）。但し信
号線３３に（は４不束（４ビツト・）として記述しでい
るがこれは後の回路動作説明を簡単にする為であって、
実際にＭＩｔ符号では２８不程度になる。信号組３３は
マルチプレクサ３４を通して７フトレジスク３５に入力
される。なおマルチプレクサ３４Ｆ、１：信 ビツトシフトのデータとｔ切換える役目奮する。
変長符号（信号線３３）、ＲＯＭ ：＋２からは、可変
長符号のビット長が出力される（信号組３４）。但し信
号線３３に（は４不束（４ビツト・）として記述しでい
るがこれは後の回路動作説明を簡単にする為であって、
実際にＭＩｔ符号では２８不程度になる。信号組３３は
マルチプレクサ３４を通して７フトレジスク３５に入力
される。なおマルチプレクサ３４Ｆ、１：信 ビツトシフトのデータとｔ切換える役目奮する。
例えば４ビットのデータ″０ １ １ Ｑ ”が可変長
符号格納用几Ｏ Ｍ ３ １によってマルチプレクサ３
４のＡ （ｆｉｌｌに人力てれ、そこからシフトレジス
タ３５に出力てれる。マルチプレクサ３４のＩＡ，２Ａ
に入力芒れた“０ ” 、 ” １”はそのまま２ビッ
ト同時シフトレジスタ４１に出力される。マルチプレク
サ３４の３Ａ，４Ａに入力された１″ ｍ Ｏ＋ｌにＬ
シフトレジスタ３５から再びマルチプレクサ３４のｌＴ
３，２１３に出力され、嘔らにそこから２ビット同時に
シフトレジスタ３５に出力逼れる。以上のようにして、
２ビツトずつンフ１〜する。
符号格納用几Ｏ Ｍ ３ １によってマルチプレクサ３
４のＡ （ｆｉｌｌに人力てれ、そこからシフトレジス
タ３５に出力てれる。マルチプレクサ３４のＩＡ，２Ａ
に入力芒れた“０ ” 、 ” １”はそのまま２ビッ
ト同時シフトレジスタ４１に出力される。マルチプレク
サ３４の３Ａ，４Ａに入力された１″ ｍ Ｏ＋ｌにＬ
シフトレジスタ３５から再びマルチプレクサ３４のｌＴ
３，２１３に出力され、嘔らにそこから２ビット同時に
シフトレジスタ３５に出力逼れる。以上のようにして、
２ビツトずつンフ１〜する。
ま７″ｌ：信号組３６は３６−１と３６−２に分かれ、
信号組３（ｉ−１１−１：、２進数で表わした符号ビッ
ト長の最下位より２番目以上の上位ビット、丁なわぢ２
ビットシフト 力される。信号線３６−２は同じ符号ビット長の最下位
ビットすなわぢ奇数が偶Ｉ！１．を表わすビットであり
、フリノプフＤツブ（以下Ｆ Ｆと記−ｒ）３８に入力
てれる。
信号組３（ｉ−１１−１：、２進数で表わした符号ビッ
ト長の最下位より２番目以上の上位ビット、丁なわぢ２
ビットシフト 力される。信号線３６−２は同じ符号ビット長の最下位
ビットすなわぢ奇数が偶Ｉ！１．を表わすビットであり
、フリノプフＤツブ（以下Ｆ Ｆと記−ｒ）３８に入力
てれる。
次にモード検出回路からのデータ転送可能信号３９孕受
けて、可変長符号作成制御回路４ｏからシフトレジスタ
３５に可変長符号全、符号ビット長をカウンタ３７およ
びｌｉ’ｌ”３Ｂにロードする指令金量す。さＣロード
されたカウンタ３７の出方から２ビットシフトする回数
、Ｆｌ”３８の出力から偶数奇数（これによって７フト
する最後のビットが２ビツトシフトで送られるか、１ビ
ツトシフトで送られる力１がわかる。）全知ｐ１カウン
タ３７８よびＦＦ３Ｂの出力が０になるまでカウン＋ク
ウン式ぜながらンフトレジスタ３５．４１ｉ２ビットシ
フト又けｌビットシフトさせる。なお２ビツトシフトの
場合は、シフトレジスタのロード機能？使う。
けて、可変長符号作成制御回路４ｏからシフトレジスタ
３５に可変長符号全、符号ビット長をカウンタ３７およ
びｌｉ’ｌ”３Ｂにロードする指令金量す。さＣロード
されたカウンタ３７の出方から２ビットシフトする回数
、Ｆｌ”３８の出力から偶数奇数（これによって７フト
する最後のビットが２ビツトシフトで送られるか、１ビ
ツトシフトで送られる力１がわかる。）全知ｐ１カウン
タ３７８よびＦＦ３Ｂの出力が０になるまでカウン＋ク
ウン式ぜながらンフトレジスタ３５．４１ｉ２ビットシ
フト又けｌビットシフトさせる。なお２ビツトシフトの
場合は、シフトレジスタのロード機能？使う。
例えばシフトレジスタ３５の出力３，４はマルチプレク
サ３４を通して１．２に入力されシフトレジスタ４１に
ロードすることで１サイクルで２ビツトシフトの機能勿
果たす。但しマルチプレクサ３４は可変長符号？）ＬＯ
Ｍ３１より７フトレジスタ３５にロードする以外は １
３（ｉ号（２ビｙ ｌ・シフトの為の信号）全選択して
いる。
サ３４を通して１．２に入力されシフトレジスタ４１に
ロードすることで１サイクルで２ビツトシフトの機能勿
果たす。但しマルチプレクサ３４は可変長符号？）ＬＯ
Ｍ３１より７フトレジスタ３５にロードする以外は １
３（ｉ号（２ビｙ ｌ・シフトの為の信号）全選択して
いる。
まだシフトレジスタ４１１−ｉ画像データ圧縮回路の後
段（ψ１１オばＦ Ａ． Ｘでは送信バッファメモリ又
は転送制御部）とデータ転送を効不よくする為に直列−
並列変換すＺ１役目を果たす。カウンタ４２およびＦＦ
４３でシフトレジスタ４１のシフト数全力つノトし、シ
フトレジスタ４１にデータが満たされた場合、ラノ千４
４にシフトレジスタ４１の並列出力がロードされる。な
お、カウンタ４２ｇよびＦＦ４ ３はカウンタ３７ぢよ
びＦ”Ｆ’３８と同様に２ビツトシフト数と１ビツトＲ
ｋカウントする役割ケする。
段（ψ１１オばＦ Ａ． Ｘでは送信バッファメモリ又
は転送制御部）とデータ転送を効不よくする為に直列−
並列変換すＺ１役目を果たす。カウンタ４２およびＦＦ
４３でシフトレジスタ４１のシフト数全力つノトし、シ
フトレジスタ４１にデータが満たされた場合、ラノ千４
４にシフトレジスタ４１の並列出力がロードされる。な
お、カウンタ４２ｇよびＦＦ４ ３はカウンタ３７ぢよ
びＦ”Ｆ’３８と同様に２ビツトシフト数と１ビツトＲ
ｋカウントする役割ケする。
享て纂５図の、ぶうに４ビｙ）並列転送するとき問題と
なるが、シフトレジスタ４ １ ０） ２’ｉでデータ
グ１５ ｊ［ｑまり、次に２ビントンフトの指令ができ
た場合でＩ）る。
なるが、シフトレジスタ４ １ ０） ２’ｉでデータ
グ１５ ｊ［ｑまり、次に２ビントンフトの指令ができ
た場合でＩ）る。
すなわち本実雄側のように７ビツトの符号長の場合では
、１度目の４ビット並列転送した後シフトレジスタ４１
（／．）３’，４’にシフトレジスタ３５から２ビツト
シフトでれて次のデータが送られる。
、１度目の４ビット並列転送した後シフトレジスタ４１
（／．）３’，４’にシフトレジスタ３５から２ビツト
シフトでれて次のデータが送られる。
残る１ビツトはシフトレジスタ３５から４１にｌビ・ソ
トシフトゴれるので、結局１′にデータが欠けた状態と
なる。ここで２ｂロシフトの指令がくると、２′にある
データがはみ出してしまう。そこでカウンタ４２および
■゛甲４３の値がｎ−１（ｎ：パラレル転送ピント数、
この場合ｎ＝４）すなわち３でしかも次に２ビ，トシフ
トする場合、強制的に１ビツトシフトに切換える。従っ
てカウンタ３７およびＦ．Ｆ３８？−ｔ２ビットシフト
の途中でも１ピツ１゛シフトができるように適当な桁下
げ機能力Ｓ付いている。
トシフトゴれるので、結局１′にデータが欠けた状態と
なる。ここで２ｂロシフトの指令がくると、２′にある
データがはみ出してしまう。そこでカウンタ４２および
■゛甲４３の値がｎ−１（ｎ：パラレル転送ピント数、
この場合ｎ＝４）すなわち３でしかも次に２ビ，トシフ
トする場合、強制的に１ビツトシフトに切換える。従っ
てカウンタ３７およびＦ．Ｆ３８？−ｔ２ビットシフト
の途中でも１ピツ１゛シフトができるように適当な桁下
げ機能力Ｓ付いている。
以上、−ヒ記可変長符号化回路？用いて第３図の画像デ
ータ全処理した場合の画像データ圧縮回路の動作タイミ
ング？第７図に示す、なお画像データ用縮回路は従来回
路（第４図）と同様モード検出回路２，符号用１１，Ｏ
Ｍ回路４，可変長符号化回路６の３回路で得成し，デー
タ転送にはバイブ−フ・イン処理？用いている。また第
７図（（Ｊ）が６サイクルである点百二除いて、・Ｔ７
図の証味す，乙ところは第５図と同じである第７図（山
より、本発明ては垂ｔｒｉ七−ドＶＲ（３）ｒ６サイク
ルで処理してぢり、第５１のように従来回路の９す・ｆ
クルと１１Ｃべて３サイクル処理が速くなっている。
ータ全処理した場合の画像データ圧縮回路の動作タイミ
ング？第７図に示す、なお画像データ用縮回路は従来回
路（第４図）と同様モード検出回路２，符号用１１，Ｏ
Ｍ回路４，可変長符号化回路６の３回路で得成し，デー
タ転送にはバイブ−フ・イン処理？用いている。また第
７図（（Ｊ）が６サイクルである点百二除いて、・Ｔ７
図の証味す，乙ところは第５図と同じである第７図（山
より、本発明ては垂ｔｒｉ七−ドＶＲ（３）ｒ６サイク
ルで処理してぢり、第５１のように従来回路の９す・ｆ
クルと１１Ｃべて３サイクル処理が速くなっている。
また本発明は垂直モードだけでなく、水平モードの長い
Ｍｉｌ．（モディフーｒイドハフマノ）シンレンクス符
号の品速処（ｊ［ｉにも同様の効果がある。
Ｍｉｌ．（モディフーｒイドハフマノ）シンレンクス符
号の品速処（ｊ［ｉにも同様の効果がある。
（７）発明の効果
本発明によれば、画像データ圧縮回路内の可変長符号化
回路に２いて若干の回路？付加し２ビツトと１ビｙトシ
フトの機能？もたせることで処理時間？短縮することが
できるので、符号ビット長の長いものに対応する変化画
素の多い画像（言い換えれば圧縮比の悪い榎雑な画像）
に対しで特に高速処理できる効果力Ｓある。
回路に２いて若干の回路？付加し２ビツトと１ビｙトシ
フトの機能？もたせることで処理時間？短縮することが
できるので、符号ビット長の長いものに対応する変化画
素の多い画像（言い換えれば圧縮比の悪い榎雑な画像）
に対しで特に高速処理できる効果力Ｓある。
＠１寵は、従来の可変長符号化回路ｖｉｌ−説明するだ
めの図、第２図はＭ几方式による符号化全説明するため
の図、第３図は従来回路２よび本発明回路を説明するた
めに用いた１画像パターンで３ドツト４σの市松模様、
第４図は画像データ圧縮回路の３回路ｍ成奮示すもの、
第５図は従来の可変長符号化回路を用いた場合の画像デ
ータ圧縮回路（３つの回路〕の動作タイミンク渣説明す
るための図、第６図は本発明による可変長符号回路を説
明するための図、第７図は本発明による可変長符号化回
路ケ用いたδきの画像データ圧縮回路の動作タイミング
金子す。 図において１１．３１は可変長符号格納用１”ＬＯＭｌ
ｌ ２ 、３２は符号ビット長格納用几ＯＭ、３８．４
３はフィリノプフＯｙプそして並列−直列変換回路？宿
成する、１６，２３，３５．４１はシフトレジスタ、１
８，２１，３７，４２けカウンタ、３４はマルチプレク
サである。
めの図、第２図はＭ几方式による符号化全説明するため
の図、第３図は従来回路２よび本発明回路を説明するた
めに用いた１画像パターンで３ドツト４σの市松模様、
第４図は画像データ圧縮回路の３回路ｍ成奮示すもの、
第５図は従来の可変長符号化回路を用いた場合の画像デ
ータ圧縮回路（３つの回路〕の動作タイミンク渣説明す
るための図、第６図は本発明による可変長符号回路を説
明するための図、第７図は本発明による可変長符号化回
路ケ用いたδきの画像データ圧縮回路の動作タイミング
金子す。 図において１１．３１は可変長符号格納用１”ＬＯＭｌ
ｌ ２ 、３２は符号ビット長格納用几ＯＭ、３８．４
３はフィリノプフＯｙプそして並列−直列変換回路？宿
成する、１６，２３，３５．４１はシフトレジスタ、１
８，２１，３７，４２けカウンタ、３４はマルチプレク
サである。
Claims (1)
- 画像データ圧縮のための可変長符号力５貫き込まれた可
変長符号格納用ＲＯＭと該可変長符号のビット長が省き
込まれた符号ビット長格納用η、ＯＭと該可変長符号格
納用１１． ＯＭから読み出し１−データを１ビツトあ
るいは２ピツトシフトする機能を有する並列−直列変換
回路と該並列−直列変換回路のシフト数音前記符号ビ・
ト長格納用ｒ（、ＯＭから読み出した符号ピリド長に従
って制御するカウンタを備えたことでｌ特徴とする画像
デー々用縮回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144105A JPS5957576A (ja) | 1982-08-20 | 1982-08-20 | 画像デ−タ圧縮回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144105A JPS5957576A (ja) | 1982-08-20 | 1982-08-20 | 画像デ−タ圧縮回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5957576A true JPS5957576A (ja) | 1984-04-03 |
| JPS6341272B2 JPS6341272B2 (ja) | 1988-08-16 |
Family
ID=15354297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57144105A Granted JPS5957576A (ja) | 1982-08-20 | 1982-08-20 | 画像デ−タ圧縮回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5957576A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07177040A (ja) * | 1993-12-20 | 1995-07-14 | Nec Corp | 可変長符号化装置 |
| US5532949A (en) * | 1993-12-28 | 1996-07-02 | Nec Corporation | Barrel shifter |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4302775A (en) * | 1978-12-15 | 1981-11-24 | Compression Labs, Inc. | Digital video compression system and methods utilizing scene adaptive coding with rate buffer feedback |
-
1982
- 1982-08-20 JP JP57144105A patent/JPS5957576A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4302775A (en) * | 1978-12-15 | 1981-11-24 | Compression Labs, Inc. | Digital video compression system and methods utilizing scene adaptive coding with rate buffer feedback |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07177040A (ja) * | 1993-12-20 | 1995-07-14 | Nec Corp | 可変長符号化装置 |
| US5572334A (en) * | 1993-12-20 | 1996-11-05 | Nec Corporation | Variable-length coding device |
| US5532949A (en) * | 1993-12-28 | 1996-07-02 | Nec Corporation | Barrel shifter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6341272B2 (ja) | 1988-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4486784A (en) | Image compression systems | |
| US5245441A (en) | Document imaging processing method and apparatus | |
| JP2002508909A (ja) | 画像圧縮のためのメモリ・ベースｖｌｓｉアーキテクチャ | |
| KR930003658A (ko) | 화상 형성 장치 | |
| JPS59178077A (ja) | ２値画像のデ−タ圧縮方法 | |
| US4955061A (en) | Method and apparatus for processing an image signal | |
| US4058674A (en) | Graphic information compression method and system | |
| JPH0460391B2 (ja) | ||
| US7733396B2 (en) | Process and system for processing signals arranged in a bayer pattern | |
| JP3209396B2 (ja) | 画像データの圧縮方法及び装置 | |
| JPS6341272B2 (ja) | ||
| US5680529A (en) | Image reduction conversion method | |
| JP2942282B2 (ja) | デジタル画像処理装置 | |
| JP2798025B2 (ja) | 動画像符号化方法及び装置 | |
| JP3227237B2 (ja) | 符号化装置 | |
| JP2760519B2 (ja) | 画像通信端末装置 | |
| JP3270665B2 (ja) | 符号化／復号化装置及び方法 | |
| US5894568A (en) | Apparatus and method for computing a difference in a digital processing system | |
| CA1042553A (en) | Apparatus for data compression encoding and decoding | |
| JPS5964969A (ja) | 符号復号化装置の画像信号生成装置 | |
| JP2877244B2 (ja) | 符号化装置 | |
| JP3340449B2 (ja) | ラインメモリ回路及び、データ格納方法 | |
| JPS59156073A (ja) | デ−タ復号装置 | |
| JPH0831948B2 (ja) | 画像処理装置 | |
| JPH02238517A (ja) | 画像データ変換回路 |