JPS595764A - スライス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は例えば文字多重受信装置に於いて、受信した
文字多重信号をスライスしてトランジスタロジック（以
下、　ＴＴＬと称する）レベルの信号に波形整形する回
路に好適なスライス回路に関する。

〔発明の技術的背景〕

例えば文字多重受信装置に於いては、受信し−た文字多
重信号をスライスしてＴＴＬレベルの信号に波形整形し
てから所定の処理を施すように構成されている。この場
合、文字多重信号をスライスする為のスライスレベルは
得られるＴＴＬレベルの文字多重信号の品質を太きく左
右するものであるから、常に最適な状態で文字多重信号
をスライスすることができるレベルであることが望まし
い。

ところで、従来のスライス回路はスライスレベルが予め
あるレベルに固定されている構成であったシ、スライス
レベルが文字多重信号の振幅の中心よシ上にあるか下に
あるかを検出し、スライスレベルを文字多重信号１−４
′ケツト毎に決まった量だけ上下させ、数パケット全便
ってレベルを決定する構成のものがほとんどであった。

〔背景技術の問題点〕

しかしながら、前者の構成では伝送特性等によシ文字多
重信号の振幅レベルが変化した場合や直流レベルが変化
した場合でも、スライスレベルを調節することができな
いという欠点があった。また、後者の場合はスライスレ
ベルを決定するのに文字多重信号数パケット分の情報が
必要で時間がかかるとともに、スライスレベルの決定期
間中にあっては高品位のＴＴＬレベル信号を得ることが
できないという問題があった。

〔発明の目的〕− この発明は上記の事情に対処すべくなされたもので、各
パケット毎に文字多重信号の振幅レベルやこの文字多重
信号がのっている直流レベルが変動した場合でも、各ノ
！ケット毎にスライスレベルを適宜調整することができ
るスライス回路を提供することを目的とする。

〔発明の概要〕

そこで、この発明は例えば第３図〜第６図全周いて原理
的に説明するならば、第３図に示すように文字多重信号
（Ｄ）ｔその振幅レベルの中心（Ｃ）に対して上下に位
置するような第１゜第２のスライスレベルｇｌ＊Ｅ２で
スライスして、第４図（ａ）　Ｆ　（ｂ）に示すような
デジタル信号Ｓ１＋５ｔｆｆｉ得、第５図に示すように
第１．第２のスライスレベルＥｌ、Ｅ、の間にある信号
を直線近似することによシ台形図を想定し、デジタル信
号Ｓ１　、Ｓ！のノ・イレペルの時間幅ｙ。

Ｘがそれぞれ第６図に示すように台形の下底、上底の長
さに相当すること全利用して、第１のスライスレベルＥ
、と中心（Ｃ）の差Ｚｘｋ求め、中心（Ｃ）に位置する
第３のスライスレベルを設定する為のデータを得るよう
に構成したものである。

〔発明の実施例〕

以下、図面全参照してこの発明の一実施例を詳細に説明
する。第１図は一実施例の回路図である。図に於いて、
文字多重信号（Ｄ）が重畳されたビデオ信号（ｖ）Ｉｆ
ｉ第１．第２のコンツクレータ１１．１２に供給され、
それぞれレベルの異なる第１．第２のスライスレベルＥ
ｌ＋Ｅ２でスライスされ、　ＴＴＬレベルの信号に波形
整形される。各第１．第２のスライスレベルＥＩＩＥ、
は可変抵抗回路１３．１４よシ与えられている。第１の
コンパレータ１ノの出力信°号はそれぞれアンド回路１
５．１６にてゼンデリングされる。また、第２のコンバ
レータイ２の出力信号はアンド回路１７１．１８にてサ
ンシリングされる。アンド回路１５〜１８に於けるサン
プリング期間はダートパルスＧ１によって決められてい
る。また、サンプリングパルスＳＰは周波数６４７５ｆ
８ｏ（但し、／ＩＩｃは色副搬送波周波数）のクロック
であシ、アンド回路１５〜１８のうちアンド回路１６．
ＩｌｌにはサングリングパルスＳＰをインバータ回路１
９で反転した信号百カサンプリング・やルスとして供給
されている。アンド回路１５．１６の出力信号はそれぞ
れ６ビツトカウンタ回路２０．２１にてカウントされる
。アンド回路１７．１８の出力信号はそれぞれ５ピツト
力ウンタ回路２２．２３にてカウントされる。各カウン
タ回路２０〜２３は詳細は後述するが、ダートパルスＧ
、に先立って出力されるリセッ）　ｉｊルス（Ｒ）によ
ってリセットされる。６ピツト力ウンタ回路２０゜２１
のカウント出力信号はアンド回路２４〜３１にてｆ−）
され、４ビツト全加算回路３２に供給される。５ビツト
力ウンタ回路２２゜２３のカウント出力信号はアンド回
路３３〜３８にてゲートされ、４ビツト全加算回路３９
に供給される。アンド回路２４〜３１．３３〜３８に供
給されるｆ−）パルスＧ２は詳細は後述するが先の）ｆ
−）　ｚ！ルスＧ、の後縁で出力されるパルスである。

全加算回路３２．３９の加算出力信号はＲＯＭ回路４０
に供給される。ＲＯＭ回路４０は全加算回路３２．３９
の出力信号を基ニ前記第１のコンツヤレータＩノのスラ
イスレベルを制御し、このスライスレベルを文字多重信
号（Ｄ）の振幅レベル信号はデジタル信号であり、デジ
タル／アナログ変換回路（以下、Ｄ／Ａ変換回路と称す
る）４ノによってアナログ信号に変換され、前記可変抵
抗回路１３に供給される。可変抵抗回路１３はアナログ
信号に変換された制御信号によって抵抗値が制御され、
とれによ＃）第１のコンパレータ１１のスライスレベル
が第１のスライスレベルＥ１から前述した第３のスライ
スレベルに変換される。

上記構成に於いて、動作を説明する。第２図（ａ）はビ
デオ信号（Ｖ）に重畳された文字多重信号（Ｄ）’に示
す。この文字多重信号（Ｄ）のうちＣＲがクロックライ
ン信号であり、ＦＣはフレミングコードである。同図（
ｂ）は前記カウンタ回路２０〜２３のリセットパルス（
Ｒ）　を示し、例えばクロックライン信号ＣＲの前縁側
で導出される。同図（ｃ）はアンド回路１５〜１８に供
給されるゲートパルスＧ１を示す。このダートパルスｃ
ｍは８周期のクロックライン信号ＣＲの４周期分に渡っ
て導出される。同図（ｄ）は前記アンド回路２４〜３１
．３３〜３８に供給される）ｆ−）　／＃ルスＧ！を示
シ、ゲートパルスＧ１の後縁側で導出される。

まず、ビデオ信号（Ｖ）は第１１第２のコンツヤレータ
１１にて第１　、ｉ２のスライスレベルＥ　１　　＋　
Ｅ　２にてスライスされる。この第１．第２のスライス
レベルＥ１＋Ｅ１は第３図に示すように文字多重信号（
Ｄ）の振幅レベルの中心（Ｃ）に対して上、下に位置す
るように設定されている。例えば、第１のスライスレベ
ルＥ。

は中心（Ｃ）よシ下に設定され、第２のスライスレベル
Ｅ！は中心（Ｃ）よｐ上に設定されている。その結果、
第１．第２のコンパレータＩＪ、１２の出力信号はそれ
ぞれ第４図（ｂ）あるいは（、）に示すようにデユーテ
ィ比が１：１でないデジタル信号Ｓ１＋８１となる。こ
のデジタル信号Ｓ、、Ｓ、の中で、クロックライン信号
（周波数４１５ｆｓｃ）ＣＲの４周期分の例えばハイレ
ベルに相当する部分がアンド回路１５〜１８にて周波数
６４１５　／、Ｃ（−周期が約２１．８ｎＬｅｅ　）の
サンプリングパルスＳＰＫてサンプリングされる。この
場合、サンプリング精度を上げる為に、デジタル信号Ｓ
１はアンド回路１５゜１６にてそれぞれ正相、逆相のサ
ンプリングパルスｓｐ、ｓｐにてサンプリングされる。

デジタル信号Ｓ！も同様に正相、逆相のサンプリングツ
４ルスｓｐ、ｓｐにてサンプリングされる。

その結果、デジタル信号５ＩｓＳ！はそれぞれ約１０．
９　ｎ５ｅｃきざみでサンプリングされることになる。

デジタル信号Ｓ１のサンプリングデータのウチ正相のサ
ンプリングパルスＳＰでサンプリングされたデータは６
ビツトカウンタ回路２゜でカウントされ、逆相のサンプ
リングパルス靜でサンプリングされたものは６ビツトカ
ウンタ回路２１でカウントされる。デジタル信号Ｓ。

のサンプリングデータも同様にそれぞれ５ビ。

トカウンタ回路２２．２３にてカウントされる。

ところで、クロックライン信号ＣＲの１周期は約３５０
　ｎ５ｅｃであるから、スライスによってルベルとなる
期間はその半分の約１７５　ｎ５ｅｅである。

したがって、クロックライン信号ＣＲをその振幅レベル
の中心でスライスし、周波数６４１５ｆ、、（１周期が
約２１．８　ｎ５ｅｃ　）のサンプリンクパルスＳＰで
サンプリングすると、クロックライン信号１周期当シ約
８個のサンプリングデータが得られ、４周期では約３２
個のサンプリングデータが得られる。以上の点を考える
と各アンド回路ＩＳ、１６からはダートパルスＧ１の発
生期間に３２よシ若干多いサンプリングデータが得られ
、逆に各アンド回路１７．１８からは３２よシ若干少な
いサンプリングデータが得られる。したがって、カウン
タ回路２０〜２３は各対応するアンド回路１５〜ノ８か
ら出力されるサンプリングデータを十分カウントするこ
とができるようにそれぞれ６ビツト、５ピ、トのカウン
タ回路が用いられている。

各６ビツトカウンタ回路２０．２１のカウント出力は全
加算回路３２で加算される。各５ビ、トカウンタ回路２
２．２３のカウント出力は全加算回路３９で加算される
。この場合、前記アンド回路１５〜１８にてクロックラ
イン信号ＣＲをその４周期分だけサンプリングすること
によシ、積分作用を持たせているので、各カウンタ回路
２０〜２３の下位２ビツトのデータは捨て、それぞれ上
位４ビツト、３ピ、トのデータを全加算回路３２．３９
に供給するようＫしている。これによシ、各カウンタ回
路２０〜２３よシ対応する全加算回路３２．３９に供給
されるカウント出力はケ１とんど雑音に影響されないも
のとなっている。

各全加算回路３２．３９の加算出力信号はＲＯＭ回路４
０のアドレスデータとなる。ＲＯＭ回路４０には各アド
レス毎に８ピ、トのデータが格納されている。そして、
上述したアドレスデータによって指定されたアドレスに
格納されているデータはＤ／Ａ変換回路４１にてアナロ
グ信号に変換され、前記可変抵抗回路１３に供給される
。可変抵抗回路１３はＤ／Ａ変換回路４１から供給され
る信号により抵抗値が制御され、第１のコンパレータ１
１に対して文字多重信号（Ｄ）の振幅レベルの中心（Ｃ
）に位置するような第３のスライスレベルを設定する。

ここで、　ＲＯＭ回路４０の各アドレスとそのアドレス
に格納されている制御データについて説明する。第３図
に示されるように、文字多重信号ＣＤ＞ｆ：第１．第２
のスライスレベルＥｌ　。

Ｅ！でスライスすると、その間の信号は十分線形な信号
とみなすことができる。このように信号を直線近似する
ことによシ、第５図に示すように文字多重信号（Ｄ）及
び第１．第２のスライスレベルＥ１ｒＥ１で囲まれる部
分音台形とみなすことができる。第６図に示す台形の上
底の長さく、）は第２のデジタル信号Ｓ２のハイレベル
の時間幅に相当し、下底の長さくｙ）は第１のデジタル
信号Ｓ１のハイレベルの時間幅に相当する。また、高さ
くｈ）は第１のスライスレベルＥｔ　とｍ２のスライス
レベルＥｘ　トノ電位差に相当する。また、第１．第２
のスライスレベルＥ１１Ｅ、の間にはクロックライン信
号ＣＲの振幅レベルの中心（Ｃ）が存在し、台形内に於
ける中心（Ｃ）の時間幅はクロ、クライン信号ＣＲの半
周期の時間幅に相当する。また、図に於いて、Ｚｌは第
１のスライスレベルＥ１　と中心（Ｃ）との距離を示し
、両者の電位差に相当する。そして、この２１なる値が
わかればクロ、クライン信号ＣＲの振幅レベルの中心（
Ｃ）に位置する第３のスライスレベルを設定することが
できる。

今、このｚｌをＸ＊Ｙｅｈｅｗ′ｔ−使って式で表わす
と次のようになる。まず、第５図の左側に斜線で示す三
角形の各部の長さを右側に示すように設定する。すると
、三角形の相似条件よシ次の比例式（１）が成シ立つ。

ｔ’　：　（ｙ　　　Ｘ　）／　２＝（ｈ　　　Ｚｌ　
　）　：ｈ　　・・＝−・・（０式（１）よシ次式（２
）が成シ立つ。

ｖｈ＝（ｈ−Ｚｔ　）・、（ｙ−ｘ　）／２　　　・−
・・−・・・・−（２）式（２）よシνは次式（３）の
ように表わされる。

ｖ＝（ｈ　−ｚｔ　）（ｙ　　ｘ）／２ｈ　　　・−−
−（３）また、νは次式（４）を満足する。

２　ｔｌ　＋　ｘ　＝　ｗ　　　　　　　　　　　・・
曲・曲（４）式（３）　、　（４）よＦ）ｖを消去する
と、次式（５）が成り立つ。

（ｗ−ｘ　）／２＝（ｈ−Ｚｘ　）　・（ｙ　ｘ　）／
２ｈ　−−・（５）式（５）　’ｋ　Ｚ　ｔについて解
くと、Ｚ　ｓ　ｎ次式（６）で表わされる。

Ｚｓ＝ｈ・（ｙ−ｗ）／（ｙ−ｘ）　　　　曲曲曲（６
）なお、　）１　、　ｖｇ　Ｗ　ＨＸ　＊　Ｆ　ＩＺ　
１の次元は等しいものとする。

式（６）に於いて、ｈ、ｗは予じめ決まっている値であ
る。また、Ｘ、７はそれぞれ第２．第１の関 デジタル信号５ｘｔＳＨのハイレベルの耐もサンプリン
グデータのカウント値に相当し、それぞれ４ビツト加算
回路３９．３２の加算データとみなすことができる。

そこで、　ＲＯＭ回路４ｏに於いて、全加算回路３２．
３９の加算データをそのアドレスデータとし、ｚｌｔこ
のアドレスデータによって指定されるアドレス番号とし
ておけば、ところで、ＲＯＭ回路４０の各アドレスは第
１のスライスレベルＥ１と第２のスライスレベルＥ２と
の電位差を複数個に分割した場合の各分割レベルに対応
する。仮に、（ｎ−１）個に分割したものとすれば、分
割レベルは第１．第２のスライスレベルＥ１＋Ｅ１　も
含めて１個存在し、アドレスもｎ個存在する。そして、
例えば第１のスライスレベルＥ！が第１番目のアドレス
に対応し、第２のスライスレベルが第ｎ番目のアドレス
に対応する。今の場合、各アドレスに格納されているデ
ータは８ビツトで構成され、第１のスライスレベルＥ、
に対応する第１番目のアドレスには８ビツトのデー１０
０００００００（１６進テ。

Ｏ）が格納され、第２のスライスレベルＥ、に対応する
第ｎ番目のアドレスには８ビツトのデータ１１１１１１
１１が格納されている。したがって、第１のスライスレ
ベルＥ＊　とｌＬ２のスライスレベルＥ！との電１位差
は２８−１＝２５５個に分割されていることにな、ｂ、
ＲｏＭ回路４ｏのアドレス数ｎは２５６個に設定されて
いる。そして、ＲＯＭ回路４０は全加算回路３２．３９
の加算データを基に２５６個のアドレスの中から所定の
アドレスｚ１ｔ−指定し、そのアドレスに格納されてい
るデータを制御信号としてＤ／Ａ変換回路４１を介して
可変抵抗回路１３に供給する。

文字多重信号（Ｄ）の振幅レベルあるいは直流レベルに
応じて内容の異なる上記加算データに応じて所定のアド
レスが指定されることになる。そして、各アドレスに前
記第１のコン／ｌレータ１１のスライスレベルを第３の
スライスレベルに設定することができるようなデータを
加算データの内容に応じて異なるデータとして格納して
おけば、第１のコンツヤレータ１１のスライスレベル？
＃３のスライスレベルに設定することができる。

このように、第１のコン／ｌレータ１１のスライスレベ
ルを第３のスライスレベルに設定することによシ、この
第１のコンノやレータ１１の出力信号をスライス回路の
出力信号として得ることができる。

このようにこの実施例によれば、文字多重信号（Ｄ）の
クロ、クライン信号ＣＲの期間に文字多重信号（Ｄ）の
振幅レベルの中心（Ｃ）に位買する第３のスライスレベ
ルを設定することができるので゛、文字多重信号の振幅
レベルや直流レベルが変動しても、常に文字多重信号ト
ヤケット毎にこれを最適な状態でスライスすることがで
きる。

なお、この発明は先の実施例に限定されるものではない
。例えば、先の実施例では第５図に示すｚｌなる値を検
出することによって第３のスライスレベルを設定したが
、同図に示すＺ。

なる値を検出することによって設定するようにしてもよ
い。この場合、Ｚｌはｈ　＊　Ｗ　ｅ　Ｘ　Ｈｙを用い
て次式（７）で表わされる。

ｚ＊＝ｈ・（ｗ−：ｔ）／（ｙ−ｘ）　　　　聞−曲（
７）また、式（６）あるいは（７）で示される演算結果
を予じめＲＯＭ回路４ｏに設定しておく構成に限らず、
逐次演算して行くような演算回路によって求めて行く構
成であってもよい。

また、上述したような時間幅Ｘ　＋　ｙがわかれば、種
々様々な方法によシ中心（Ｃ）’ｔ−検出することがで
きるので、第３のスライスレベル設定データ出力手段と
しては上述したような演算に従って制御データを出力す
る構成のものに限らないことも勿論である。

また、この発明は文字多重信号のスライス回路以外にも
適用可能なことは勿論である。

〔発明の効果〕

このようにこの発明によれば、各パケット毎に文字多重
信号の振幅レベルやこの文字多重信号がのっている直流
レベルが変動した場合でも、各パケット毎にスライスレ
ベルを適宜調整することができるスライス回路を提供す
ることができる。

【図面の簡単な説明】

第１図はこの発明に係るスライス回路の一実施例を示す
回路図、第２図（、）〜（ｄ）は第１図に示す回路の各
部の信号を示す信号波形図、第３図は第１．第２のスラ
イスレベルを説明する為の信号波形図、第４図（ａ）　
、　（ｂ）は第１．第２のスライスレベルで文字多重信
号をスライスすることによって得られたデジタル信号を
示す信号波形図、第５図、第６図は第１図に示す回路の
動作説明に供する図である。 １１・・・第１のコンノ臂レータ、１２・・・１２（７
）：１ンパレータ、１３．１４・・・可変抵抗回路、１
５〜１８．２４〜３１．３３〜３８・・・アンド回路、
２０．２１・・・６ビツトカウンタ回路、２２゜２３・
・・５ビツト力ウンタ回路、３２．３９・・・４ビツト
全加算回路、４０・・・ＲＯＭ回路、４１・・・Ｄ／Ａ
変換回路。 出願人代理人　　弁理士　鈴　江　武　彦第２図 り 第３図 第４図 第５図 ３２５−

Claims (2)

【特許請求の範囲】
1. （１）入力信号をその振幅レベルの中心よシ下方に位置
   する第１のスライスレベルでスライスし、第１のデジタ
   ル信号に変換する第１のスライス手段と、前記入力信号
   をその振幅レベルの中心よシ上方に位置する第２のスラ
   イスレベルでスライスし第２のデジタル信号に変換する
   第２のスライス手段と、前記第１．第２のデジタル信号
   のハイレベル期間あるいはロウレベル期間の時間幅を検
   出する時間幅検出手段と、この時間幅検出手段によって
   検出された前記第１゜第２のデジタル信号の時間幅を基
   に前記入力信号の振幅レベルの中心に位置する第３のス
   ライスレベルを設定する為のデータを出力する第３のス
   ライスレベル設定データ出力手段とを具備したスライス
   回路。
2. （２）前記第３のスライスレベル設定データ出力手段は
   前記第１．第２のスライスレベルの間の前記入力信号を
   直線で近似し前記時間幅検出手段の前記第１．第２のデ
   ジタル信号の時間幅検出結果を基に次式（Ａ）あるいは
   （Ｂ）の演算を行なう演算手段を具備することを特徴と
   する特許請求の範囲第１項記載のスライス回路。 ２１　＝ｈ・（ｙ−ｗ）／（ｙ−Ｘ）・・−・・・・・
   ・・・・・・・・・・・・・・・（４）２怠＝ｈ・（ｗ
   −ｘ）／（ｙ−ｘ）・・・・・・・・・・・・・・・・
   ・・・・・・・・（Ｂ）