JPS5961054A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5961054A JPS5961054A JP57169515A JP16951582A JPS5961054A JP S5961054 A JPS5961054 A JP S5961054A JP 57169515 A JP57169515 A JP 57169515A JP 16951582 A JP16951582 A JP 16951582A JP S5961054 A JPS5961054 A JP S5961054A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- alumina
- lead
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は炭化珪素基板に端子のリードビンをアルミナペ
ーストを介在して接着せしめた半導体装置に関するもの
である。
ーストを介在して接着せしめた半導体装置に関するもの
である。
（２）技術の背景
半導体部品はチップの保護、配線板への搭載の必要性か
ら・ぐッケーソに封入される。この場合チップは通常チ
ップ接着のパッドと端子引出し線をメタライズしたセラ
ミック基板上に接着しリードをビンディングしてふたを
のせてシールする。セラミック基板はアルミナ（Ａｔ２
０５）が主として用いられている。しかし半導体集積回
路チップが大型化し、且つノ・イ・ぐワー化、高密度化
し消費電力が増大する傾向になるにつれて最近熱伝導率
が良く、線膨張係数がシリコンにほぼ等しく、且つセラ
ミック基板に対して強度の旨い炭化珪素（ＳｔＣ）基板
がセラミック基板の代わりに使われるようになってきて
いる。
ら・ぐッケーソに封入される。この場合チップは通常チ
ップ接着のパッドと端子引出し線をメタライズしたセラ
ミック基板上に接着しリードをビンディングしてふたを
のせてシールする。セラミック基板はアルミナ（Ａｔ２
０５）が主として用いられている。しかし半導体集積回
路チップが大型化し、且つノ・イ・ぐワー化、高密度化
し消費電力が増大する傾向になるにつれて最近熱伝導率
が良く、線膨張係数がシリコンにほぼ等しく、且つセラ
ミック基板に対して強度の旨い炭化珪素（ＳｔＣ）基板
がセラミック基板の代わりに使われるようになってきて
いる。
（３）従来技術の問題点
第１図は半導体パッケージを示す概略断面図であり、第
２図は第１図のＸ、Ｙ切断面を示す。
２図は第１図のＸ、Ｙ切断面を示す。
第１図及び第２図においてＳｉＣ基板１にチッ７″２が
載置されており、該チップ２からＳＩＣ基板１へ配線３
が形成されており該チップ２及び配線３をシールするよ
うにキャップ４が配設されている。又ＳＩＣ基板には外
部と電気的に接続させるために（外部）リードビンがＡ
点で接着されている〇 第３図は第１図のＡ点近傍の従来構造を説明するだめの
也す１別所面図である。
載置されており、該チップ２からＳＩＣ基板１へ配線３
が形成されており該チップ２及び配線３をシールするよ
うにキャップ４が配設されている。又ＳＩＣ基板には外
部と電気的に接続させるために（外部）リードビンがＡ
点で接着されている〇 第３図は第１図のＡ点近傍の従来構造を説明するだめの
也す１別所面図である。
第３図において、約１５ないし３咽の厚さを有するＳＩ
Ｃ基板１に３ないし１０μｍの厚みの８１０２膜６を設
は史にその上にＳｉＣを絶縁するため市販グレーズ用の
ガラス膜７が２０〜３０μｍの厚みに設けられ、そして
該グレーズ用ガラス膜７上にＣｕのペースト８のノミタ
ーンが８００〜１０００℃で焼付けられており、前述の
外部と電気的接続を得るため外部リード５がＣｕの４−
ス）８にハンダ付け９せしめられている。このような構
造によって得られたり−ドビン５はハンダ付は強度に本
質的に左右されそのｆ＋Ｍは５ ｋ、９ ／ｒａｎ２程
度であり０４５φ叫の径のピンであれば１〜２に９／本
程度でハンダ付は部又はリードビンが破壊する。史に又
グレーズ用ガラス膜７Ｃｕ−！−ストを焼付けるのに窒
素がス雰囲気中で８００〜１０００℃の温度で行なわれ
るが、この処理中にガラス膜７が還元されて絶縁性が低
下することがある。Ｃｕ ＜−ストの代わりにＰｄ／Ａ
ｇ 、 Ｐｔ／Ａｇ又はＡｕ ”！−スト等を用いて行
ガえばＣｕ ｄ−ストを用いる場合のような窒素雰囲気
中で焼付ける必要がなくガラス膜７の絶縁性は維持され
るものの、貴金属のためコストが高くつく。また強度的
にも十分なものが得られない。
Ｃ基板１に３ないし１０μｍの厚みの８１０２膜６を設
は史にその上にＳｉＣを絶縁するため市販グレーズ用の
ガラス膜７が２０〜３０μｍの厚みに設けられ、そして
該グレーズ用ガラス膜７上にＣｕのペースト８のノミタ
ーンが８００〜１０００℃で焼付けられており、前述の
外部と電気的接続を得るため外部リード５がＣｕの４−
ス）８にハンダ付け９せしめられている。このような構
造によって得られたり−ドビン５はハンダ付は強度に本
質的に左右されそのｆ＋Ｍは５ ｋ、９ ／ｒａｎ２程
度であり０４５φ叫の径のピンであれば１〜２に９／本
程度でハンダ付は部又はリードビンが破壊する。史に又
グレーズ用ガラス膜７Ｃｕ−！−ストを焼付けるのに窒
素がス雰囲気中で８００〜１０００℃の温度で行なわれ
るが、この処理中にガラス膜７が還元されて絶縁性が低
下することがある。Ｃｕ ＜−ストの代わりにＰｄ／Ａ
ｇ 、 Ｐｔ／Ａｇ又はＡｕ ”！−スト等を用いて行
ガえばＣｕ ｄ−ストを用いる場合のような窒素雰囲気
中で焼付ける必要がなくガラス膜７の絶縁性は維持され
るものの、貴金属のためコストが高くつく。また強度的
にも十分なものが得られない。
（４）発明の目的
上記欠点を鑑み本発明の目的はリードピン強度が強く且
つＳｉＣ基板に対する絶縁性の安定した信頼性のある半
導体装置を提供することである。
つＳｉＣ基板に対する絶縁性の安定した信頼性のある半
導体装置を提供することである。
（５）発明の措成
本発明の目的は表面にアルミナ層の形成された炭化珪素
基板に導体・ぐターンを形成し該導体・Ｐターンにリー
ドビンをろう刺してなることを特徴とする半導体装置に
よって達成される。
基板に導体・ぐターンを形成し該導体・Ｐターンにリー
ドビンをろう刺してなることを特徴とする半導体装置に
よって達成される。
すなわち本発明の半導体装置は従来のグレーズ用ｉｆラ
ス膜の代わりにアルミナペーストを用い、又・ぐラド用
金属としてＣｕ 、 Ｐｄ／Ａｇ等の代わりに高融点金
属を用い、更に端子であるリードビンをハンダ付でなく
硬ろう付けによって該・やラド金属に接合せしめた構造
である。
ス膜の代わりにアルミナペーストを用い、又・ぐラド用
金属としてＣｕ 、 Ｐｄ／Ａｇ等の代わりに高融点金
属を用い、更に端子であるリードビンをハンダ付でなく
硬ろう付けによって該・やラド金属に接合せしめた構造
である。
なお本発明では炭化珪素基板とアルミナ（Ａｔ２０３）
ベー＝ Ｌ Ａ・ｉとの間に二酸化珪素（Ｓ ：０２
）膜を介在さぜるのがＳｉＣ基板の絶縁性を高める上で
好ましい。
ベー＝ Ｌ Ａ・ｉとの間に二酸化珪素（Ｓ ：０２
）膜を介在さぜるのがＳｉＣ基板の絶縁性を高める上で
好ましい。
（６）発明の実施例
以下本発明を実施例に基づいて詳細に説明する。
第４図は本発明に係る実施例を説明するだめの概略断面
図である。
図である。
第４図に示すように、炭化珪素基板１表面上に膜厚が３
ないし１０μｍのＳ ｒ ０２ Ｎ ６が１４００ない
し１４５０℃の酸化処理によって形成されており、５Ｉ
０２膜６上にアルミナイースト層１０が公知のスクリー
ン印刷によって形成され且つ１５００ないし１６００℃
の高温で５ＩＯ２膜と密着性よく焼付けられており、且
つアルミナ被−スト層１０の表面にパッド用としてＭｏ
／Ｍｎのペースト層１１を塗布後、１４００ないし１４
５０℃で焼付けられ、更にＭｏ／Ｍｎの４−スト層１１
に外部リードビン５が銀ろう１２を用いてろう付けされ
ている。またアルミナに一ストは高融点を有するので高
融点金属のＭｏ／Ｍｎペーストの他にＭｏ 、 Ｗ等の
金属に一ストも上記のような１４００ないし１５５０℃
の高温で密着性よくアルミナ啄−スト層］Ｏに被着♂し
められる。又密着性よくアルミナペースト層１０に被着
されたＭｏ７’Ｍｎ ’−スト層に捧コパールからなる
外部リードビン５を銀ろう１２を用いて８００ないし８
３０℃で窒素と水素の混合力゛ス中で硬ろう付けされて
いる。本発明の、都合アルミナペーストを用いることに
よって従来より高温でパッド及びリードビンの取り付け
を行なうことが可能となり、従って密着強度が向上する
。銀ろう付された状態で例えば径が０．４５間のリード
ビンの引張り強度は１本当たり８ないし１０ｋｉｌｉ’
と従来の５〜１０倍程度になりリードビン相費そのもの
の強度に迄向上する。又Ｓ ｒ ０２膜６はなくともア
ルミナペースト層１０によってＳｉＣ基板１との絶縁優
ろうの他にマンガンろう真ちゅうろうでもよい。
ないし１０μｍのＳ ｒ ０２ Ｎ ６が１４００ない
し１４５０℃の酸化処理によって形成されており、５Ｉ
０２膜６上にアルミナイースト層１０が公知のスクリー
ン印刷によって形成され且つ１５００ないし１６００℃
の高温で５ＩＯ２膜と密着性よく焼付けられており、且
つアルミナ被−スト層１０の表面にパッド用としてＭｏ
／Ｍｎのペースト層１１を塗布後、１４００ないし１４
５０℃で焼付けられ、更にＭｏ／Ｍｎの４−スト層１１
に外部リードビン５が銀ろう１２を用いてろう付けされ
ている。またアルミナに一ストは高融点を有するので高
融点金属のＭｏ／Ｍｎペーストの他にＭｏ 、 Ｗ等の
金属に一ストも上記のような１４００ないし１５５０℃
の高温で密着性よくアルミナ啄−スト層］Ｏに被着♂し
められる。又密着性よくアルミナペースト層１０に被着
されたＭｏ７’Ｍｎ ’−スト層に捧コパールからなる
外部リードビン５を銀ろう１２を用いて８００ないし８
３０℃で窒素と水素の混合力゛ス中で硬ろう付けされて
いる。本発明の、都合アルミナペーストを用いることに
よって従来より高温でパッド及びリードビンの取り付け
を行なうことが可能となり、従って密着強度が向上する
。銀ろう付された状態で例えば径が０．４５間のリード
ビンの引張り強度は１本当たり８ないし１０ｋｉｌｉ’
と従来の５〜１０倍程度になりリードビン相費そのもの
の強度に迄向上する。又Ｓ ｒ ０２膜６はなくともア
ルミナペースト層１０によってＳｉＣ基板１との絶縁優
ろうの他にマンガンろう真ちゅうろうでもよい。
そのようなろう付けの前に無電解ニッケルを金属部にメ
ッキしたシ、ヌリードビン５をろう付は後更に金属部に
ニッケ歩合等をメッキするのは従来技術と同様である〇 （７）発明の効果 り、上訴明したように本発明に係る半導体装置によれば
強いリードビン強度と、ＳＩＣ基板に対する安定した絶
縁性を得て、高い信頼性を得ることが出来る。
ッキしたシ、ヌリードビン５をろう付は後更に金属部に
ニッケ歩合等をメッキするのは従来技術と同様である〇 （７）発明の効果 り、上訴明したように本発明に係る半導体装置によれば
強いリードビン強度と、ＳＩＣ基板に対する安定した絶
縁性を得て、高い信頼性を得ることが出来る。
第１図及び第２図は半導体・ゼッケーソを説明するだめ
の概略図であり、第３図は第１図のＡ点近傍の従来構造
を説明するだめの概略断面図であり、第４図は本発明に
係る実施例を説明するための概１格断面図である。 １・・ＳｉＣ基板、２・・・半導体チップ、３・・・配
線、４・・・キャップ、５・・・リードビン、６・・・
５１０２ ＡＱ、７・・・グレーズ用ガラス膜、８・・
ｐｄ／Ａｇ−２−スト層、９・・・ハンダ、１０・・・
アルミナ梨−スト層、１１・・・ＭＯ／Ｍｎ層、１２・
・・銀ろう。 第１ 図 第２図 第３図 第４図
の概略図であり、第３図は第１図のＡ点近傍の従来構造
を説明するだめの概略断面図であり、第４図は本発明に
係る実施例を説明するための概１格断面図である。 １・・ＳｉＣ基板、２・・・半導体チップ、３・・・配
線、４・・・キャップ、５・・・リードビン、６・・・
５１０２ ＡＱ、７・・・グレーズ用ガラス膜、８・・
ｐｄ／Ａｇ−２−スト層、９・・・ハンダ、１０・・・
アルミナ梨−スト層、１１・・・ＭＯ／Ｍｎ層、１２・
・・銀ろう。 第１ 図 第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １゜表面にアルミナ層の形成された灰化珪素基板に導体
・ぞターンを形成し、該導体ｉｊターンにリードビンを
ろう付してなることを特徴とする半導体装置。 ２ 前記炭化珪素基板と前記アルミナ層間に二酸化シリ
コン膜を介在せしめることを特徴とする特許請求の範囲
第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57169515A JPS5961054A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57169515A JPS5961054A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5961054A true JPS5961054A (ja) | 1984-04-07 |
| JPS638621B2 JPS638621B2 (ja) | 1988-02-23 |
Family
ID=15887933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57169515A Granted JPS5961054A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961054A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054652A (en) * | 1997-04-18 | 2000-04-25 | Fujitsu Limited | Thin-film multi-layer substrate and electronic device |
| US8096039B2 (en) | 2003-08-11 | 2012-01-17 | Cobra Golf Incorporated | Golf club head with alignment system |
| US8308583B2 (en) | 2003-08-11 | 2012-11-13 | Cobra Golf Incorporated | Golf club head with alignment system |
-
1982
- 1982-09-30 JP JP57169515A patent/JPS5961054A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054652A (en) * | 1997-04-18 | 2000-04-25 | Fujitsu Limited | Thin-film multi-layer substrate and electronic device |
| US8096039B2 (en) | 2003-08-11 | 2012-01-17 | Cobra Golf Incorporated | Golf club head with alignment system |
| US8308583B2 (en) | 2003-08-11 | 2012-11-13 | Cobra Golf Incorporated | Golf club head with alignment system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS638621B2 (ja) | 1988-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910006948B1 (ko) | 질화 알루미늄 세라믹스 위에 형성된 금속박막층 구조물 및 그의 생산방법 | |
| JP3346695B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| EP0100817A2 (en) | A hermetically sealed casing of an electrical device and process of manufacturing | |
| JP2750248B2 (ja) | 半導体素子収納用パッケージ | |
| JP2000086368A (ja) | 窒化物セラミックス基板 | |
| JPS638621B2 (ja) | ||
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP4364033B2 (ja) | リードピン付き配線基板 | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| JP2740605B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2948990B2 (ja) | 半導体素子収納用パッケージ | |
| JP3301868B2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08125098A (ja) | 半導体装置及びその製造方法 | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP2685159B2 (ja) | 電子部品収納用パッケージ | |
| JPH0951050A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JPH04290488A (ja) | 非酸化物系セラミックス回路基板の製法および該基板を用いた電子装置の製法 | |
| JP2740606B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784094B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813073B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003243553A (ja) | 配線基板 |