JPS5961125A - 液相エピタキシヤル成長方法 - Google Patents
液相エピタキシヤル成長方法Info
- Publication number
- JPS5961125A JPS5961125A JP57171223A JP17122382A JPS5961125A JP S5961125 A JPS5961125 A JP S5961125A JP 57171223 A JP57171223 A JP 57171223A JP 17122382 A JP17122382 A JP 17122382A JP S5961125 A JPS5961125 A JP S5961125A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- growth
- temperature
- ingaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2907—Materials being Group IIIA-VA materials
- H10P14/2909—Phosphides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
- H10P14/263—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using melted materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
- H10P14/265—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using solutions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3218—Phosphides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3221—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
- H10P14/3244—Layer structure
- H10P14/3248—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3418—Phosphides
Landscapes
- Led Devices (AREA)
- Light Receiving Elements (AREA)
- Semiconductor Lasers (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋ａ＋ 発明の技術分野
本発明は液相エピタキシャル成長方法、特にＩｒｌ （
Ｊ ａΔｓ ｌｆｆ１に接して１ｎＰＷ４を形成する液
相エピタキンヤル成長方法に関する。
Ｊ ａΔｓ ｌｆｆ１に接して１ｎＰＷ４を形成する液
相エピタキンヤル成長方法に関する。
ｔｂ＋ 技術の背景
長波長光通信用の発光素子および受光素子の材料として
ｍ−ｖ族化合物半導体が研究開発されている。と（に、
Ｉｎ７−ｘＧａｚＡｓ中でＩｎＰ基板結晶上に格子整合
させることのできるＩ ｎ Ｏ，５３Ｇ ａ ０．４７
Ａ ｓはエネルギーギャップが０．７４ ｅ Ｖであり
発光波長１．６８μｍが得られるので、レーザや発光ダ
イオード（ＬＥＤ）の発光素子あるいはホトダイオード
（ＰＤ）やアバランシュホトダイオード（ＡＰＤ）の受
光素子の材料として有望である。このＩ ｎ Ｏ，５３
Ｇ ａ Ｏ，４７ΔＳを発光素子に用いる場合には、こ
のＩｎＧａＡｓを活性層として、キャリヤーの閉じ込め
効果を最も大きくすることのできるＩｎＧａＡｓＰ四元
結晶中でも最もエネルギーギャップの大きなＩｎＰクラ
ッド層が活性層をはさんだダブルへテロ（Ｄ Ｈ）構造
とすることが望ましい。また、受光素子に用いる場合ニ
ハ、このＩｎＧａＡｓを光吸収層とし、その上にＩｎＰ
層をウィンド層兼増倍層として形成することが望ましい
。このように光半導体素子の活性層等にｌ ｎ Ｇ ａ
ＡＳ層を用いる場合には１通雷このＩ ｎＧａＡ３層に
接してＩｎＰ層が形成されている。
ｍ−ｖ族化合物半導体が研究開発されている。と（に、
Ｉｎ７−ｘＧａｚＡｓ中でＩｎＰ基板結晶上に格子整合
させることのできるＩ ｎ Ｏ，５３Ｇ ａ ０．４７
Ａ ｓはエネルギーギャップが０．７４ ｅ Ｖであり
発光波長１．６８μｍが得られるので、レーザや発光ダ
イオード（ＬＥＤ）の発光素子あるいはホトダイオード
（ＰＤ）やアバランシュホトダイオード（ＡＰＤ）の受
光素子の材料として有望である。このＩ ｎ Ｏ，５３
Ｇ ａ Ｏ，４７ΔＳを発光素子に用いる場合には、こ
のＩｎＧａＡｓを活性層として、キャリヤーの閉じ込め
効果を最も大きくすることのできるＩｎＧａＡｓＰ四元
結晶中でも最もエネルギーギャップの大きなＩｎＰクラ
ッド層が活性層をはさんだダブルへテロ（Ｄ Ｈ）構造
とすることが望ましい。また、受光素子に用いる場合ニ
ハ、このＩｎＧａＡｓを光吸収層とし、その上にＩｎＰ
層をウィンド層兼増倍層として形成することが望ましい
。このように光半導体素子の活性層等にｌ ｎ Ｇ ａ
ＡＳ層を用いる場合には１通雷このＩ ｎＧａＡ３層に
接してＩｎＰ層が形成されている。
（Ｃ）（メを来技術と問題点
先に述べたＩ ｎ Ｐ ／ Ｉ ｎ ０．５３Ｇ ａ
Ｏ，４７Δｓ ／ １ｎＰなるＩ）ＩＩ槽構造液相エピ
タキシャル成長方法によって形成することを試めるなら
ば、最終のＩｎＰ層成長溶液中に先に成長させたＩｎＧ
ａＡｓ層が溶りこむ（ノル１−ハックと称する）ために
。
Ｏ，４７Δｓ ／ １ｎＰなるＩ）ＩＩ槽構造液相エピ
タキシャル成長方法によって形成することを試めるなら
ば、最終のＩｎＰ層成長溶液中に先に成長させたＩｎＧ
ａＡｓ層が溶りこむ（ノル１−ハックと称する）ために
。
ＩｎＧａＡｓ層に接してＩｎＰ層を液相エピタキシャル
成長させることは従来不可能とされＣいた。
成長させることは従来不可能とされＣいた。
この問題を解決することを目的として１本特許出願人は
先に特願昭５−７−（１５０１０３号によって一つの発
明を提供した。該発明においては、ＩｎＰＪｉＮを成長
させるＩｎＧａＡｓ１ｉｉ面を（１１，１）Ａ面とし、
ＩｎＰ／８液の成長開始温度を５８０（”Ｃ）以下とし
、かつ過冷却度を１０Ｇ℃）Ｂ上とすることによって、
ＩｎＧａＡｓ層？に接するＩｎＰＩｆＷの液相エピタキ
シャル成長を可能にしている。
先に特願昭５−７−（１５０１０３号によって一つの発
明を提供した。該発明においては、ＩｎＰＪｉＮを成長
させるＩｎＧａＡｓ１ｉｉ面を（１１，１）Ａ面とし、
ＩｎＰ／８液の成長開始温度を５８０（”Ｃ）以下とし
、かつ過冷却度を１０Ｇ℃）Ｂ上とすることによって、
ＩｎＧａＡｓ層？に接するＩｎＰＩｆＷの液相エピタキ
シャル成長を可能にしている。
すなわち該発明は、 （１）（１１１）Ａ面のＩｎＧ
ａＡｓ層の上にＩｎＰ溶液を載せたときにメルトハック
が非常に起りにくいこと、および（２）メルトバンクは
ＩｎＰのエピタキシャル成長開始温度およびＩｎＰの過
冷却度に非常に敏感であるが、５８０（’Ｃ）以下の成
長開始温度で１０ 〔℃〕以上の過冷却度であればメル
トハックをなしにＩｎＰ層が成長することを見出したこ
とに基づいている。
ａＡｓ層の上にＩｎＰ溶液を載せたときにメルトハック
が非常に起りにくいこと、および（２）メルトバンクは
ＩｎＰのエピタキシャル成長開始温度およびＩｎＰの過
冷却度に非常に敏感であるが、５８０（’Ｃ）以下の成
長開始温度で１０ 〔℃〕以上の過冷却度であればメル
トハックをなしにＩｎＰ層が成長することを見出したこ
とに基づいている。
しかしながら該発明を実施するにあたって、ＩｎＧａＡ
ｓ層の液相エピタキシャル成長開始を品度が最終のＩｎ
Ｐ層の成長開始温度より大幅に高いならば、”’ＩｎＧ
ａＡｓ層成長終了１Ａ Ｉ ｎ ｐ層成長開始までの間
に例えば１０分間を越える待ち時間が介在することとな
り、その間６００（’Ｃ）前後の高温においてＩｎＧａ
ＡＳ層表面が雰囲気ガス例えば水素（１４２）に晒され
るために２表面近傍に結晶欠陥を生ずるなどの劣化を招
いてＩｎＰ層成層成長窓図する特性のＤ Ｈ構造が得ら
れず例えばＰＤ、ＡＰＤなどの受光素子を作製した場合
暗電流が増大するなどの問題がある。
ｓ層の液相エピタキシャル成長開始を品度が最終のＩｎ
Ｐ層の成長開始温度より大幅に高いならば、”’ＩｎＧ
ａＡｓ層成長終了１Ａ Ｉ ｎ ｐ層成長開始までの間
に例えば１０分間を越える待ち時間が介在することとな
り、その間６００（’Ｃ）前後の高温においてＩｎＧａ
ＡＳ層表面が雰囲気ガス例えば水素（１４２）に晒され
るために２表面近傍に結晶欠陥を生ずるなどの劣化を招
いてＩｎＰ層成層成長窓図する特性のＤ Ｈ構造が得ら
れず例えばＰＤ、ＡＰＤなどの受光素子を作製した場合
暗電流が増大するなどの問題がある。
（ｄｌ 発明の目的
本発明は、ＩｎＰ／ＩｎＯ，５３ＧａＯ，４７Ａｓ／１
ｎ ＰのＤＨ構造を液相エピタキシャル成長力法で形成
するに際し、ＩｎＧａＡｓ１ｉｉに接してＩｎＰ層をメ
ルトハックを生ずることなく成長さ・ｕ、かつＩｎＧａ
Ａｓ層とＩｎＰ層との間に良好なヘテロ接合界面を形成
する方法を提供することを目的とする。
ｎ ＰのＤＨ構造を液相エピタキシャル成長力法で形成
するに際し、ＩｎＧａＡｓ１ｉｉに接してＩｎＰ層をメ
ルトハックを生ずることなく成長さ・ｕ、かつＩｎＧａ
Ａｓ層とＩｎＰ層との間に良好なヘテロ接合界面を形成
する方法を提供することを目的とする。
（ｅｌ 発明の構成
本発明の前記目的は、（１１１）Ａ面を主面とするイン
ジウム・燐（ＩｒｉＰ）基板上にインジウム・ガリウム
・砒素（ＩｎＧａＡｓ）層を成長終了温度を５８０（’
ｃ）以下として成長させ、続けてインジウム・燐（Ｉｎ
Ｐ）層を前記インジウム・ガリウム・砒素（ＩｎＧａＡ
ｓ）層に接して。
ジウム・燐（ＩｒｉＰ）基板上にインジウム・ガリウム
・砒素（ＩｎＧａＡｓ）層を成長終了温度を５８０（’
ｃ）以下として成長させ、続けてインジウム・燐（Ｉｎ
Ｐ）層を前記インジウム・ガリウム・砒素（ＩｎＧａＡ
ｓ）層に接して。
前記特願昭５７−０５０１０３号の方法によって成長さ
せることにより達成される。
せることにより達成される。
更に特に本発明を受光素子等に用いられるＩｎＰ ／
Ｉ ｎ Ｇ ａΔｓ ／ Ｉ ｎ ＰのＤＨ構造の成長
に実施するに際しては、冷却速度を２（’Ｃ／ｍ１ｎ）
以上に選択することにより１例えば厚さ２ 〔μｍ〕程
度以上の［ｎＧａＡ３層を含む前記Ｄ１１構造を。
Ｉ ｎ Ｇ ａΔｓ ／ Ｉ ｎ ＰのＤＨ構造の成長
に実施するに際しては、冷却速度を２（’Ｃ／ｍ１ｎ）
以上に選択することにより１例えば厚さ２ 〔μｍ〕程
度以上の［ｎＧａＡ３層を含む前記Ｄ１１構造を。
一定した冷却速度で連続的に成長さ−Ｕることが極めて
容易となる。
容易となる。
（ｆｌ 発明の実施例
以下本発明を実施例により図面を参照して具体的に説明
する。
する。
第１図は本発明の液相エピタキシャル成長方法によって
形成された半導体基体の断面図であり。
形成された半導体基体の断面図であり。
１は（１１１） Ａ面を主面とするＩｎＰ基板、２は第
１の１ ｎ Ｐ、Ｆｆ、 ３はＩ ｎ Ｏ，５３Ｇ
ａ Ｏ，４７Ａ ｓ Ｎ。
１の１ ｎ Ｐ、Ｆｆ、 ３はＩ ｎ Ｏ，５３Ｇ
ａ Ｏ，４７Ａ ｓ Ｎ。
４は第２のＩｎＰ層を示す。また、第２図は本実施例の
温度プログラムを示し、１′はＩｎＰ基板１の表面層の
メルトハソク工程、２乃至４ば第１図に同一符号で示し
た層の成長工程である。
温度プログラムを示し、１′はＩｎＰ基板１の表面層の
メルトハソク工程、２乃至４ば第１図に同一符号で示し
た層の成長工程である。
本実施例においては、 ｌ＆に示す組成比の溶液原料及
びＩｎＰ基板１をスライドボートに収容し。
びＩｎＰ基板１をスライドボートに収容し。
温度約６３０（’Ｃ）に約１時間保持した後に第２図に
示す温度プログラムによって、一定の冷却速度α−２，
５（’Ｃ／ ｍｉｎ ）で冷却する間に、ｌｎＰ基板Ｉ
のメルトバック並びに第１のＩｎ２層２゜Ｉ ｎ Ｇ
ａΔ５Ｗｉ３及び第２のＩｎＰＩｉｉ４の成長を順次連
続して実施している。ただし各工程の詳細は下記の通り
である。
示す温度プログラムによって、一定の冷却速度α−２，
５（’Ｃ／ ｍｉｎ ）で冷却する間に、ｌｎＰ基板Ｉ
のメルトバック並びに第１のＩｎ２層２゜Ｉ ｎ Ｇ
ａΔ５Ｗｉ３及び第２のＩｎＰＩｉｉ４の成長を順次連
続して実施している。ただし各工程の詳細は下記の通り
である。
ＩｎＰ基ｉ反Ｉのメルトバック
メルトハソクン容ン夜 ：Ｉｎ
メルトバック開始温度： ５９ Ｂ、５ （°Ｃ）メル
トバック終了塩度：５９８ じＣ〕第１のＴｎＰ屓２
の成長 成長／８液の組成比： ＋ｎ： １ｎＰ＝１ （ｇ） ：５．５
（＋ｎｇ）成長溶液の飽和温度：６１０（’Ｃ） 成長開始７Ｍ！ｒ度：５９８［’Ｃ） 過冷却度＝１２〔“Ｃ〕 成し終了温度：５８５（”Ｃ） 成長層の厚さ：約３Ｃμｍ〕 ＩｎＧａＡｓＪＷ３の成長 成長溶液の組成比： Ｉｎ ： ＩｎＡｓ ：ＧａＡｓ層１ （ｇ）：２２．
０６９ Ｃ■） ： ２６．２４４ Ｃ■〕成長溶液
の飽和塩度：５Ｂ８（’Ｃ） 成長開始温度：５８５（’Ｃ） 過冷却度１（’ｃ） 成長終了温度：５８０（”Ｃ） 成長層の厚さ：約２ 〔μｍ〕 第２のＩｎＰｌｉｉ４の成長 成長溶液の組成比： Ｉｎ： １ｎＰ＝１ （ｇ）：４．８ （ｗ）成長溶
液の飽和温度：６０２（’Ｃ） 成長開始温度：５８０（”Ｃ） 過冷却度＝２２〔°Ｃ〕 成長終了温度：５７９（”Ｃ） 成長層の厚さ：約１ 〔μｍ〕 以上説明した方法によって形成された本実施例の半導体
基体において、ＩｎＧａＡｓ１ｉｔ３とＩｎ２層２及び
４との室温における格子不整合△ａ／ａは−０，０３Ｇ
％〕であって許容範囲内にあった。
トバック終了塩度：５９８ じＣ〕第１のＴｎＰ屓２
の成長 成長／８液の組成比： ＋ｎ： １ｎＰ＝１ （ｇ） ：５．５
（＋ｎｇ）成長溶液の飽和温度：６１０（’Ｃ） 成長開始７Ｍ！ｒ度：５９８［’Ｃ） 過冷却度＝１２〔“Ｃ〕 成し終了温度：５８５（”Ｃ） 成長層の厚さ：約３Ｃμｍ〕 ＩｎＧａＡｓＪＷ３の成長 成長溶液の組成比： Ｉｎ ： ＩｎＡｓ ：ＧａＡｓ層１ （ｇ）：２２．
０６９ Ｃ■） ： ２６．２４４ Ｃ■〕成長溶液
の飽和塩度：５Ｂ８（’Ｃ） 成長開始温度：５８５（’Ｃ） 過冷却度１（’ｃ） 成長終了温度：５８０（”Ｃ） 成長層の厚さ：約２ 〔μｍ〕 第２のＩｎＰｌｉｉ４の成長 成長溶液の組成比： Ｉｎ： １ｎＰ＝１ （ｇ）：４．８ （ｗ）成長溶
液の飽和温度：６０２（’Ｃ） 成長開始温度：５８０（”Ｃ） 過冷却度＝２２〔°Ｃ〕 成長終了温度：５７９（”Ｃ） 成長層の厚さ：約１ 〔μｍ〕 以上説明した方法によって形成された本実施例の半導体
基体において、ＩｎＧａＡｓ１ｉｔ３とＩｎ２層２及び
４との室温における格子不整合△ａ／ａは−０，０３Ｇ
％〕であって許容範囲内にあった。
また、この半導体を襞間して襞間断面を観察した結果、
ヘテロ接合界面は平坦であり、１ｎＧａＡＳ層３のメル
トハックも発生していないことが確認された。更に、こ
の半導体を用いて、アバランシェフォトダイオードを形
成して、波長λ−１，６５ｃμｍ〕において励子効率７
０［％〕程度、暗電流が動作電圧の２においてｌＸｌ０
（八／ ｃｎｌ〕程度となる良好な結果を得た。
ヘテロ接合界面は平坦であり、１ｎＧａＡＳ層３のメル
トハックも発生していないことが確認された。更に、こ
の半導体を用いて、アバランシェフォトダイオードを形
成して、波長λ−１，６５ｃμｍ〕において励子効率７
０［％〕程度、暗電流が動作電圧の２においてｌＸｌ０
（八／ ｃｎｌ〕程度となる良好な結果を得た。
従来ｌ ｎ ＧａＡ３層の液相エピタキシャル成長に際
しては、Ｘ長温度が前記実施例より大幅に高い６５０（
’Ｃ）程度とされている場合が多く、成長温度を低下さ
せるならば成長可能な厚さが制限されるとされていた。
しては、Ｘ長温度が前記実施例より大幅に高い６５０（
’Ｃ）程度とされている場合が多く、成長温度を低下さ
せるならば成長可能な厚さが制限されるとされていた。
しかしながら前記実施例のＩｎＧａＡｓ層成長／８液に
ついて第３図に例示する如＜、］ｎＧａΔＳ層の成長厚
さは該溶液の飽和温度と成長終了温度との差すなわち温
度降下幅によって定まり１例えば０．８〔μｍ〕乃至４
．０〔ｐｍ）程度の範囲内の所要の値に温度降下幅の選
択によって制御することができる。
ついて第３図に例示する如＜、］ｎＧａΔＳ層の成長厚
さは該溶液の飽和温度と成長終了温度との差すなわち温
度降下幅によって定まり１例えば０．８〔μｍ〕乃至４
．０〔ｐｍ）程度の範囲内の所要の値に温度降下幅の選
択によって制御することができる。
従って本発明を実施するに当っては、５８０ （’ｃ）
以下に選択された［ｎＧａ八ｓへの成長終了１ＭＬ度に
、所要のＩｎＧａＡｓ層成長厚さが得られる温度降下幅
を加えた温度をその飽和温度とする組成のＩｎＧａＡｓ
層成長溶液を使用する。
以下に選択された［ｎＧａ八ｓへの成長終了１ＭＬ度に
、所要のＩｎＧａＡｓ層成長厚さが得られる温度降下幅
を加えた温度をその飽和温度とする組成のＩｎＧａＡｓ
層成長溶液を使用する。
なお、成長温度５８０℃付近の低温におけるＩｎ ｃ
ａ Ａ Ｓ Ｍの成長に際して、従来成長温度６５ｏ
’ｃ付近で行われている例えば０．５ （”Ｃ／ ｍｉ
ｎ ）程度の低い冷却速度とすることなく、 ２ （
’Ｃ／ｍ１ｎ）以上の冷却速度としても良好なるＩｎＧ
ａＡｓＮを得ることができ、これによって］ ｎ Ｐ
／ １ｎＧａＡｓ／ＩｎＰ ＤＨ構造等を、一定した
冷却速度で連続的に成長させることが極めて容易となる
。
ａ Ａ Ｓ Ｍの成長に際して、従来成長温度６５ｏ
’ｃ付近で行われている例えば０．５ （”Ｃ／ ｍｉ
ｎ ）程度の低い冷却速度とすることなく、 ２ （
’Ｃ／ｍ１ｎ）以上の冷却速度としても良好なるＩｎＧ
ａＡｓＮを得ることができ、これによって］ ｎ Ｐ
／ １ｎＧａＡｓ／ＩｎＰ ＤＨ構造等を、一定した
冷却速度で連続的に成長させることが極めて容易となる
。
＋ｇｌ 発明の詳細
な説明した如く本発明によってＩ ｎ ０．５３Ｇ ａ
ｏ、４７Ａ ｓ層を成長させ、続けてこのＩｎＧａＡＳ
層に接するＩｎＰ層を前記先頭願発明によって成長させ
るならば１例えばＩｎＰ／ＩｎＧａＡｓ／ＩｎＰのＤＨ
構造などを連続して容易に形成することができ、かつ従
来問題とされたＩ ｎＧａＡ３層のメルトバンク並びに
この層と＋ｎＰ層とのへテロ接合界面の劣化が防止され
、また最終のＩｎ２層の表面モフオロジーも良好で、ヒ
ルロック等も生じない。
ｏ、４７Ａ ｓ層を成長させ、続けてこのＩｎＧａＡＳ
層に接するＩｎＰ層を前記先頭願発明によって成長させ
るならば１例えばＩｎＰ／ＩｎＧａＡｓ／ＩｎＰのＤＨ
構造などを連続して容易に形成することができ、かつ従
来問題とされたＩ ｎＧａＡ３層のメルトバンク並びに
この層と＋ｎＰ層とのへテロ接合界面の劣化が防止され
、また最終のＩｎ２層の表面モフオロジーも良好で、ヒ
ルロック等も生じない。
従って本発明によって製造された半導体基体を用いて１
例えば発振波長λ−１，６８（μｍ〕程度の発光素子或
いは前記波長をカバーする受光素子等を優れた品質をも
って提供することが可能となる。
例えば発振波長λ−１，６８（μｍ〕程度の発光素子或
いは前記波長をカバーする受光素子等を優れた品質をも
って提供することが可能となる。
第１図は本発明の実施例としたＤ Ｈ構造の断面図、第
２図は実施例の温度プログラムを示す図表。 第３図は温度降下幅とＩｎＧａＡｓ層の成長厚さとの相
関を示す図表である。 図において、１はＩｎＰ基板、２はＩｎＰ層。 ３はＩ ｎ Ｏ，５３Ｇ ａ ０．４ＴＡ ｓ層、４は
ＩｎＰ層を示す。 ィ ｊ 図 一７２図 日１ 間 〔つＴ」ｆ ５ 図
２図は実施例の温度プログラムを示す図表。 第３図は温度降下幅とＩｎＧａＡｓ層の成長厚さとの相
関を示す図表である。 図において、１はＩｎＰ基板、２はＩｎＰ層。 ３はＩ ｎ Ｏ，５３Ｇ ａ ０．４ＴＡ ｓ層、４は
ＩｎＰ層を示す。 ィ ｊ 図 一７２図 日１ 間 〔つＴ」ｆ ５ 図
Claims (1)
- 【特許請求の範囲】 ＋１１（１１１）入面を主面とするインジウム・燐（Ｊ
ｎＰ）基板上に、インジウム・ガリウム・砒素（ＩｎＧ
ａＡｓ）層を成長終了温度を５８０（’Ｃ〕以下として
成長し、続いてインジウム・燐（ＩｎＰ）ｌｉｔを前記
インジウム・ガリウム・砒素（ＩｎＧａＡｓ）層に接し
て成長する工程を含んでなることを特徴とする液相エピ
タキシャル成長方法。 （２）前記液相エピタキシャル成長系の冷却速度が２〔
“Ｃ／ｍ１ｎ）以上であることを特徴とする特許請求の
範囲第１項記載の液相エピタキシャル成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171223A JPS5961125A (ja) | 1982-09-30 | 1982-09-30 | 液相エピタキシヤル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171223A JPS5961125A (ja) | 1982-09-30 | 1982-09-30 | 液相エピタキシヤル成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5961125A true JPS5961125A (ja) | 1984-04-07 |
Family
ID=15919323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57171223A Pending JPS5961125A (ja) | 1982-09-30 | 1982-09-30 | 液相エピタキシヤル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961125A (ja) |
-
1982
- 1982-09-30 JP JP57171223A patent/JPS5961125A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4116733A (en) | Vapor phase growth technique of III-V compounds utilizing a preheating step | |
| US5356509A (en) | Hetero-epitaxial growth of non-lattice matched semiconductors | |
| US4425650A (en) | Buried heterostructure laser diode | |
| WO1987001522A1 (fr) | Dispositif a semi-conducteurs | |
| JPH0677580A (ja) | オプトエレクトロニクス部品用の半導体構造 | |
| JPH02146779A (ja) | ダブルヘテロ型エピタキシャル・ウエハ | |
| US5323027A (en) | Light emitting device with double heterostructure | |
| JPS5961125A (ja) | 液相エピタキシヤル成長方法 | |
| JPS60111482A (ja) | 発光ダイオードの製造方法 | |
| JPS5997595A (ja) | 液相エピタキシヤル成長方法 | |
| JPH01245569A (ja) | ＧａＰ緑色発光素子とその製造方法 | |
| JPS63200586A (ja) | 半導体装置 | |
| US6236067B1 (en) | Semiconductor light emitting device using an AlGaInP group or AlGaAs group material | |
| JPS61106497A (ja) | 燐化砒化ガリウムエピタキシヤル膜の成長方法 | |
| JP2880984B2 (ja) | 化合物半導体基板 | |
| JP3116415B2 (ja) | 半導体ウェーハおよびその製造方法 | |
| JP2804093B2 (ja) | 光半導体装置 | |
| JPS61276314A (ja) | 化合物半導体の液相エピタキシヤル成長方法 | |
| JPH0448669A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPS5824456Y2 (ja) | 半導体レ−ザ | |
| JP2841849B2 (ja) | エピタキシャルウェハの製造方法 | |
| JPH0547996B2 (ja) | ||
| Jones et al. | A new technology for epitaxial II-VI compound semiconductor devices | |
| JPS5986281A (ja) | 可視光半導体レ−ザ | |
| JPH04278522A (ja) | ＳｉドープＧａＩｎＰキャップ層を有する半導体材料 |