JPS5961154A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5961154A
JPS5961154A JP57171204A JP17120482A JPS5961154A JP S5961154 A JPS5961154 A JP S5961154A JP 57171204 A JP57171204 A JP 57171204A JP 17120482 A JP17120482 A JP 17120482A JP S5961154 A JPS5961154 A JP S5961154A
Authority
JP
Japan
Prior art keywords
semiconductor element
group member
lead frame
chip
thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57171204A
Other languages
English (en)
Inventor
Takumi Miyashita
工 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57171204A priority Critical patent/JPS5961154A/ja
Publication of JPS5961154A publication Critical patent/JPS5961154A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/461—Leadframes specially adapted for cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　　発明の技術分野 本発明はリードフレームを使用する半導体装置に係り、
特に温度変化に対応可能なリードフレーム構造に関する
。
（ｂｌ　　技術の背景 近年半導体素子は微細加工技術の発展に伴い、＾密度集
積化が進み、チップレベルでは勿論のことパッケージレ
ベルでの高密度化もＮ要な胛題さなっている。パッケー
ジ構造として耐熱性？２Ｒ茫板上ｌこ半導体素子をマウ
ントし、基板素材七同−材のセラミック或は金属材のキ
ャップでハーメチックシール構造とする気密封止形があ
る。これに対し量産的で安価な樹脂封止形があり、マイ
コンを始めとする汎用ＬＳＩに広範囲に用いられている
。この方法はプレス成形された多連のリードフレームに
半導体素子を一度にマウントし、ワイヤボンデングで組
込み、エポキシ系又はシリコン系樹脂で多数個一度にモ
ールドした上で個々に切断分離するものでパッシベーシ
ョン技術の向上や樹脂の改善によって前述の気密封止形
からこの樹脂封止形に移行゛しつ５ある。
（Ｃ１従来技術と問題点 高密度実装が進むにつれて、素子のパワーが上昇するた
めパッケージの放熱構造が問題さなる。
また一般に、半導体素子は特性上又は信頼性の点から許
される層高許容温度はシリコン半導体では７５〜２００
℃、ゲルマニウム半導体では７５〜１１０℃である。熱
的に定常状態にある装置の熱特性は熱抵抗という値で表
わされる。例えは電力用又は大電流容量の半導体素子は
一種の発熱体をなすから特性変動を防止するための熱抵
抗を小さくする放熱効果を考慮する必要がある。気密封
止形では放熱フィン、放熱スタッドを設けて放熱効果を
高める手段が取れるが、樹脂封止形では素子が樹脂でコ
ーチングされているため放熱処理はとりにくＧ）。
特にフィールドが温度項境の悪Φ件下で使用される場合
ＬＳＩ等の大容岸−素子、大型素子を用いる場合、下地
ｔｌ制によって即ち素子と素子を数句けるベース材料と
の熱膨張係数差によっては、ヒートサイクル時にシリコ
ン基板に形成される半導体素子が破壊（クラック）され
る不都合がある。
（ｄ）　　発明の目的′ 本発明は、上記の欠点に鑑み、放熱効果を高め熱変化に
よる素子の熱歪を減少させる半導体装置の提供を目的と
する。
（ｅｌ　　発明の構成 上記目的を達成するために本発明はリードフレームのタ
イステージに半導体素子を搭載し、封止する半導体装置
であって、該リードフレームを銅系部材で形成し、その
グイステージの少くとも素子搭載側に鉄系部材でなる金
属板を取イツけ、該金属板上に該半導体素子を固定する
ときによって達せられる。
（ｆｌ　　発明の実施例 以下、本発明の実施例を図面により詳述する。
第１図は本発明の一実施例である半導体素子の実装構成
を示す斜視図である。図において、ベリリウム青銅等の
熱伝導率の高い銅系部材で形成されるリードフレーム１
のタイステージ２に４２アロイ等の鉄基部材てなる金属
チップ３をスポット溶接又はシーム抵抗溶接等により固
定する。金属チップ３はグイステージ２と同程度の表面
積を有し、−少くとも半導体素子搭載面もしくは両面に
熔接固定する。リードフレーム１はプレス打抜工程て連
続自動加工され、次いで金属チップ３を自動溶接し更に
金属テンプ３上に半導体素子４をマウントする。半導体
素子４に設けた信号線接続用端子とリードフレーム１の
リード端子５をアルミ又は金で形成するワイヤをボンデ
ンク接続しエポキシ等の樹脂で多数個一度にモールド形
成し、更に（υ断整形されて半導体装置を構成する。
第２図は本発明の一実施例である半導体装置を示す断面
図である。グイステージ２の半導体素子４搭載面に金属
チップ３を熔接固定し、その上面に半導体素子４をマウ
ントする。
半導体素子４の入出力端子はワイヤ６を介してリード端
子５に接続され外部入出力信号に鮨気的に結合する。こ
のように構成さ］］る半半導体装置でけ半導体素子４の
発熱は金属チップ３を介して熱伝導率の高いへＩＪ　Ｉ
Ｊウム宵銅等の餉系部利てなるクイステージ２により放
熱される。しかも半導体素子４をなすシリコン基板と下
地素利（／１２アロイ等の鉄系部制）は略回程ｔＶの熱
ｌｉｆ！？張係数であるからシリコン基板は熱歪を受け
るこさなく上述の放熱効果により略一定温度に保たれる
。
放熱効果は、熱伝導率と表面積に比例するからクイステ
ージ２のフレーム部（第１図２３）の表面積を大とする
ことが望ましい。
（ｇ）　　発明の効果 以上、詳細に説明したように本発明の半導体装置とする
ことにより、高密度大容量の半導体素子が実装でき、経
済的な樹脂封止形とすることが可能となる優れた効果が
ある。
【図面の簡単な説明】
第１図は本発明の一実施例である半導体素子の実装構成
を示す斜視図、第２図は本発明の一実施例である半導体
装置を示す断面図である。 図中、１　リードフレーム、２　グイステージ、３　金
属チップ、４　半導体素子、訃　リード端子、６　ワイ
ヤ、７−半導体装置。

Claims (1)

    【特許請求の範囲】
  1. リードフレームのタイステージに半導体素子を搭載し、
    封止する半導体装置であって、該リードフレームを銅系
    部材で形成し、そのタイステージに少くとも前記半導体
    素子搭載側ζζ鉄系部材でなる金属板を数句け、該金属
    板上に該半導体素子を固定してなることを特徴とする３
    Ｆ導体装置。
JP57171204A 1982-09-30 1982-09-30 半導体装置 Pending JPS5961154A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57171204A JPS5961154A (ja) 1982-09-30 1982-09-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57171204A JPS5961154A (ja) 1982-09-30 1982-09-30 半導体装置

Publications (1)

Publication Number Publication Date
JPS5961154A true JPS5961154A (ja) 1984-04-07

Family

ID=15918947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57171204A Pending JPS5961154A (ja) 1982-09-30 1982-09-30 半導体装置

Country Status (1)

Country Link
JP (1) JPS5961154A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599120A (en) * 1985-02-25 1986-07-08 Brush Wellman Inc. Processing of copper alloys
US4953005A (en) * 1987-04-17 1990-08-28 Xoc Devices, Inc. Packaging system for stacking integrated circuits
WO1999044234A1 (de) * 1998-02-27 1999-09-02 Robert Bosch Gmbh Leadframevorrichtung und entsprechendes herstellungsverfahren

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599120A (en) * 1985-02-25 1986-07-08 Brush Wellman Inc. Processing of copper alloys
US4953005A (en) * 1987-04-17 1990-08-28 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US6528868B1 (en) 1998-02-21 2003-03-04 Robert Bosch Gmbh Lead frame device and method for producing the same
WO1999044234A1 (de) * 1998-02-27 1999-09-02 Robert Bosch Gmbh Leadframevorrichtung und entsprechendes herstellungsverfahren
KR100730906B1 (ko) * 1998-02-27 2007-06-22 로베르트 보쉬 게엠베하 리드 프레임 장치와 그 제조 방법
DE19808193B4 (de) * 1998-02-27 2007-11-08 Robert Bosch Gmbh Leadframevorrichtung und entsprechendes Herstellungsverfahren

Similar Documents

Publication Publication Date Title
US6222258B1 (en) Semiconductor device and method for producing a semiconductor device
US7122401B2 (en) Area array type semiconductor package fabrication method
US7061080B2 (en) Power module package having improved heat dissipating capability
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US6917107B2 (en) Board-on-chip packages
US5763296A (en) Method for fabricating an electronic device structure with studs locating lead frame on backing plate
EP1458023A2 (en) Electronic assembly having electrically-isolated heat conductive structure and method therefor
JPS60167454A (ja) 半導体装置
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
JPS5961154A (ja) 半導体装置
JP2905609B2 (ja) 樹脂封止型半導体装置
TWI393227B (zh) 已封裝之積體電路及形成堆疊式積體電路封裝之方法
EP0405330A2 (en) Flagless leadframe, package and method
JP3314574B2 (ja) 半導体装置の製造方法
JP2555428B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JPH0817870A (ja) 半導体装置
US20020111008A1 (en) Integrated circuit packages and the method for the same
JP2690248B2 (ja) 表面実装型半導体装置
JPH09172126A (ja) 樹脂封止型半導体装置およびその製造方法
US20250174531A1 (en) Electronic package with a battery secured by a bent leadframe
JP4175339B2 (ja) 半導体装置の製造方法
JPH04168753A (ja) 半導体装置
JPH06334106A (ja) 樹脂封止型半導体装置
EP0677873A1 (en) A lead frame and a process for fabricating a packaged device containing the lead frame