JPS5961344A - デイジタル・デ−タ通信経路における位相ジツタ−効果を低減する装置 - Google Patents

デイジタル・デ−タ通信経路における位相ジツタ−効果を低減する装置

Info

Publication number
JPS5961344A
JPS5961344A JP58158166A JP15816683A JPS5961344A JP S5961344 A JPS5961344 A JP S5961344A JP 58158166 A JP58158166 A JP 58158166A JP 15816683 A JP15816683 A JP 15816683A JP S5961344 A JPS5961344 A JP S5961344A
Authority
JP
Japan
Prior art keywords
signal
phase
frequency
output
adder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58158166A
Other languages
English (en)
Inventor
ゴ−ドン・ア−ル・ラング
フレツド・エム・ロングスタツフ
チ・エイチ・リ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
II ESU II Ltd
Original Assignee
II ESU II Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by II ESU II Ltd filed Critical II ESU II Ltd
Publication of JPS5961344A publication Critical patent/JPS5961344A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H04L27/066—Carrier recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はディジタル・データ通4Mのレジーバにおける
位相ジッターの効果を減少するための回路に関し、電話
通信回線チャネルに対する主たる用途を有するものであ
る。
本発明が関連する位相ジッターは、チャネルの−・端部
におけるデータφトランスミッタと結線の他端部におけ
る対応するデータ・レシーバとの間の通信チャネルに導
入される。本発明は、特に、位相ジッターのいくつかは
1つ以」二の周波数におけるやや規則的な118弦波状
の変動からなる状態に対し適用することができる。この
ような状態に対する1つの原因は、電話チャネルを多重
化する周波数における電話会社により使用される変調搬
送波周波数に影響を及ぼす電力線の周波数に関連するジ
ッターである。このような変調搬送波周波数のジッター
は、このような搬送波周波数装4に対する電話会社によ
り使用される電源における小さな交番する電流のリップ
ルにより生じるおそれかある。上記および他の原因によ
り、電話チャネルにおけるデータ通信に影響を及ぼす位
相シンターは、電話の搬送波システムにより使用される
交流市;力の周波数と関連するある(しばしば強力な)
11−弦波成分を含む傾向がある。カナダおよび米国に
おいては、このような成分は通常、60H2,120H
z 、  180Hz 、等(7)80Hzのg、数倍
となる。ヨー口・ンパのある地域においては、基本周波
数はしばL7ば50Hz、1oOHz 、 150Hz
等の如き成分を惹起する50Hzである。
無論、もしこのような位相ジ・ンター成分の周波数、振
幅および位相が交流電源の周波数における如くイ・ヤか
に緩やかに時間と共に変化する場合に、忙発明によって
のみアドレス指定されることになる位相シンターの他の
略々ランタムな即ち時間変化する成分で存在し得る。本
発明は、ランタムなイ〜゛l相ジッターにおいては充分
に作用せず、緩やかに時間変化するパラメータを有する
位相ジッターの成分かイア存する詩最もよく作用する。
(ランブトなジッターまたは早く変化するパラメータを
有するジ・ツタ−に関する迅速な操作方法については、
1877年5月318発行のG、 R,Langのオ国
特許第4,027,250号[振幅および位相シック−
の効果を減少するための装置および方法」において論述
5れている。) 受取った信号φの位相シフター成分は時間の関数と考え
られる(即ち、φは 1’R(t ) +A1 sin  (wIt+θ1)
+A2 sin  (w2 t+02)+A3 sin
  (W3 t +03 ) ]等と)しいφ(1)で
ある。但し、R(t)は、本発明が関連しない時間の急
速に変化するランタム関数を表わす。)このIF弦波成
分はランダムではなく、本発明による実質的な程度に識
別および打消しの対象となる。成分Al sin  (
wt t +01)の打消しのためには、本発明は制御
可能な振幅および位相の11−弦波出力を提供し この
振幅および位相は位相ジッターの振@A+およびイ\°
l相(w、t +01)と連続的に比較される。以)本
文において用いらる記号φjは、レシーバにおい又受取
られる如き位相ジッターφではなく、不発明による位相
シンターφの減少の後、随時存在する残余位相ジッター
を指す。
不発明は、通信チャネルのレシーバにおいて適用される
。′実施におけるこのようなレシーバにおいては受片ゾ
られた信号が復調され、この復調された信号は、おそら
くは伝送された信号のかかる装置の判定がなされる判断
素子に対してケーえられる。−のような判断信号は無論
、チャネルのユーザに対して転送される信号である。
未発明は、位相ジッターの王な成分の周波数とjj(似
する周波数を有するように選択されることが9」ましい
レジ−/へにおける制御可能な発振器を提供するもので
ある6 (ある場合には、位相ジッターの1<作用する
成分はある程度まで伝送されるデータか既知である時訓
練期間中にアクセスすることができる。)以降の論議は
、第2の、即ちφ弓こ似た状態で作用する制御ラベル発
振器の提供についてJly扱うことになる。制御された
発振器のi1i’、)1は、できるだけ実施可能に、擾
乱位相ジッターの1.な成分と等しイなるように意図さ
れ、このような擾乱成分を補償するこのような位相ジッ
グーに対する補正を提供する意味において加えられるべ
きものである。従って、前記の制御された発振器の出力
の同波数および位相に従って受取った信号の位相および
周波数を修正するための装置が提供される。通信レシー
バにおいては、等化器およびフィルタの如5構成要素は
各々フィルタに対する人力の周波数に依存する伝送特性
を右する。即ち、デー タ信叶の異なる周波数成分は異
なる振幅およびイぜt相のシフトを14するこれらのフ
ィルタにより通ゐさせられる。このため、受取られた信
号が等化器に遭遇する前に、また受取られた信号ができ
るだけ多くのフィルタ段に遭遇する前に、もし制御され
た発振器からの補に人力が受取られた信号に対して加え
られるならば、受取った信号の複雑な歪みが軽減される
。本発明のψましい特質によれば、制御された発振器出
力による補11:、結果がレジ−/への復調段に、Iy
−えられる。判断素子に対して′J−えられる如き受敗
った信号の形態をこのような素rにより生じる判断信号
と比較する二とにより、位相ジッターの位相角φの測定
を行なうことができる。この角度の値φは、シンターが
ランダム形f;である程度に従ってランダムに変化する
ことになる。これは、本発明の装置が指向される1F弦
波成分の修正結果である。
制御)υされた発振器の出力を連続的に変化する位相ジ
ッターの角度φと連続的に比較するだめの装置1’lか
設けられている。しかし、受取られた信号に々、1する
制御された発振器の出力の付加と角度φの、ft1)の
見出しとの間には長いがfill定τ1丁能な遅れが1
1しる。このような遅れはフィルタおよび等化器におい
て生しる。このように、信号φの制御された?11ス市
発振器信吟との比較のためには、φと比較されるべき制
御された発振器信号が、このような伺加装置と判断装置
間で受取られた信号において’lしる時間的に′IL量
だけ受取られた信号に対してりえられる制御された発振
器信号に対して遅れを右することが必要である。このよ
うな遅れた制御される発振器信号を、その昨存在し両者
の位相と振幅の差の測定を得る信号φと連続的に比較す
るだめの装置が設けられている。位相と振幅の差のこの
ような測定における値φにおけるランダム成分の効果を
軽減するための装置が設けられている。値φを蝕少する
方向において制御される発振器の出力を(受取った信号
を捕り:する用途の前に)修IFするため使用されるこ
のような位相と振幅のX、の結果として補正信号が与え
られる。このように、制御される発振器の出力は1位相
シンター信呼φを減少する方向において受取った信号を
緩和即ち補正するように修正されるのである。
このように、本発明の装置は、制御された発振器の位相
ジッター信号φと基本周波数間の位相と振幅の差をかな
りの程度補償することができる。
従って、もし位相シンターが50または60Hzの擾乱
周波数により生じ、制御される発振器が55H2の周波
数を有する場合、制御された発振器の修正出力は50ま
たは60Hzの擾乱により生じる位相ジッターの部分の
大きな割合を排除することになる。
本発明の装置の補正作用の成功は判断素子における補正
の判定の高い割合で依存するものであることが判るであ
ろう。このように、本発明の素子は、伝送における擾乱
の程度もしくは高い信号速度のため、あるいは実際に他
の理由によって1判断上r・か高いエラー周波数を生し
る場合には、高い成功率で作動しない。
本発明の望ましい特質においては、位相ジッ々−を?l
Ii償するため制御された発振器の出力の制4J[Iが
す4に早く行なわれる。発振器の出力の位相および振幅
の制御に加えて、発振器の周波数に対しても制御か行な
われる。信号φの遅延した発振器(,7,j3との比較
は、信号φと遅延した制御される発振器周波数間の周波
数の差を表わす信号を生じるために使用される。この信
号は、遅延した制御される発振器周波数と値φを生じる
位相ジッターの周波数との間の差を減少する方向に制御
される発振器の周波数(その出力とは異なる)を変化さ
せるため加えられる。このような補正信号は、制御され
る発振器をして位相ジッターのIF弦波成分を実質的に
補償させるため制御回路の能力を改善し、かつこの点に
関して、前述の発振器の出力の位相および振幅の制御を
補佐するのである。Q>なる−・例として、もし最初5
5Hzにおいて作動する制御される発振器が[1OHz
における「成分を有する位相ジッターと6遇するならば
、前に述べた周#数の制御は制御される発振器の周波数
を、制御された発振器の出力を位相ジッターの11ヨ弦
波成分と11:確に−・致させることにおいて最初に述
へた制御される発振器出力の位相と振幅の制御を助ける
60Hzイ・を近にする主な役割を演じることになるの
である。
図面においては本発明の望ましい実施態様がイ\されて
いる。
第1図においては、ディジタル拳データ通信レシーバの
通常の1:な構成要素が示されている。受取られた信号
は帯域フィルタ兼自動利得制御装置10により処理され
る。ブロックlOの信号出力は復調器20により復調さ
れ、この出力は低域フィルタ30においてフィルタされ
等化器40によって等化処理される。この等化器40の
出力は、判断素子あるいは検出器50のいずれかで呼ば
れるものに対して′Lえられる。検出器あるいは判断素
子50は、その出力側において伝送される信号に関する
その判断に対I+’、、する出力を生しる。判断素子5
0の出力はユーザに対して供給される。これは従来のレ
シーバ横曲である。
本発明によれは、ブロック60は判断素子50の入力と
出力の比較およびこれに関する演算の結果からイぜt相
シンターの角度であるφj (fiを連続的にat′(
′lするための回路を表わす。(ここにおいて、ブロン
クROにおけるこのような判断および計算の貿゛11性
は゛r1断素子50による低い割合のエラーに依存−す
ることを明確にしなければならない。もし伝送の摩乱、
構成要素の問題あるいはこれら問題と高いイハ壮速度と
の組合せを含む何等かの理由から、判断素子−50にお
ける高い割合のエラーが存在するならば、値φjの計算
はしばしばエラーとなって本発明の回路の機能は大きな
影響を受けることになる。、)本発明において有効であ
るためには、値φ」は本発明の装置を介して打消すかあ
るいは実質的に減少させられるべき成分である重要な正
弦波成分を持たなければならないことが判るであろう。
制御可能な発振器70は、人力信号に対する用途とブロ
ック60のφj信号出力による分析の両目的のための信
号を提供する。制御される発振器70の出力が受取られ
た信号における位相ジッターのLな11:、弦波成分に
反作用するよう使用されるので、発振器の中心周波数即
ち初期周波数は、もし位相ジッターの正弦波成分が既知
であれば、このような1:な1)ミ弦波位相のジッター
成分に対してできるだけ近くになるように選定ごれるこ
とになろう。
制御される発振器に対する出力は振幅および位相につい
て制御ブロック80において修■・される。
制iJ1装買80の出力は、φjの主な正弦波成分を減
少させるため受取った信号を修正するのに使用される。
制御装置80の出力信号の伺加点は復調器における如く
に示されている。しかし、この付加−1帽よ、復調器よ
りも早いかあるいはdい段階において付加することがで
きる。制御回路の作用は、このような付加点と判断素子
間で受取られた信号によりi−過する時間的il′f延
の妥当な程度の精度に対する判断に依存する。
伝送ごれな信号に対して付加された位相ジ。
ターは、イ台相ジッターの周波数成分と関連する割合で
データ信号の帯域を周波数において上ドにシフトさせる
如く発見的にモデル化が口r能である。
従って実際においては、フィルタされ等化された受取っ
た信号は1寺間と共に変化する状態で僅かに胃なる伝送
特性を生じる。等化慕は、通常、この効果が受取られた
データ信号にケえる対応する(小さな)歪みの一部に従
い(即ち、適合し)、またこれを緩和するには余りにも
適合が遅過ぎる。この理由から、できるだけ多くの(又
は必要に応じて)レシーバにおけるフィルタ操作に先1
7って位相ジッターを補IFすることが重要となる。従
って、データ・レシーバの各段において早期にジッター
を補iEすることが本発明の目的である。このことは、
レジ−/<の過程において非常にIい時点において補正
を行なうフィードフォワード過程を使10する米国特許
第4,027,250号に記載された引用の発明の場合
とは対照的である。
もし復調器からの信号の変調を分離することか望まれる
ならば、復調はブロックBにおいて行なうことができる
。あるいはまた、帯域フィルタには歪みが牛しるため、
この信号がこのフィルタと遭遇する前の時点Aにおいて
印加することもできる。点AまたはBにおける印加は、
おそらくはコス日即ち構成の複雑さの増加を必要とする
であろう。
ブロック80からの信号による受取った信号の修正の時
点(ブロック80の出力の付加点とも呼ばれる)につい
ては、値φJの計9のための伺加点からの「修正分析の
ぼれ」と呼ばれる遅れが制御される発振器回路の設計に
おいて重要である故に重′片となる。このような遅れの
主な要素は等化器内にあり、またある程度は低域フィル
タ内にある。
lffitM器70の出力もまた、発振器の出力と位相
シ′ンターの値φ」との間の位相の差、振幅の差および
(好ましくは)周波数の差の分析のため分析器100に
対し−(惧えられる。制御装置80の出力により修正さ
れる如き受取られた信号は、制御装置80による修正と
値φjの計算との間で実質的に遅れを生じる。
従。て、νれ90は値φJとの比較のため使用される制
御される発振器70の前記出力に導入されるか、このに
れは前に論述した修IFの分析の遅れと等しい。以Fに
述べるディジタル・モードにおいて作動する本発明の望
ましい一実施態様においては、物理的遅延の使用は一連
のディジタル信号を装置80に提供し、かつ所要の遅延
量だけ第1の信号と関連する第2の−・連のディジタル
信号を分析器100に提供することにより避けられる。
遅延した発振器の信号は値ΦJを表わす信号における如
く分析器100に対して与えられる。分析器は1、遅れ
た発振器の信号を値φjの持続する(遊移状態と対立す
る如き)成分と比較するように構成されている。このよ
うな分析の結果として、φjの持続する成分を減少させ
るため制御される発振器の出力に対してなされるべき位
相および振幅の補正を表わす信号が制御装置80に対し
てケえられる。制御装置80は、値φJの持続的な成分
を減少させる方向における分析器+00からの信号に従
って制御される発振器出力を修正する。しかし、受取ら
れる信号に対する補IEは修正またはイ・!加の時点と
補正信号の生成との間に受取られた信号により遭遇され
る時間間隔のため1確ではないことを知るべきである。
しかし、本発明の装置に関連する連続的な補正は、早い
ランダムな過渡的成分に対しては有効ではないが、位相
ジッターの持続的成分および正弦波成分に対しては有効
なものとなる。
実際問題として、もし発振器の周波数が値φJの+1−
弦波成分の周波数と大幅に異なるならば、分析器100
からの位相および振幅信号により制御される発振器出力
を充分に修正することはある場合において困難となる。
従って、本発明のtlfましい実施態様は、dれた発振
器信号とイ「(φjとの間の周波数の差を判断する分析
器における手段を提供するもので、このような丁段はこ
のような差を減少するためその周波数をある程度変更す
るため制御された信号を発振器70に対して提供するも
のである。従って、このような望ましい実施態様におい
ては、周波数の制御は周波数の差を減少させ、そして制
御装置8oに対する位相の補11ミ信号によって実施さ
れなければならない周波数の制御量を減少するものであ
るや 第2図は、ディジタル・モードにおける本発明の望まし
い実施態様を示している。動作はディジタルやモードで
あるため、(回線は示さないが、ソースからの)ポー間
隔に対応するクロック信号は、アナログ、/デ2fジタ
ル・コンバータに続く演算ブロックに対して与えられる
。このように、ディジタル素(は各ブロックに示された
諸動作、例えば加算1乗算、後続のブロックに対する出
力を生じるため各クロックパルスの累積を実施する。第
2図における記号士は、それ等の人力におけるディジタ
ル情報に対して、おそらく対応する伝送されたディンタ
ル情報を各クロフク・パルスで判断する判断素子即ち検
出器(当業者において周知のもの)を表わしている。
復調器におけるクロック速度および等孔蓋までのクロッ
ク速度は、少なくともポー速度と同じ位大きいサンプル
速度のそれとなる。等孔蓋の右側および図面の下部にお
ける大きな点線で信号した領域に対する前記素子のクロ
ック速度はポー速度となる。
第2図においては、直角位相の変調されたデータイム送
システムのためのディジタル形態で構成されたレシーバ
と共に使用される本発明の好ましい一部で施態様が示さ
れる。この点線は本発明に対する改y?を構成する回路
を含んでいる。
kg明の回路について記述する前に、第2図のフロック
の従来の作用について記述する。相手方の1.・計いト
ランスミンクからの回線信号は点Aにおいてレシーバに
込り、ここでこの信号は帯域フィルタ12において帯域
フィルタを掛けられ、町変利t1増11]器16を介し
てアナログ/ディジタル・(A/’D)コンバータ14
に送られる。このA/Dコンバータ14のディジタル出
力信号は自動利得制御回路(AGC)18を介してフィ
ードバックSれ、この回路は更に、A/Dコンバータ1
4の出力のRMSレベルを調整するためl(変利得増「
1」器16の利得を制御する。この受取った調整された
ディジタル化信号は1次に、以下において更に詳細に記
述する直交復調器を通過する。直交復調は、乗算器22
における復調信号の正弦値により、また乗算器24にお
けるこのような復調信号の余弦値によってコンバータ1
4の出力を乗算することにより行なわれる。乗算器22
と24の出力は低域フィルタ32.34においてそれぞ
れフィルタされ、この低域フィルタの出力は等化処理の
ためコンプレックス等孔蓋42に対して送られる。等孔
蓋の等化された出力X′およびYoはそれぞれ判断素子
即ち検出器52.54に対して与えられる。判断素l−
52は入力信号X°に対しておそらく伝送された信号X
を判定し、後者をその出力側にり−える。判断素子54
は1人力性号Y°に対しておそらぐ伝送された信号Yを
判定して、その出力側において後者をり、える。加算器
58.58は、表示される信号に従って減η的に演算し
て、エラー信号e*−(X−X’)およびey=(Y−
Y’)をそれぞれ計算する。
(エラー信号exおよびeyは通常、トランスミンクと
しう・−パ間の伝送媒体による線形的な歪み効果のいく
つかを除去するため図示しない回路により等孔蓋42と
連続的に適合するよう使用される。)この時、判断信号
X、Yが本発明の論議には6貿ない他の装置、例えばデ
スクランブラ(descram’bler ) 、並直
列コンバータ、デマルチプレクサA−を介してユーザに
対して送られる。
これもまた本発明の一部を構成しない5通常モータタイ
ミングの回復および搬送波周波数の確保のためのモデト
の−・部を形成しているディジタル・L・シームの如き
通常の面については図面には・rlされていない。
+tii inkの如く、本願の記述は、レシーバの通
常の装置〆1を通る如くディジタル・データが本装置を
介12てクロックすることが可能であるようにデータの
タイミニフグおよびクロ・ンクーパルスが得られること
を前提としている。
しかし、次に、以下の実施態様に使用されているので搬
送波回復システムの一部について記述する。第2図にお
ける点Pにおいて信号φCが与えられ、レジ−7への公
称搬送波周波数を作り出すため使用される位相増分を表
わす。別の位相増分信号φpが加算器21においてφC
と加算される。この位相増分φpは、伝送場所において
使用される搬送波周波数に相応すべき受取った搬送波周
波数を調整するため便用される補正信号である。このφ
Pの起源は1Δに示さないが、これは本発明の作用と関
係がなく既に前に述べた公知の搬送波確保装置の−・部
であるためである。
Dにおける信号は、アキュ1、し・−夕23の出カブラ
ス増分cbpおよびφCからなっている。増分φpおよ
びφCの和は、  l−ラミ/スミ、夕により使用され
る如き適1トな搬送波周波数と厳密に対応する位相の増
分を表わす。アキュムレータACC。
は、各位相が位相増分の前に累積されたンリーズに加え
られるように使用される。
本願に記述するディジタル・モートにおいては、Dにお
ける伝りはサーキュラルックアップテーブル26.27
に対して加えられる1つのアドレスとして作用し、ブロ
ック28.29の出力側においでそれぞれ復調搬送波の
正弦および余弦の値のら−ケンスを反射する14号を生
じる。
」−記のものは1本発明の作動にとって必要な正規の白
゛角成分のデータ・レシーバの構成要素である。第2V
においては、;tV:器ブロック62が信号X’ 、Y
’ 、X、Y、ex、eyを受取るように接続きれ、F
記の残余位相ジッターを計算するように構成ごれている
。即ち、 φj  = jan−’  (ex Y’ −eyX’
 ) /(XX’ +YY’ ) (川t+h r残余Jとは、以ドに記述する本発明の回
路による補l―の後の位相ジッターを意味する。)萌建
の如く、本発明はφjの1又はこれ以にの正−;ヲ岐成
分の低減に関し、この成分の各々はド式に・1\す形式
を有する。即ち、 小jの’iE弦波成分=A、 sin  (w、 t+
φ1)但し、A1は振幅を表わし、        )
(Wt t+φ1)は位相を表わし、)*w1は1秒当
りの寥径の頻度を表わす   )零位相ジッターのこの
ようなIF弦波成分に関するこのよう番二、もし受取っ
た信号が伝送中少量のIF弦波状の位相ジッターにより
陽乱された場合であって本発明による回路が存在しない
と、φjは最初は擾乱イ☆相ジニ2ターと同じ周波数で
ありかつ擾乱位相ジッターの振幅と比例する振幅を有す
る計数化された正弦波である附記ニジたL成分を有する
ことになる。(fL弦波状の位相ジ・リターか小さいと
いう要件は、大きなシンターが判断素子52.54にお
ける判定のエラー回数を増加して本発明のイ]効性を損
なうためである。一般に、如何なる理由でも判定のエラ
ーの高い頻度で生じる時には、本発明は有効ではなく、
このような場合にはφJの計算は不市確となる。) 本発明の目的は、残余の位相ジッターφJの振幅を実質
的に低減し、従ってこのような位相ジッターによる素子
−52,54において生じる可能性のある判定エラーの
頻度を低減するレシーバにおける反作用の(count
eract)位相ジッターの提供にある。本発明の回路
により生しる反作用の位相シンターは、加儂器25に対
して加えられる位相増分信号φkにおいて実施される。
このように、この位相増分φには、それぞれブロック2
8.29の出力側に現われる直角成分の正弦および余弦
の信号をもたらす結IJI、となる復調搬送波値をルッ
クアップするために使用されるアドレスを正弦波的に(
、l数比され)Itめたり〃らせることにより直交復調
搬送波の位相を復調するの。
残余位相ジッターφJは■E確に計算する必要はないが
、−μ本発明の回路が作動状態になると、φJは比較的
小さくなる傾向をイfし目一つこのように近似化できる
から、弔に近似化することもできることが判った。例え
ば、−ド式を用いると使用に充分であることが判った:
即ち、 φj   =  A−A3/3 但し、 (ex Y’ −ey X’ )/(XX’ 
 +YY’ ) 多くの用途において、それぞれXX’ 、YY’の代り
にXX、YYを代入する如く性能の低ドもほとんどなく
更に簡素化がOf能であり、また当業者にとって明らか
である他の形式の近似状を用いることができる。
本実施態様は、位相シンターの主な正弦波成分がしば°
しば、−力ではレシーバが米国とカナダのどちらにある
か、あるいは他方では英国にあるかに従って、約80H
zかあるいは約50H2の周波数を有する状#二を取扱
うものである。加算器64およびアキュムl/−夕86
を含む発振器が設けられている。
55H2の正弦および余弦のディジタル値信号の発生に
適する60Hzまたは5GHzの周波数とifi遇する
場合は、加算器64に与えられる位相増分φRが選択さ
れ、従って加算器64の出力信号Fは最初(即ち、以下
に記述する回路による修正の前に)、「ル・ングアップ
」テーブル6日、74をルックアップして信1・+Gお
よびHとして出力側に現われる55Hzの正弦および余
弦の値となる。アキュムレータ66はmad2rrとな
り、従ってその値がルックア、ブチ−プルをアトし・ス
指定するため360°に等しい値を通過する時、これは
再び零から開始する。このことは、無論、アキュムレー
タ23にも該当する。乗算器76における(信号Iによ
る)および乗算器7日における(信号Jの値による)各
乗算の後、および加儂器82における加算の後、信号G
およびHは前にし1〜べた信号φkを形成する。
市調段階(補正信号が受取られた信号に加えられる望ま
しい実施態様における場所である)とφJの形成との間
で受取られた信号はかなりの遅れを生じる。このような
遅れの主な成分が等化器内に合作する。従って、残余の
位相ジッターφJとのクロス−相17相関のため加算器
84の出力と対応する55Hzの信号を生じる際に対応
する遅延を生じ、て、更にφkを生じるため使用される
信号IおよびJを形成することが必要である。加算器6
4の出力を実際の遅れ(アナログ争モードにおける55
Hzの発振器の出力において生じる如き)にわたってク
ロス−相1f相関回路に伝送ることがOf能であるが、
ディジタル・モードにおいては異なる方法においてこの
遅延を生じることが更に有効であることが判った。クロ
ス−相11ツ相関に対する正弦波)M波数の成分に対す
る時間的遅延の同値が、所望の′N!延煽と周波数の双
方に比例する位相のどれ(信’ifGおよびHに対する
)を生じることになる。
この位相の遅れは、加算器64の出力と共に加a器84
に対して付加される値DELにより表わされる値である
。この値DELは、加算器84の出力りが榎調の乗算器
22と24と62におけるφJの形成との間の時間的遅
延量だけ加算器64の出力Fを遅らせる。
9!ましい実施態様においては1両方の加算器64.8
4により表わされる周波数に対してその生成について末
だ説明しない信号Kにより相関処理が行なわれることに
なる。信号には、加算器84においてこの和に関して減
qもしくは加算されるべき山もしくは負の値でよい。加
算器84と64間の位相のずれは、IF弦および余弦の
値について「索引」テーブルをアドレス指定するため使
用されるアト1フヌのシフI・焔を表わす。
信号にはまた、擾乱する位相ジッターの周波数を更に厳
密に近似化するようにORにより判定される如き」ト規
の周波数を調整するように作用する」ル°5合に、加遵
器64に対する人力として使用されることが判るであろ
う。
加11.器84からの信号りは、それぞれテーブルsL
3.88を索引するため使用され、出力において加τ7
器84の位相イ1^と対応する余弦および正弦の値を7
+しる。ブロック86の余弦値の出力は、同時に存在す
るφ」の値により乗算器94において乗算される6ブロ
ンク88の正弦値の出力は1乗算器9Bにおいて同時に
存在するφJの値により乗算される。
乗η−器94および96の出力はそれぞれ平均される。
乗′q器84の出力の1L均化は、乗算器94の出力を
加算器98の出力のフィードバック部分に対して加算す
る加算器98によって行なわれる。このフィードバック
は、一方では遅延装置104におけるlポーの加算器9
日の出力の遅れと、遅延装置104の出力の値に+(k
+はlより小さな正数)だけの乗法−r−を含む。類似
のモ均化操作は、加算器102に対する遅延装置10B
およびフィード/臂・り乗算器107により行なわれる
。加算器98のそのフィードバック回路による作用は、
乗算器84に対する2つの人力間の異なる周波数を通過
させて乗算器94に対する入力の和の如き比較的高い周
波数を対比的に減衰させるため低域フィルタに旬、える
ことである。無論、ある場合には、異なる周波数が零の
周波数に関して大きく減衰されることもあり、各回路は
依然として有効に機能することになる。同様に、加算器
102のそのフィード/−22回路による効果は、乗算
器96に対する2つの込力間に異なる周波数を通過させ
て、反対側の加算器98における如く、乗q器88に対
する入力の和の如き比較的高い周波数を対比的に減衰さ
せることであり、ある121合には、加算器102およ
びその回路により通過される異なる周波数が零周波数に
関して大きく減衰されることもあり、本回路は依然とし
て有効に機能す、ることになる。このようなディジタル
低域フィルタについてのこれ以−1−の内容については
、McGraw Hil1社刊行のAndreas A
ntoniou″A「ディプタル・フィルタの分析およ
び構成」を参照されたい。本文に述べた乗算および平均
化の効果は、イト弦および正弦の各信号の近似的な相互
相関状態にΦ」位相のジッター信号を提供して信号Mお
よびNを生しることである。信号MおよびNは、加算器
64の出力に対する所費の補正を近似的に表わすベクト
ルを規定して、ゼな正弦波成分を低減することにより残
余の位相ジッターφ」を低減させる。信f+ Mおよび
Nは、次に、それぞれアキュムレータ108 、110
に対して加賀される。この累算された出力は信号Iおよ
びJである。信号工およびJは、GおよびHがφjと比
例する時間となるように適当に遅延させられた、正弦お
よび余弦の信号GおよびH(ブロック86と88の出力
側においてその遅延された形態で示されたGDおよびH
D)によるφjの相互相関状態を表わしている。このよ
うなIおよびJは信号GおよびKの量と同じと考えるこ
とができ、これは加算によりφiを形成するため用いら
れる。このように、イβを十Gの東1γ器76における
信号■の値による乗算、信号Hの乗算器78における信
号Jの値による乗算は、加算器82において加算される
積を生しる。加算器82の出力は、チャネルにより生じ
る位相ジッターと反対の方向における加算器82の出力
において位相ジ・ンターを生じて、φJの低減を結果と
して生じるように用いられるφJである。
以下において説明する別の信号Kを生じることなく、こ
れまで記述した本発明のシステムは、(55Hzの公称
基準周波数の調整を行なうことなく)(1およびJを連
続的に変化させて60H2または50H2のいずれかで
生じる位相ジッターの低減を生じることになる。このよ
うに、制御される発振器の位相を補1卜する(以下に記
述する如きその基本周波数を制御することなく)回路は
本発明の範囲内に含まれると考えられる。
しかし、これまで本文に述べたシステムは、発振器の周
波数および位相ジッターの主な成分との間のこのような
差(5Hz)が存在する時打消す能)Jが制限される。
これは、関−リ゛するフィードバック・ループの応答の
遅さによるものである。このIs’、、答は、このルー
プにおける長い時間的遅延(主として等止器による)の
故に必然的に遅くなる。
このような遅延時間は、典型的には、15の判断サイク
ル(ボー)を越えることになる。かかる用途の1つにお
いては、この遅延城は約44ポーの値を41し、実時間
単位では18.Lミリ秒となる。他の位相シフト(アキ
ュムレータにおいては90°、またディジタル低域フィ
ルタにおいては90°よりもやや少ない)と共に、前記
ループの位相シフトか180°を越える全ての周波数に
おいてループの利得が1よりも小ごくなるように使用で
きる場合よりもループの利得を制限するこの遅延と相当
する位相シフトが存在する。ループの利C)に対するこ
のような制限は、未発明の全ての実施E;様に対し−(
妥当し、中に記述する望ましい実施7M Bに対しての
み家出しない。
、(ソステムの作用は、公称基準周波数(本例における
55Hz)をeOHz (または50Hz)における擾
乱位相ジッターの周波数に更に近い値まで調整するため
信すを生成することにより改善することがてきる。これ
は、イ〆BNJ−MI)か周波数誤差に依存する信号0
を形成する第3図に示される如き、ベクトル■、Jおよ
びM、Nの相11iの積を形成、することにより達成さ
れるのである。
信号Kにより表わされる前記のベクトル■、JおよびM
、Nの相FI:の積は、周波数誤差に依存するものであ
ることが判り、過渡的な変動を除いて、−・般に値には
制御される発振器の周波数およびφ1の周波数の間の周
波数差の増減と共に増減するということができる。
図、・■\の如く、この相η[の積は、乗算器112に
おいで(lrj NとJを乗qし、乗算器114におい
てMと工を乗算し、加算器118においてその結果を加
算することにより形成される。(積MXIは負の符−:
を(・jして加初−される。)加a器116の出力はア
キュムレータ11日において累τJされ、出力には加′
Q器64の周波数の差を減してφ」を形成する方向に加
算器64に対して加算される。
回路が作動中でありかつ前記ループが静市状態し−ある
時、信号には周波数出力の加算器64に対して′tえら
れる基準周波数を実質的に補jFすることになる。この
ような補−l:処理の結果もまた加算器84に11しる
(この加′47.器は加算器64の出力を受取るため)
。このように、加算器64に対して加えられる信号には
加算器64と84の双方の出力を変化させる。しかし、
φkにおいて反映される加算器64からの前記の変化し
た周波数は、主な信り経路(tqt+ち、フィルタ32
〜34およびイコライザ42を経る)における変化した
位相を有することになる。
この状j1:を補償するため、信号にはまた加算器84
に対して加えられて加算器84の出力の位相における変
化を生じるのである。
図示した回路の一変更例として、加算器11[iの出力
Oは、イ11′、i(I’+12)(アキュムレータ1
08と110の出力のゾ乗)を計qすることにより、ま
た除′3′J器117においてず〆1(I2+J2)で
加算器116の出力を除算することによりIF規化する
ことができる。この正規化された信号は更に演算を行な
うことを代償にして史に良好なループ確保性能を提供す
るものであることか判った。ある′実施例において、も
しくI2+J2)が予め定めた小さな定数値よりも小さ
ければ、これは本による除qを避けるため正の定数で置
換される。
補正信号Kか加算器84と84に対する人力において異
なるように所要の大きさにすることができる場合には、
所要の補LE速度が得られる。
ちし位相ジッターの2つの市弦波成分が打消されるべき
場合、第2図のド方の点線領域のものと対1イ3する2
つの回路が設けられ、その各々には加′(′J、器64
.84において実施された発振器が設けられ、かつその
各々は打消されるべき位相シンターの11:弦波の1つ
を近似化する公称周波数を有する。その各)・1マ前述
の如く残余の位相ジッターφJと比較され、補正信号(
各々が第2図のOkと対応する)が復調搬送波の発振器
の加1フ器25にケ、(シて加えるため加算される。
未発明の回路においては、非常に広い周波数範囲(25
乃至250 Hzの如き)の使用を包含することか望ま
しい時、信号Kが必要とされることになろう。また、こ
のような場合においては、低域フィルタ104と106
における因数に1が最も低い周波数(本例においては、
50Hzにおける実質的な減衰効果を有する)において
作動するように適当に選カ、′されるよう注意されるべ
きである。このような低域フィルタはまた、ループ内の
他の構成要素と関連して、ループ全体が安定することを
確保し、かつ判定のエラーのある低い周波数に対して保
〜護するように構成されることになる。
この最も低い周波数が零周波数に接近する時、減衰を心
安とする領域もまた零周波数に接近し、このため本発明
が零付近の位相ジッター周波数においては良りrに作動
し得ないことが判るであろう。(このことは、非常に低
い周波数の位相ジッターが信号Op  (第2図参照)
により補償できない(本文においては説明しない)ため
、全く妥当する。)。非常に広い周波数範囲を含むべき
時有利である他の特許は、ループ利得が零の周波数にお
いて本となり他の周波数においては有限値となるように
周波数と比例させることである。これは、例えば、信号
φ」を適当に定数×信号にで乗じることにより達成でき
る。このような乗ηは、乗算器94と96においてGD
およびHDによりブロック62とφJの乗算の間で行な
うことができる。:が数は、問題となる帯域内のある周
波数において所要の利得を得るように、またループの安
定1!I、″を確保するように訳定されるのである。
【図面の簡単な説明】
第1図は本発明による回路を示す概略図、および第2図
はディジタル・モードにおける本発明の−’、t< A
ω1態様を示す図である。 10・・・・化成フィルタ兼自動利得制御装置、12・
・・帯域フィルタ、14・・・A/Dコンバータ、16
・・・I’r f 利flI増IJ器、1日・・・自動
利得制御回路、2o・・・復調器、21・・・加算器、
22・・・乗算器、23・・・アキュムレータ、24・
・1に算器、25・・・加算器、26.27・・・循環
索引テーブル、28.29・・・ブロック、3o、32
.34・・・低域フィルり、4o、42・・・等化器、
5o、52.54・・・判断素子、51(、58・・・
加算器、6o・・・プロ、ンク、62・・・演算ブロッ
ク、64・・・加算器、66・・・アキュム17・−タ
、68・・・索引テーブル、70・・・発振器、74・
・・索引テーブル、76・・・乗算器、78・・・乗a
、器、8o・・・制御ブロッ先82.84・・・加■器
、86.88・・・テーブル、94.96・・・乗算器
。 98・・・加算器、1oo・・・分析器、102・・・
加算器、104 、 108・・・遅延装置、107・
・・フィードバック乗算器、108.110−7+ユム
レ−り、112.114−・・乗a]器、+16・・・
加算器、117・・・除算器、118・・・アキ、ムレ
ーク。 特許出願人 イーニスイー書リミテッド′21−

Claims (1)

  1. 【特許請求の範囲】 l1通信チャネルの受信器において伝達された一律の信
    号における位相ジッターの成分を低減するための装置に
    おいて、 第1の発振信号を提供する手段上。 前記発振信号の位相に従って受取ったtf号の位相を修
    正する手段と、 修正された受取り信号についておそらど伝達される信号
    を判定する手段と、 前記の受取った修正信号とおそらく伝達される信号との
    間のおおよその位相角度を表わす信号を生じる手段と、 前記の第1の発振信号と対応するもこれに対して前記の
    修正および判定の間の遅延量と略々対応する裡延闇だけ
    遅れた第2の発振信号を提供する子役と、 iiI記の位相角度信号と前記第2の発振信号との間の
    位相差を表示する信号を提供する手段と、前記の位相角
    度信号を低減する方向に前記の友、1<信号に従って前
    記第1と第2の発振信号を修1)才名手段とを具備する
    ことを特徴とする装置。 2 、 +iii記の位相角度信号と前記第2の発振信
    号との間の周波数の差を表示する信号を提供する手段と
    、 111記の周波数の差を低減する方向に前記の周波数差
    を表示する信号に従って前記第1と第2の発振信号を修
    正する手段と具備することを特徴とする特許請求の範囲
    第1項記載の装置。
JP58158166A 1982-09-03 1983-08-31 デイジタル・デ−タ通信経路における位相ジツタ−効果を低減する装置 Pending JPS5961344A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA410773 1982-09-03
CA000410773A CA1202702A (en) 1982-09-03 1982-09-03 Means and method for reduction of phase jitter

Publications (1)

Publication Number Publication Date
JPS5961344A true JPS5961344A (ja) 1984-04-07

Family

ID=4123528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58158166A Pending JPS5961344A (ja) 1982-09-03 1983-08-31 デイジタル・デ−タ通信経路における位相ジツタ−効果を低減する装置

Country Status (3)

Country Link
US (1) US4514855A (ja)
JP (1) JPS5961344A (ja)
CA (1) CA1202702A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599732A (en) * 1984-04-17 1986-07-08 Harris Corporation Technique for acquiring timing and frequency synchronization for modem utilizing known (non-data) symbols as part of their normal transmitted data format
US4633485A (en) * 1985-03-08 1986-12-30 Paradyne Corporation Adaptive noise suppression for digital modems
US4689804A (en) * 1985-08-14 1987-08-25 Racal Data Communications Inc. Method and apparatus for reduction of sinusoidal phase jitter in a high speed data modem
US4680778A (en) * 1985-10-02 1987-07-14 Motorola, Inc. Fast acquisition circuit for synchronous digital receiver operating in wideband noise
US4856028A (en) * 1986-04-25 1989-08-08 The Mitre Corporation Low data rate communications link
US4791592A (en) * 1986-04-30 1988-12-13 Hewlett-Packard Company Method and apparatus for reducing jitter in a digitizer or other transducer
CA1262173A (en) * 1986-05-29 1989-10-03 James Angus Mceachern Synchronization of asynchronous data signals
US4777640A (en) * 1986-06-09 1988-10-11 Motorola, Inc. Frequency adaptive phase jitter canceler
US4769760A (en) * 1987-03-13 1988-09-06 Cherne Medical, Inc. Terrain biased dynamic multiple threshold synchronization method and apparatus
US4896271A (en) * 1987-08-05 1990-01-23 Tektronix, Inc. Method and apparatus for measuring jitter in a periodic signal
FR2620885B1 (fr) * 1987-09-18 1990-11-16 Alcatel Thomson Faisceaux Procede de detection de faux accrochages du signal reference sur le signal a demoduler en demodulation numerique coherente et dispositif mettant en oeuvre un tel procede
JP2658221B2 (ja) * 1988-07-27 1997-09-30 日本電気株式会社 位相制御方式
US5187719A (en) * 1989-01-13 1993-02-16 Hewlett-Packard Company Method and apparatus for measuring modulation accuracy
US5001724A (en) * 1989-01-13 1991-03-19 Hewlett-Packard Company Method and apparatus for measuring phase accuracy and amplitude profile of a continuous-phase-modulated signal
GB2232852B (en) * 1989-05-31 1993-10-27 Technophone Ltd Offset correction
US5109532A (en) * 1990-01-30 1992-04-28 General Instrument Corporation Elimination of phase noise and drift incident to up and down conversion in a broadcast communication system
US5206886A (en) * 1990-04-16 1993-04-27 Telebit Corporation Method and apparatus for correcting for clock and carrier frequency offset, and phase jitter in mulicarrier modems
JP3224555B2 (ja) * 1990-07-31 2001-10-29 株式会社リコー モデム
US5093847A (en) * 1990-12-21 1992-03-03 Silicon Systems, Inc. Adaptive phase lock loop
JP2812347B2 (ja) * 1992-02-17 1998-10-22 日本電気株式会社 再同期復調装置
US20030219086A1 (en) * 2002-05-21 2003-11-27 Lecheminant Greg D. Jitter identification using a wide bandwidth oscilloscope

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3562675A (en) * 1969-05-16 1971-02-09 Sperry Rand Corp Automatic tuned interference signal rejection filter including drift compensation means
JPS5537031A (en) * 1978-09-07 1980-03-14 Trio Kenwood Corp Phase synchronizing circuit
US4475088A (en) * 1981-06-04 1984-10-02 Westinghouse Electric Corp. Gain imbalance corrected quadrature phase detector
US4462108A (en) * 1982-08-02 1984-07-24 Trw Inc. Modem signal acquisition technique

Also Published As

Publication number Publication date
CA1202702A (en) 1986-04-01
US4514855A (en) 1985-04-30

Similar Documents

Publication Publication Date Title
US4514855A (en) Means and method for reduction of phase jitter
US4856031A (en) Adaptive multiharmonic phase jitter compensation
US5142552A (en) Method and apparatus for analog D.C. offset cancellation
US5619154A (en) Numerical voltage controlled oscillator
EP0366160A1 (en) Non intrusive channel impairment analyser
EP0609828A2 (en) Adaptive matched filter
US5901343A (en) Adaptive cross polarization Interference canceler for use at intermediate frequencies
US5128968A (en) Apparatus for cancelling carrier phase jitters
US4638495A (en) Automatic adaptive equalizer
EP0059415B1 (en) System for demodulation of phase-shift keying signals
JP3636397B2 (ja) ジッタ抑圧回路
US4792964A (en) Adaptive jitter canceller having sinusoidal accentuator and jitter prediction filter
JPH0216066B2 (ja)
JPH11503888A (ja) 二重ポートfm変調器用固定中継等化
CN101401378A (zh) 载波再生装置和载波再生方法
US6282246B1 (en) Frequency modulation method and modem unit employing such method
US3999130A (en) Automatic frequency translator for use with a delay/amplitude equalizer
JP2573590B2 (ja) 自動等化器
JPS6398225A (ja) 等化回路
JPH01194614A (ja) 自動等化器
JPS6096949A (ja) デ−タ伝送方式
JP2932380B1 (ja) 干渉波検出回路
JPH02241250A (ja) 復調装置
RU1800634C (ru) Устройство синхронизации опорного колебани высокоскоростного модема
JPS58220530A (ja) 自動等化器