JPS5961892A - 通話に対する線形予測係数の迅速計算を行なうデ−タ処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ディジタル・データ処理回路に関する。

通話を形成し、通話を認識し、あるいは伝達するため通
話の符号化および復号な行なうためには、システムのデ
ィジタル部分が可能な限り遅いデータ速度しか取扱う必
要がないようにで六るだけ有効に、人間の通話の複雑な
波形をそのディジタル表示に変換しまたその逆方向に変
換することが望ましい。コストおよび技術上の制約は常
に、ディジタル・データが丁度必要な情報を表わすこと
を要求する。例えば、もし通話が生成されろ場合にデー
タがメモリー内に記憶されることを要し、メモリーのサ
イズはできるだけ小さなものでなけ、ｌｔばならない。

別の事例は、望ましくは実時間で人間により通話が行な
われると直ちにデータカー分析されることを必要とする
通話認識システムにあり、専らこのタスクに提供するこ
とかできる処理能プｊに対する実際的な制約が常に存在
する。ディジタル伝達は、熱論、一種の認識であるディ
ジタル記号化と、一種の生成で他端部における復号を必
要とする。

人間の通話は冗長情報で満ちているため、従来技術はデ
ィジタル形態への変換のため通話の最７３％の必要成分
のみを抽出する多くの方法を開発してキタ。読者は、多
岐にわたるこのような技術を要約スル論文ニツイテ、［
ＩＥＥＥ　ＳｐｅｃｔｒｕｍＪ　　の１９７６年１０月
号の２８ページを照合されたし・。

必要な情報のみを符号化する１つの技術は、線形の予測
係数の計算および通話を構成する実際のアナログ波形を
符号化しようとするのではなく前記係数（■（）をディ
ジタル的に符号化することを含むものである。このよう
に、波形の知覚的に有意義な特性のみが保存されるので
ある。

人間の通話は、基本的には有声成分と無声成分とからな
っている。有声音は声帯の振動により生じ、多くの周波
数の適度に平滑な調和を有する波形からなっている。こ
のような周波数の構成グループは、周波数のスペクトル
のある範囲に力率即ちエネルギを集中する声道の共振特
性により強調される。これと対照的に、無声音の通話は
唇または舌の狭い狭窄部分を通過する空気の乱流により
生じるやや耳障りなものである。共振条件はある特定の
周波数範囲に無声音の通話を集中させるが、少なくとも
この周波数範囲においてはその力率即ちエネルギをこの
周波数範囲において均等に分布させようとする傾向があ
る。通話をディジタル的に表現するためには、波形が有
声であるか無声であるか、即ち波形が平滑で調和を有す
るものであるか、あるいは耳障りで不規則的であるかを
識別し、またそのエネルギ成分により有声部分における
周波数の構成グループを識別することだけが必要である
。これは、標準的な市販されるアナログ／ディジタル帝
コンバータを用いて、アナログ通話波形を波形のある瞬
間におけろ大きさを表わす一連のディジタル数に変換す
ることによって行なうことができる。このような数ぽ、
次いで、これらかある選択された時間枠内で、どんなフ
ォルマントが顕著であるか、また信号が有声音であるが
どうかの表示として、どの程度予測的に平滑に変化する
かを調べるため連続的に分析される。この手順は自己相
関法と呼ばれ、この手法はある周波数領域に対照される
如き時間域において実施されろ。

実際の分析は、問題となる各帯域について数字が受取ら
れる度に高速で数字のある比率を計算することを含む。

このように、この計算は非常に多岐にわたる乗算となり
、通話を実時間で追跡するものとすると、非常に大型で
高速のコンピュータを必要とする。今日の技術水準によ
れば、実時間に基いてアナログ形態からディジタル形態
に変換することは実際的ではない。本発明は、以下に述
べろ如くこの計算の隘路を解決するものである。

要約すると、本発明は、適正な価格のマイクロプロセッ
サが人間の通話を実時間でディジタル的に分析すること
ができるように、線形予測係数Ｉ（の計算の速度を充分
に増加する方法および装置を提供するものである。従っ
て、実時間の通話の認識が可能である。その原理は、最
も重要な通話の認識法の使用によるものであるが、無論
、通話の発生にも充分に妥当する。

基本的には、速度の向上は細かく区切って乗算を行なう
ことにより達成される。２進数に関する非常に長い詳細
な乗算手順を用いも代りに、本発明は数の少なくとも１
つのにおける最上位ビットの位置を見出し、次いで他の
数をこのビットと対応よう同じ桁数だけする左方に桁上
げするだけである。この手順は従来の乗算法よりも遥る
かに早く積を生じ、前記線形予測係数Ｋを得るため多数
回の乗算を要することから、非常に多くの時間が節減さ
れろ。不都合なことには、得られる積は正確なものでは
なく、しばしば全く不正確なものであり得る。しかし、
係数Ｋを得るための数式の性格は、このような不正確さ
が相互に打消し合う傾向を有する如くであり、このため
係数■（の最終的な値は依然として全く使いものになら
ない。実際には、この速度の早い乗算法は、力率、相乗
平均、自己相関法、相互相関法、最大エントロピ、調和
平均その他の関数を得る如き比率か計算される多くのデ
ィジタル信号処理において用途を有する。

第１図および第２図を同時に参照されたい。第２図は、
これもまた第１図に記号的に表わされるアナログ入力信
号１０を示している。信号１０の振幅は時間と共に変化
し、第２図における線分は長さが１２８のサン、ｌ　Ｉ
Ｊング期間にわたる短い時間の周期を表わしている。こ
の１２８のサンプリング期間は、長さが略々２０ミリ秒
の１つのサンプル・フレームを総合的に形成する。各サ
ンプリング期間ｔにおいては、アナログ／ディジタル・
コンバータ１２が振幅を測定し、信号を計数的に分析す
ることができろように前記振幅を表わす２進数を生成す
る。

（相関法） 非常に有効なディジタル分析法は相関係数を計算するこ
とである。２つの信号間の相関関係を規定する１つの方
法は、１つの信号に含まれるエネルギを別の信号に含ま
れるエネルギと比較して、この比較結果を１つの比率で
表現することである。

明らかに、共に第２図に示された波形ならびに同じ振幅
を有する２つのアナログ信号は等しいエネルギを保有す
ることになる。一方の信号のエネルギを他方のエネルギ
により除算すると、完全な相関関係を表わす一方の信号
の比率即ち一方の信号の係数を得ることになる。無論、
２つの信号は非常に異なる波形を有し得、また更に偶々
同じエネルギを有することもあるが、このようなことが
生じる可能性は特に異なる時点において多数の比較を行
なう場合に低くなる。従って、エネルギの比較は、１つ
のアナログ信号が他の信号と類似するかどうかを判定す
る際使用される有効な用具である。

アナログ信号におけるエネルギは、第２図における如く
波形が適当な単位でグラフにより示される時のカーブの
下方の面積の二乗に比例する。これまでは、カーブ１０
の振幅即ち高さ「ａ」を時間的に選択された増分の巾に
より水平方向の時間軸における各位時間において乗算し
、これらの面積のビットの全てを全面積に加算すること
により、カーブ１０の下方のこの面積を決定したもので
あった。もし時間的に選択された増分が無限小にさせら
れる場合には、この面積の計算は正確となる。

しかし、仮に時間の増分が第２図におけるｔ程度の大き
さであっても、面積の、従ってエネルギの良好な近似値
の計算が依然可能である。数式を簡素化する別の方法は
、ｔが１に等しくなるようにある時間の測定単位を任意
に用いることである。

従って、「ａ」に値ｔを掛ける時は単に「ａ」をイ＾　
またこれを二乗する時はａ２を得る。第２図のサンプル
・フレームにおけるａ２の１２８全てを加算すれば、カ
ーブ１０の下方の全エネルギを得ろ。

数式で表わせば、即ち、 ２つの信号を相関させろためには、またこれら信号が類
似しているかどうかを調べるには、従来技術の試みは両
方の信号のエネルギを１つのサンプル・フレーム期間内
において検査することであった。第６図は、それぞれ振
幅ａおよびｂを有する２信号を示している。この２つの
信号は形態が類似しているが時間的には充分に相関関係
にない。

少ナクともサンプル・フレーム　ｔ。乃至１２８の間、
これら信号の相関関係は２つのカーブが重合するその下
方の部分（ハツチを掛けた部分）をその両者の全エネル
ギと比較することにより規定することができろ。従来生
成においては、この比較を行なって相関係数Ｋを生成す
るため多くの数式が用いられてきた。かかる数式の内の
２つは下記の如くである。即ち、 分旬中で負の符号とならないように分母を二乗すること
に注意。また、両式は各サンプル・フレーム毎に非常に
多くの乗算を必要とするにも注意されたい。

（自己相関法） 一方の信号の他方の信号に対する相関関係を計算する代
りに、ある信号それ自体の時間的にずれたバージョンに
対する相関関係を計算することもできる。これは自己相
関法と呼ばれる。挙動か充分に把握され、平滑で周期的
であり、予測か可能であり、かつ調和を有する信号は、
１に達する大きな自己相関係数を有する。あるロットの
周囲で反射するノイズのある予測できない信号は０に達
する低い自己相関係数を有する。この係数もまた数式（
２）または（３）により計算されるが、カーブｂは単に
時間的にやや遅れたカーブａであり、遅延が大きい場合
に沫第６図の如（に示される。従来技術は、有意義な相
関関係を求めて広い範囲にわたり遅れを変化させる。

（通話の認識） 人間か離す単語および音声は、時間と共に変化する自己
相関係数を有する。即ち、発声された単語における選択
された各周波数帯域毎に、係数には、単語か話される期
間中零±１の範囲内で変化することになる。第４図は、
各々がある周波数帯域と対応する一連の自己相関係数に
１　　乃至ＫＮを有する表を示し、これらにより表わさ
れる一義的な音声が話される時その後の時間Ｔ１乃至Ｔ
Ｎにおケル変化の状態を示している。第４図の表はコン
ピュータのメモリーに記憶することができ、またコンピ
ュータによりある話された単語から計算される係数と比
較することもできる。もし計算された係数が表中の値の
例えば１０％以内にある場合には、コンピュータはマツ
チングを表明し、このため通話を認識することができる
。

（係数の計算） 第１図は、１つの周波数帯域に対する係数■（の１つを
計算するため必要な点線１４の内側の基本装置を示して
いる。入力信号の振幅は各間隔ｔにおいて測定され、コ
ンバータ１２がも１つの２進数ワードとして表わされる
。この２進数ワードは、単に２つの節点１５と１６に対
して与えられる振幅に比例するある数からなる。節点１
５におけるこの数は数式（３）における数量ｒａＪとし
て係数にの計算器１８により使用される。説明を簡単に
するため、数式（３）による典型的な計算についてここ
で記述する。節点１６における数は、遅延回路１７によ
りサンプリング期間と等しい期間ｔだけ遅延され、次い
で数式（３）における値ｒｂＪとして使用されるべく計
算器１８に対して送られる。部公的に従来周知のマイク
ロプロセッサを含む計算器１８は、数式（３）を解くた
めのプログラムを実行する。このため、計算器１８がコ
ンバータ１２からの各組の数値を取り数値「ａ」を１ｂ
」で掛けろことを必要とし、サンプル・フレームの終す
まで演算を１２８回反復し、次いで数式（３）における
分子を形成するため１２８個全ての積を加算する。

分母は更に複雑となる。１２８個の「ａ」および「１〕
」は二乗され、加算され、次いで一緒に合計されろ。こ
の数値は分子の２倍になるように除算されろ。数値「ａ
」およびｒｂＪの全てはサンプル・フレームの終りまで
既知でないため、係数にの計算はこの時まで完了し得な
い。しかし、一旦係数■（が計算されると、この時メモ
リーにおいては第４図に示される種類の表と比較するた
め記憶される。このように最初のサンプル・フレームの
最初の係数にのみか計算される。

比較的高い周波数帯域に対する係数にの計算のためには
、更に高い周波数成分をマスクしてこれを隠す信号にお
ける主たる振幅の変化を排除することが必要となる。例
えば、第２図においては、情報的には重要であるが、係
数ｌ（がサンプル・フレームにおける係数Ｉ（の大きな
比率の平均から生じろため、係数にの計算に対しほとん
ど影響をもたらさない１２８の時間ｔの付近ではカーブ
１０が非常に小さな変動を含む。基本的な周波数である
カーブ１０の大きな部分、サンプル・フレームにおいて
計算された最）初の係数Ｉ（を得、これに負の符号を与
え、節点１５．１６の数値を乗算器１９．２０によりに
回乗算を行なうことにより装置１４によって取除かれる
。節点１５．１６の数値は、係数にの計算の完ｒを待機
するためサンプル・フレームの間メモリー内に記憶され
る。このサンプル・フレームの終りに、乗算器１９．２
０により一連の数値に数値Ｋを掛けるためメモリーから
検索される。数値Ｉぐは平均値としてサンプル期間毎に
カーブ１０の変化の程度であるから、時間的にずれた僅
かに変化した数値の−Ｉ（により乗算は元の桁上げが行
なわれない数値に最も近い負の数値を生じる。加算器２
１．２２により合計される時、示されの振幅の大部分が
打消され、その後に出力側２６．２４において平均でな
くカーブ１０により示された平均的な特性の全体的な変
化から移動するカーブ１０の各部のみを表わすディジタ
ル数を残す。換言すれば、出力２３．２４は第２図にお
けるサンプル・フレームの終りにおけろ変動の如き波形
の比較的高い周波数成分を有する。

出力２６．２４はこの時この比較的高い周波数帯域に対
する係数Ｋを計算するため別の装置１４に対して送られ
る。この過程は、所要の分析の複雑さに従って、必要に
応じた個数の装置１４において反復される。従来技術の
構成により２０個もの装置１４か試みられてきた。最終
的な出力２５．２６は残る全ての情報を保持するために
直接メモリーにおいて記憶することができる。

熱論、実施においては、全ての装置１４の乗算、加算お
よび係数にの計算の全てが同じマイクロプロセッサによ
って行なわれることになる。このような計算の全ては、
特に２つの１６ビツトのディジタル数の乗算を単に１回
だけ行なうに要する期間について考慮する時、多くの時
間を要する。更に、実時間において動作するためには、
全ての装置１４に対する係数Ｋによる乗算および加算器
２１．２２による加算が各サンプル・フレームの終りの
後および新たなデータについて新たな計算が始められる
前の非常に短い期間において行なわれる必要かあること
が判るであろう。その結果、従来技術においては各音声
が受取られる時実時間で通話の認識を行なうことは実施
できないに過ぎない。これを行なうためには、高価で大
型のコンピュータを必要とすることになる。その代り、
妥当な価格のマイクロプロセッサに基づく本認識システ
ムは各ワードの分析のために長い時間を要し、このため
通常の間隔の会話の妨げとなる。本発明は、実時間の通
話認識を可能にするに充分迅速に係数にの計算が可能な
方法および装置によりこの問題を解決するものである。

（高速乗算） 本発明は、第５図に示される高速の短距離回路による乗
算の各過程を行なうことによる係数にの計算の速度を向
上するものである。２つの数値の乗算のためには、この
数値をデータ・バス３０かも２つのレジスタ即ちラッチ
に対して転送する。

１つの数値は、第５図の左側における最上位ビット（Ｍ
ＳＨ）を有する桁上げラッチろ２に転送される。他方の
数値は検査ラッチ６６に対して転送される。ラッチ６６
における数値は、１を含む最−上位ビット位置を判定す
るため検査される。桁上げラッチ６２における数値は次
に同じ場所数だけ桁上げされ、作用において、ラッチ６
６の数値に含まれる最上位桁により表わされる２つのエ
ネルギによりこれを１回の操作により乗算する。換言す
れば、ラッチ６６は最下位から勘定してＯ乃至５のビッ
ト位置を有する如きものと考えることもできる。もし１
つの１を有する最上位位置が最下位の位置０であるなら
ば、１で乗算するため桁上げは行なわれない。１つの１
を有する最上位位置が位置２（最下位から上方に６番目
）となる場、合、この数字をラッチ６２において２つの
位置だけ桁上げして４になる乗算を行なう。一般に、ラ
ッチ６２における数値を最上位の位置が見出される場所
の数と同じ数だけ桁上げする。例えば、検査ラッチ３６
における数字が１０進形態における５を表わす００１０
１であるならば、この数字を調ベルト、その１つの１を
有する最上位ビットの場所が位置２であることを示すこ
とになる。従って、ラッチ６２における数字は２つだけ
高い位置桁上げされ、作用において、瞬間的にこれを４
で乗算する。熱論その結果は、正確な乗数は５であるた
め負正確である。しかし、比率を表わす数字の分子と分
母の双方において同じ近似化が行なわれる場合には、比
率の計算において近似化操作は良好な結果をもたらすこ
とが知られている。

ラッチ３６における数字は、１つの１が検出されるまで
′引続き逆方向にカウントしながら、単に最上位ビット
において開始し、これが１であるかを調べるため検査を
行ない、もしそうでなければ次の桁を調べる、等を行な
うだけのソフトウェアによる試みを含む多ぐの方法にお
いて検討することができろ。

同時に、このプログラムはカウントと同じ位置だけラッ
チろ２におけろ数字の桁上げを行なうことになる。しか
し、速度の観点から、第５図は単一の機械サイクルで作
動するハードウェアによる試みを開示している。

図面においては簡潔化のため、４つの位置の桁上げバー
ジョンについてのみ記述する。最下位の４ビツトが４組
のスイッチ４０．４１．４２および４６に対してバス６
８上に送られろ。スイッチ４０は回線４５上の信号によ
り使用可能状態にされ、この状態になる時、信号はバス
ろ８からラッチ６２に対して１ビツト上位の位置に桁上
げされる。これは２の乗算に相当する。同様に、回線４
６により使用可能状態にさ′れるスイッチ４１はビット
を２つの位置だけ移動して４の乗算を行なう。残る２組
のスイッチ４２．４６は、回線４７と４８上の信号に応
答して８および１６による乗算を行なうようにビットを
それぞれ３つおよび４つの位置ずつ移動させる。

１組のスイッチの選択、およびこれによる多くの桁上げ
はデコーダ５０によって行なわれる。デコーダ５０は、
回線４５乃至４８がプルアップ・トランジスタもしくは
相等の素子５１乃至５４により正の方向に常に偏倚され
る従来周知のＲＯＭからなる。円は作動中のトランジス
タを有するＲＯＭマトリックスにおける場所を示してい
る。

ラッチ３６は各ビット位置に対する２つの出力、即ち入
力に続くＱ出力と反対方向のｒＮＯＮＪ　Ｑ出力を有す
る。ラッチ３６における最上位ビット位置はそのＱ出力
を回線５５上に、その「Ｎ０ＮＩＱ出力を回＃ｉ！５６
上に有する。このように、もしラッチ３６の最上位の位
置に１つの１が存在するものとすれば、回線５５上の電
圧がＲＯＭをグランドアウト状態に６つのトランジスタ
を付勢し、回線４５乃至４７を不作用状態にし、この状
態は更に１．２および６位置の桁上げスイッチ４０乃至
４２の作動を阻止することになる。４位置桁上げスイッ
チ４６のみが作動することができる。このような４位置
の桁上げは、作用において、ラッチ３２におけろ数を１
６倍することになる。

もしラッチ３乙における最上位位置が零ならば、回線５
６における電圧はＲＯＭのトランジスタを伺勢してグラ
ンドアウト状態にさせて回線４８を不作用状態にする。

この時、スイッチ４６は消勢され、スイッチ４０乃至４
２のみがラッチろ６における最下位ビット位置の内容に
従って作動することができる。

ラッチ６６における最上位の次の位置が１つの１を有す
るならば、回線４５．４６が回線５７により接地され、
その結果スイッチ４２のみが作動して８による乗算を行
なうようにラッチ６２の数値を６位置だけ桁上げする。

回線５６上の１つの１を生じる最上位位置における零に
より行なわれた回線４８の不作用状態にすることは不必
要である。最上位の次の位置における零は、回線４７お
よびスイッチ４２を遮断する回線５８上に出力を生じる
。

同様に、ラッチ６６における最上位から３番目の位置は
、もしこれが１を有するならば回線５９によりこれによ
り低い番号の位置の桁上げスイッチを、また零を有する
ならば回線６０によりそれ自体の位置のスイッチを不作
用状態にする。

最上位から４番目の位置は回線４６乃至４８を不作用状
態如する必要はないが、これはこの状態が更に上のビッ
ト位置における零により達成されるためである。また、
もし更に上位の位置に零が存在する・場合は、回線４５
がハイの状態となってスイッチ４０を付勢し、２による
乗算を行なう。

しかし、もし４番目の位置に零が存在する場合には、回
線６２上の電圧がトランジスタを作動させて回線４５を
グランドアウト状態にさせ、２による乗算を阻止する。

一般に、スイッチ４０乃至４６の各々が作動して、それ
自体の対応する位置における零または更に上位のどれか
の位置の１のいくつかによりそうならないように不作用
状態にされなければ、桁上げ動作を生じる。

最後に、最下位ビット（ＬＳＢ）位置は、無効であり作
動を生じない１、またはラッチ３２をクリアすることを
要求する零のいずれかにより乗算を表わす。もしクリア
回路６７が回線６６上で信号を受取るならば、ラッチ６
２はこの回路６７によってクリアされる。回線６６は電
圧ソース６５により引かれ、このため回線５５．５７．
５９．６１または６６におけるいずれかのＱ信号により
グランドアウト状態にされなければ信号を生じ、これが
回線６６上の１の存在従って零でない乗数の存在を信号
することになる。

ラッチ６２および６６における数字が近似的に乗算され
ると、これらラッチは従来のレジスタ６４、通常のＡ＝
Ｌ　Ｕ　７０およびアキュムレータ７２を用いて前の和
に加算することができる。

他の方向の桁上げによる迅速な除算、デコーダ５０の別
の構成、および２の最も有意義なエネルキノ代すにラッ
チ５６において見出される２のいくつかの異なるエネル
ギに対する１つの数の桁上げを行なうためのいくつかの
機械サイクルにわたる反復乗算動作を含む、本発明の主
旨から逸脱することのない多くの変更が可能であること
を理解すべきである。熱論、後者の場合には、個々の桁
上げが生じる積は一時的に記憶された後、最後の積を得
るため共に加算しなければならないことになる。

【図面の簡単な説明】

第１図乃至第４図は本発明が速度を向上する従来技術の
自己相関法の理解を助けるための図、および第５図は２
進数の積を迅速に近似化する本発明の回路を示す回路図
である。 １０：アナログ入力信号 １２：アナログ／ディジタル・コンバーク１４：装　置
　　１５．１６：節　点 １９．２０：乗算器　　　２１．２２：加算器２３−２
６：出　力　　　６０：データ・パス３２＝桁上げラッ
チ　３４ニレジスタ ロ６：検査う、ツチ　　　ろ８：ノく　　　ス４０〜４
６：スイツチ　４５〜４８二回　　線５０：デコーダ　
　　５１〜５４：素　　子５５〜６６：回　　線　６５
：電圧ソース６６：回　線　　６７：回　路 ７０：演算論理装置（ＡＬＵ） ７２：アキュムレータ。 特許出願人　　ナショナル・セミコンダクター拳コーポ
レーション ＦＩＧ、　３　　　　　　　　　　　　ＦＩＧ、　４Ｆ
ＩＧ、　５

Claims (6)

【特許請求の範囲】
1. （１）第１の２進数と第２の２進数の積を迅速に近似化
   するためのテインタルデータ処理回路において、 前記第１０）２進数を保持する第１のレジスタ装置と、 前記第２の２進数を保持する第２のし／スタ装置と、 前記第１のレジスタ装置と接続され、前記第１の２進数
   が前記第１のレジスタ装置に保持されろ時１を有ずろ前
   記第１のレジスタ装置において最上位ヒツト位置を判定
   ずろように作動可能であるレジスタ試験装置と、 前記第２のレジスタ装置および前記試験装置と接続され
   ろ桁上げ装置とを設け、該桁上げ装置は、前記試験装置
   により判定された最上位ビット位置と対応する多くの位
   置により比較的」二位の位置に対して前記第２のレジス
   タ装置の内容を桁上げするように作動可能であり、 前記第２のレジスタ装置と接続されて、桁上げされた第
   ２の２進数を近似積として出力するよう作動可能な出力
   装置を設けろことを特徴とする回路。
2. （２）前記桁上げ装置が、各々が前記試験装置べからの
   使用可能信号に応答して予め定めた位置数だけ前記第２
   の２進数の桁を桁上げずろように作動可能である複数の
   スイッチのグループからなることを特徴とする特許請求
   の範囲第１項記載の回路。
3. （３）前記レジスタ試験装置か、前記第１のレジスタ装
   置におけろビット位置の１つが前記第１の２進数におけ
   ろ最上位ビットを保持ずろ時に各々が生成されろ複数の
   使用可能信号を生成するように作動可能なデコーダから
   なることを特徴とする特許請求の範囲第１項記載の回路
   。
4. （４）前記デコーダが前記使用可能信号を生成するよう
   に符号化されたＩｔ　Ｏ〜１を含むことを特徴とする特
   許請求の範囲第３項記載の回路。
5. （５）前記桁上げ装置が、各々が前記試験装置からの使
   用可能信号に応答して予め定めた位置数だけ前記第２の
   ２進数の桁を桁上げするように作動可能である複数のス
   イッチのグループからなることを特徴とする特許請求の
   範囲第４項記載の回路。
6. （６）前記第１のレジスタにおけるビット位置の１つが
   １を含まなければ、前記第２のレジスタ装置をクリアす
   るよう作動可能であるクリア装置を設けることを特徴と
   する特許請求の範囲第５項記載載の回路。