JPS5965308A - シ−ケンス制御装置 - Google Patents
シ−ケンス制御装置Info
- Publication number
- JPS5965308A JPS5965308A JP17449882A JP17449882A JPS5965308A JP S5965308 A JPS5965308 A JP S5965308A JP 17449882 A JP17449882 A JP 17449882A JP 17449882 A JP17449882 A JP 17449882A JP S5965308 A JPS5965308 A JP S5965308A
- Authority
- JP
- Japan
- Prior art keywords
- input
- cpu
- output
- control
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、中央演算処理装！（以下ＣＰＵと称する）を
用いた７−ケンス制御装置に関するものである。
用いた７−ケンス制御装置に関するものである。
従来、マイクロプロセントサによりシーケンス制御を実
行する除、王なるマスタＣＰＵにより入出力制御を実行
していた。また、一般に入出力命令は数ピント単位でマ
スタＣＰＵによって実行していた。
行する除、王なるマスタＣＰＵにより入出力制御を実行
していた。また、一般に入出力命令は数ピント単位でマ
スタＣＰＵによって実行していた。
出力の場合、出力状態数ピントと所望の出力との論理和
ケとってから出力命令を実行していた。入力の場合は、
入力命令により入力状態数ピントを得て、所望の入力以
外をマスクする等の処理を行って入力状態を判断してい
た。また、フラグ制御にＫいても、入出力制御とは別に
、マスタＣＰＵで論理和あるいは論理債等の操作を行っ
ていた。
ケとってから出力命令を実行していた。入力の場合は、
入力命令により入力状態数ピントを得て、所望の入力以
外をマスクする等の処理を行って入力状態を判断してい
た。また、フラグ制御にＫいても、入出力制御とは別に
、マスタＣＰＵで論理和あるいは論理債等の操作を行っ
ていた。
しかしながら、マスタＣＰＵで入出力制御をすべて実行
しているので、入出力命令毎に同様な命令をくり返丁必
要があった。そのため、マスクＣＰＵの負担が大きく、
プログラムが複雑になり、プログラムミスの危険性が大
きいといった欠点があつた。また、フラグ管理１ｊ６い
ても入出力制御と同様な処理を行わなければならないと
いった欠点があ つ ブこ。
しているので、入出力命令毎に同様な命令をくり返丁必
要があった。そのため、マスクＣＰＵの負担が大きく、
プログラムが複雑になり、プログラムミスの危険性が大
きいといった欠点があつた。また、フラグ管理１ｊ６い
ても入出力制御と同様な処理を行わなければならないと
いった欠点があ つ ブこ。
不発明の目的は、上述した点に鑑み、改良さ扛ＣＰＵと
、スレーブＣＰＵのランダムアクセスメモリ（以下ｌｔ
ＡＭと称する〕に入出力ボート状１．Ｒ＋ ２６よびマ
スタＣＰＵで用いるフラグ状ＢＹ記憶する手段と、マス
タＣＰＵによりｉｉｌ記ｉｔＡＭに化１．ｄシた入出力
ボート状態Ｂよひ７ラグ状思馨制御夏更あるいは倹森す
る制御手段と、スレーブＣＰＵが常時入出力状態をり７
レン／ユする手段とを持ち、スレーブＣＰＵの）ＬＡＭ
に配列した識別番号を、マスタＣＰＵがスレーブＣＰＵ
に要求することにより、入力状部、出力状展、フラグ類
等の統一的な管理がＦｊＪ能となり、マスクＣＰＵ側で
は所望のボートあるいはフラグのみを変更あるいは検介
１−ることかＥＪ能となり、かつ入力、出力、フラグの
区別なく同一マクロ命令により実行可能となり、入出力
制御が容易となる。
、スレーブＣＰＵのランダムアクセスメモリ（以下ｌｔ
ＡＭと称する〕に入出力ボート状１．Ｒ＋ ２６よびマ
スタＣＰＵで用いるフラグ状ＢＹ記憶する手段と、マス
タＣＰＵによりｉｉｌ記ｉｔＡＭに化１．ｄシた入出力
ボート状態Ｂよひ７ラグ状思馨制御夏更あるいは倹森す
る制御手段と、スレーブＣＰＵが常時入出力状態をり７
レン／ユする手段とを持ち、スレーブＣＰＵの）ＬＡＭ
に配列した識別番号を、マスタＣＰＵがスレーブＣＰＵ
に要求することにより、入力状部、出力状展、フラグ類
等の統一的な管理がＦｊＪ能となり、マスクＣＰＵ側で
は所望のボートあるいはフラグのみを変更あるいは検介
１−ることかＥＪ能となり、かつ入力、出力、フラグの
区別なく同一マクロ命令により実行可能となり、入出力
制御が容易となる。
以Ｆ、図面にハつぃて不発り」を詳δｉｉｌに説明する
。
。
ｕＸ ｉ Ｌに１に不発明を実現するためのプロセンｆ
ｊＸｌ況をボ丁。ここで、マスタＣＰＵ ／／は％例え
ばインテル社１７０１Ｋ、スｌ／−プＣＰＵ２／、 ｎ
ｕよびｎは回じくインテル社１ｒ７４！／←よるＣＰＵ
である。これらのＣＰＵは、インテル社クングルボード
コンピュータＳＩ’３Ｃ５６９を使っている。本発明の
実施例では、これらのコンピュータを、例えば俵写機の
装置用として使っており、第１スレーブＣＰＵ 、？／
は操作部の入出力を制御しｂ ８１！−２スレーブＣＰ
Ｕ ＃は原４１、ｂ読ｊＩＩり用のリーダをルリ御し、
第３スレーグＣＰＵｎはプリンタの入出力をＮ’ｌＪ−
する。両スレーブＣＩ’Ｕ ２１およびｎには、それぞ
れ、を個のＩ ／ Ｏエキスパンダ３１〜ｊ７Ｒよびグ
ｌ〜〃が具わっている。
ｊＸｌ況をボ丁。ここで、マスタＣＰＵ ／／は％例え
ばインテル社１７０１Ｋ、スｌ／−プＣＰＵ２／、 ｎ
ｕよびｎは回じくインテル社１ｒ７４！／←よるＣＰＵ
である。これらのＣＰＵは、インテル社クングルボード
コンピュータＳＩ’３Ｃ５６９を使っている。本発明の
実施例では、これらのコンピュータを、例えば俵写機の
装置用として使っており、第１スレーブＣＰＵ 、？／
は操作部の入出力を制御しｂ ８１！−２スレーブＣＰ
Ｕ ＃は原４１、ｂ読ｊＩＩり用のリーダをルリ御し、
第３スレーグＣＰＵｎはプリンタの入出力をＮ’ｌＪ−
する。両スレーブＣＩ’Ｕ ２１およびｎには、それぞ
れ、を個のＩ ／ Ｏエキスパンダ３１〜ｊ７Ｒよびグ
ｌ〜〃が具わっている。
マスクＣＰＵ１／は、複数のクーケンス制御タスク群と
こｎらタスクを１．？理するリアルタイムモニタ機能を
有する。マスタＣＰＵ ／／とスレーブＣＰＵ２／、、
２ＪＲよび刀のそれぞれとのＩ１０プロトコルは、各ス
Ｖ −フＣＰＵ 内ＣあルテータパスバンファＬＤＢＢ
Ｊを１ｌｉｆじて行う。初込みは、マスタｃｐｕ ／／
の１ｔｓＴＺ５にプログラムインターバルタイマ（１に
２３；３−５）Ｓｔからの２Ｊｍａクロンク割込１ａ号
５３を供給するごとによって行う。この割込みは、第３
図で後述する英行制御マタロの＠ＷＡｉ’ｌ’が発せら
れたときにカウントする割込みである。プログラマブル
インターラプトコントローラ（ｌＪ”２ｊ９Ａ） ６／
を介して、スレーブＣＰＵ ２／からり割込化＋ｉ６３
およびドラムクロンクパルス割込信号６ｊをマスタＣＰ
Ｕ ／／に供給する。スＶ−プＣＰＵ ２／からり割込
信号６３は、操作部（キーボード） ７／からデータ転
送の要求があったとぎに発生する。ドラムクロンクパル
ス割込毎号６Ｓは、プリンタの感光ドラム（図示セず）
のＬｇＩ鴨角に依存するクロンク割込（ｇ号であり、後
に述べる第３図のＯＩＷＡＩＴのマクロ命令が発セらｔ
たとぎにカウントする′＠）」込みである。
こｎらタスクを１．？理するリアルタイムモニタ機能を
有する。マスタＣＰＵ ／／とスレーブＣＰＵ２／、、
２ＪＲよび刀のそれぞれとのＩ１０プロトコルは、各ス
Ｖ −フＣＰＵ 内ＣあルテータパスバンファＬＤＢＢ
Ｊを１ｌｉｆじて行う。初込みは、マスタｃｐｕ ／／
の１ｔｓＴＺ５にプログラムインターバルタイマ（１に
２３；３−５）Ｓｔからの２Ｊｍａクロンク割込１ａ号
５３を供給するごとによって行う。この割込みは、第３
図で後述する英行制御マタロの＠ＷＡｉ’ｌ’が発せら
れたときにカウントする割込みである。プログラマブル
インターラプトコントローラ（ｌＪ”２ｊ９Ａ） ６／
を介して、スレーブＣＰＵ ２／からり割込化＋ｉ６３
およびドラムクロンクパルス割込信号６ｊをマスタＣＰ
Ｕ ／／に供給する。スＶ−プＣＰＵ ２／からり割込
信号６３は、操作部（キーボード） ７／からデータ転
送の要求があったとぎに発生する。ドラムクロンクパル
ス割込毎号６Ｓは、プリンタの感光ドラム（図示セず）
のＬｇＩ鴨角に依存するクロンク割込（ｇ号であり、後
に述べる第３図のＯＩＷＡＩＴのマクロ命令が発セらｔ
たとぎにカウントする′＠）」込みである。
−ｔｔ’ｔにより、クーケンス制御のタイミングを決定
する。また、１ｉＴｊスレーブＣＰＵ ２２：Ｊ６よび
３にもインターバルタイマ５１からの１ｍｓクロンク割
込信号Ｓ３を供給する。これは、第Ｓ図の入出力制御マ
クロ＠ ＴＳＥＴが発セらｎたとき、両スレーブＣＰＵ
ｎおよびｎでカウントする＋＝ｙ＋込みである。
する。また、１ｉＴｊスレーブＣＰＵ ２２：Ｊ６よび
３にもインターバルタイマ５１からの１ｍｓクロンク割
込信号Ｓ３を供給する。これは、第Ｓ図の入出力制御マ
クロ＠ ＴＳＥＴが発セらｎたとき、両スレーブＣＰＵ
ｎおよびｎでカウントする＋＝ｙ＋込みである。
以上０） ７ ｏ センサ（苛成により、ネジーケンス
制岬装鐘￥（、ｌ、、：成し、その機ｔａｇには大＞ｊ
ｉＪ して、リアルタイム平行処理と入出力制御機能と
がある。以後単に、モニタと呼ぶことにする。以下に１
本モニタの機１．αについて説明する。
制岬装鐘￥（、ｌ、、：成し、その機ｔａｇには大＞ｊ
ｉＪ して、リアルタイム平行処理と入出力制御機能と
がある。以後単に、モニタと呼ぶことにする。以下に１
本モニタの機１．αについて説明する。
不モニタは、リアルタイム平行処理機能によって、仙々
のアプリケーションについて必要な処理プログラムＺタ
スク単位で設ｂＦフーディングが可能である。不モニタ
にＪ６けるタスク走行レベルの多５１（Ｕは−で、４ｆ
＋ｌＪ 込レベルおよびプログラムレベル（Ｐレベル）
が対応する。タスクには、実行。
のアプリケーションについて必要な処理プログラムＺタ
スク単位で設ｂＦフーディングが可能である。不モニタ
にＪ６けるタスク走行レベルの多５１（Ｕは−で、４ｆ
＋ｌＪ 込レベルおよびプログラムレベル（Ｐレベル）
が対応する。タスクには、実行。
停止ゴｄよひ待機の３つの状ＹＬ目があり、電源投入時
にＧ、を丁べ−Ｃ停止伏屋にある。タスクの実行はＥＮ
ＴＮフルロによりなさｔ１実行中ＷＡＩＴマクロニテ、
早足の完了待ちの状態となりつる。また、実際にはタス
クは割込みによっても実行を待機させられるが、いずれ
の場合でも要因の解しよによって目動的に得開きオ′し
る。Ｐレベルタスク内では、 ｒ！ｉ１述のリアルタイ
ム並行処理は可能であり、１つのクス夕が停止あるいは
待機となったとぎのみ、モニタのラワントロピンスキャ
ニング（順番にタスク要求があるか否かを入力ポート、
メモリフラグでチェックすること）によって、次の要求
タスクが順次起！Ｉのされ実行状態となる。
にＧ、を丁べ−Ｃ停止伏屋にある。タスクの実行はＥＮ
ＴＮフルロによりなさｔ１実行中ＷＡＩＴマクロニテ、
早足の完了待ちの状態となりつる。また、実際にはタス
クは割込みによっても実行を待機させられるが、いずれ
の場合でも要因の解しよによって目動的に得開きオ′し
る。Ｐレベルタスク内では、 ｒ！ｉ１述のリアルタイ
ム並行処理は可能であり、１つのクス夕が停止あるいは
待機となったとぎのみ、モニタのラワントロピンスキャ
ニング（順番にタスク要求があるか否かを入力ポート、
メモリフラグでチェックすること）によって、次の要求
タスクが順次起！Ｉのされ実行状態となる。
第２図にタスクの状ＴｆＡ選移を示す。ここで、実線は
各タスクが実行制御マクロ（ＥＮ’ｌ’ル、 ５ＴＯ
Ｐ。
各タスクが実行制御マクロ（ＥＮ’ｌ’ル、 ５ＴＯ
Ｐ。
ＷＡＩＴ、 ＩＷＡＩＴ、 １ｉｉＳＣＰ ） ’
４発したときの状ｒａ ｄ ＆を示し、点線にモニタが
自動的に行う状態Ｕ移を示°ｒ０停止状態にあるタスク
が他のタスクからＥＮＴｌｔ （エンターノされると実
行可能状態となる。
４発したときの状ｒａ ｄ ＆を示し、点線にモニタが
自動的に行う状態Ｕ移を示°ｒ０停止状態にあるタスク
が他のタスクからＥＮＴｌｔ （エンターノされると実
行可能状態となる。
実行中のタスクが８’ｌ’ＯＩ）マクロな発すると停止
状態となり％ｍｘ’ｒｈるいはＩＷＡＩ Ｔマクロを発
すると待機状ｙ＝４、ＥＳＣＰ Ｃエスケープツマクロ
な発すると実行μ■屈状態となる。待機中のタスクがタ
イムアンプとなると、モニタが自動的に実行可能状態に
する。また、実行可能状態のタスクは、モニタの自動「
Ｉ９なラウンドロビンス牛ヤニングにより実行中となる
。
状態となり％ｍｘ’ｒｈるいはＩＷＡＩ Ｔマクロを発
すると待機状ｙ＝４、ＥＳＣＰ Ｃエスケープツマクロ
な発すると実行μ■屈状態となる。待機中のタスクがタ
イムアンプとなると、モニタが自動的に実行可能状態に
する。また、実行可能状態のタスクは、モニタの自動「
Ｉ９なラウンドロビンス牛ヤニングにより実行中となる
。
第３図に実行制（財）マクロのフォーマントと機能な示
す。各マクロが各タスクから発せらオすると、リスター
ト命令（Ｒ８Ｔ）よりモニタに１ｌＩＩＩＩＩｉ（Ｉが
移り、モニタが各マクロを！１１ｐａｉｒ ｔ、ｈ機Ｉ
Ｉｄに示’ａ Ｊ’した内容を実行する。＠ＷＡＩＴは
一足Ｉ寺間毎のタイマ割込みによりカウントし、＠工％
Ｉ／ＡＩＴは外部より一定間鰯１の割込（本実施例では
、狽写機のドラムの回転に比例したパルスノにより、モ
ニタがカウントする。
す。各マクロが各タスクから発せらオすると、リスター
ト命令（Ｒ８Ｔ）よりモニタに１ｌＩＩＩＩＩｉ（Ｉが
移り、モニタが各マクロを！１１ｐａｉｒ ｔ、ｈ機Ｉ
Ｉｄに示’ａ Ｊ’した内容を実行する。＠ＷＡＩＴは
一足Ｉ寺間毎のタイマ割込みによりカウントし、＠工％
Ｉ／ＡＩＴは外部より一定間鰯１の割込（本実施例では
、狽写機のドラムの回転に比例したパルスノにより、モ
ニタがカウントする。
入出力制御機能（よ、入力ボート、出力ボートおよびン
フト７ラグの各ポイントを、ン７トおよびハードの両凹
にわたって、共通に認識するためのＬｉｉ別・計号（オ
ーディナル〕を付け、己れらをオンＣ０Ｎ）、オフ（Ｏ
ＦＦ ）およびチェック（ＣＨＥＣＫ）する人出力制御
１マクロにより、アプリケーション１０グラムによる入
出力命令あるいはフラグ管理か極めて答ＪＪＩなものと
している。丁なわち、アプリケーション１０グラムによ
る入出力ｆｌｌ！ｌ ｌ１１４１マクロ命令をモニタが
受け、その処理情報ＬＯＮ、ＯＦＦ。
フト７ラグの各ポイントを、ン７トおよびハードの両凹
にわたって、共通に認識するためのＬｉｉ別・計号（オ
ーディナル〕を付け、己れらをオンＣ０Ｎ）、オフ（Ｏ
ＦＦ ）およびチェック（ＣＨＥＣＫ）する人出力制御
１マクロにより、アプリケーション１０グラムによる入
出力命令あるいはフラグ管理か極めて答ＪＪＩなものと
している。丁なわち、アプリケーション１０グラムによ
る入出力ｆｌｌ！ｌ ｌ１１４１マクロ命令をモニタが
受け、その処理情報ＬＯＮ、ＯＦＦ。
Ｃ１］Ｆ、ＣＫ等ノド誠別留＠ ’ａ’ スＶ−ブＣＰ
Ｕ２／、 ｐ、 ２？に転送する。これらのスレーブ
Ｃ’ＰＵは、各スレーグＣＩ’Ｕ内にあるＩＬＡＭ Ｍ
域に訣別番号に対応する処理情報を記−し、こ７′Ｌを
°ｔ１？にリフレッシュすることによって入出力制御ｙ
ａ′実行する。
Ｕ２／、 ｐ、 ２？に転送する。これらのスレーブ
Ｃ’ＰＵは、各スレーグＣＩ’Ｕ内にあるＩＬＡＭ Ｍ
域に訣別番号に対応する処理情報を記−し、こ７′Ｌを
°ｔ１？にリフレッシュすることによって入出力制御ｙ
ａ′実行する。
第弘図に識別番号（以後オーディナルと呼ぶ）の概念図
を示す。オーディナルとは、ハードウェア側で認識する
端子番号、センナ、アクチュエータ等の番号と、ソフト
ウェア上で認識するボート管号、工１０アドレス、ピン
ト番号とを対応付けて共通のｇお誠を可能にする番号で
ある。さらに。
を示す。オーディナルとは、ハードウェア側で認識する
端子番号、センナ、アクチュエータ等の番号と、ソフト
ウェア上で認識するボート管号、工１０アドレス、ピン
ト番号とを対応付けて共通のｇお誠を可能にする番号で
ある。さらに。
Ｉ１０ボート以外のソフトウェア上のみに形成されるフ
ック類も加え、１０セツサの制御１ポイント全般に拡張
した考え方である。第φ図で示すように、オーディナル
をスレーブＣＰＵ２／、 ａ、 ２？のメモ！Ｊ ＲＡ
Ｍ上に割り当てている。丁なわち、１ＬＡｂｌ上のバイ
ト番号（ＢＹＴＥ Ｎｏ）とピント番号（ＢＩＴ Ｎｏ
）とを第１１−のように決める。本実施例では、入力ポ
ート（Ｌ）ｉ）、出力ボートＬ Ｄｏ ）およびフラグ
にそ才しそれ参バイト（３２ポイントノを割り当ててい
る。
ック類も加え、１０セツサの制御１ポイント全般に拡張
した考え方である。第φ図で示すように、オーディナル
をスレーブＣＰＵ２／、 ａ、 ２？のメモ！Ｊ ＲＡ
Ｍ上に割り当てている。丁なわち、１ＬＡｂｌ上のバイ
ト番号（ＢＹＴＥ Ｎｏ）とピント番号（ＢＩＴ Ｎｏ
）とを第１１−のように決める。本実施例では、入力ポ
ート（Ｌ）ｉ）、出力ボートＬ Ｄｏ ）およびフラグ
にそ才しそれ参バイト（３２ポイントノを割り当ててい
る。
第Ｓ図にこれらのオーディナルを制御する入出力制御マ
クロ命令を示す。スレーブＣＰＵ ２／〜ｊＪはね５５
図のマクロパラメータで第１．第２．・・・・・・とじ
て認識される。各タスクがこれらの入出力制御マクロを
発てると、モニタがそのマクロ命令を解読して機能で示
された内容を実行する。ｆなわち・モニタからスレーブ
ＣＰＵ ２／〜ｎにこれらの情報を引渡し、スレーブＣ
ＰＵ ｇ〜ｎがＩＬＡＭ上のオーディナルン制御する。
クロ命令を示す。スレーブＣＰＵ ２／〜ｊＪはね５５
図のマクロパラメータで第１．第２．・・・・・・とじ
て認識される。各タスクがこれらの入出力制御マクロを
発てると、モニタがそのマクロ命令を解読して機能で示
された内容を実行する。ｆなわち・モニタからスレーブ
ＣＰＵ ２／〜ｎにこれらの情報を引渡し、スレーブＣ
ＰＵ ｇ〜ｎがＩＬＡＭ上のオーディナルン制御する。
情報の引渡しは、マスタＣＰＵ ／１からスレーブＣＰ
Ｕ 、？／〜ｎへの割込みにより行われるが、スＶ−ブ
ＣＰＵ ２／〜ｎではν）１ノ込みレベル以外のプログ
ラムレベルでＩＬＡＭ上の情報を常に工１０ボートにリ
フレッシュすることにより（Ｄｉ、Ｄ。
Ｕ 、？／〜ｎへの割込みにより行われるが、スＶ−ブ
ＣＰＵ ２／〜ｎではν）１ノ込みレベル以外のプログ
ラムレベルでＩＬＡＭ上の情報を常に工１０ボートにリ
フレッシュすることにより（Ｄｉ、Ｄ。
のみ）入出力制御を行っている。第ｆ図で、＠ＴＳＥ’
ｌ’にオーディナルを指定された時間だけオンするマク
ロ命令であり、各タスクはこのマクロ命令を発したのち
オーディナルのオフまで待つ必要Ｇ、ｔない。＠Ｔ８釘
の命令を受けたスレーブＣＰＵは指定のオーディナルを
オンし、Ｔ／端子（第１図）のタイマ割込みにより時間
ンカウントシ、指定時間俊才−ディナルをオフする。し
たがって、各りスフはマスタＣＰＵ ｌ／ ”ｉｌ’実
行されるので時間をカウントする必要はなく、複数のタ
イマのは足が可能である。以上の入出カマクロ命令によ
り、各タスクは工１０ポート、ソフトフラグにかかわら
ず。
ｌ’にオーディナルを指定された時間だけオンするマク
ロ命令であり、各タスクはこのマクロ命令を発したのち
オーディナルのオフまで待つ必要Ｇ、ｔない。＠Ｔ８釘
の命令を受けたスレーブＣＰＵは指定のオーディナルを
オンし、Ｔ／端子（第１図）のタイマ割込みにより時間
ンカウントシ、指定時間俊才−ディナルをオフする。し
たがって、各りスフはマスタＣＰＵ ｌ／ ”ｉｌ’実
行されるので時間をカウントする必要はなく、複数のタ
イマのは足が可能である。以上の入出カマクロ命令によ
り、各タスクは工１０ポート、ソフトフラグにかかわら
ず。
統一的な入出力制御を実現するものである。
【図面の簡単な説明】
第１図は本発明によるクーケンス装置装置を実現−ｆる
ための１０センサ＠成ン示すプロンク図、第２図（Ｊタ
スクの状態遷移図、第３図は実行制御マクロのフォーマ
ントゴｄよび機能を説明するための線図、ε＋！、 ｌ
Ｉ図は職別誉号（オーデイナルノの概念図、第Ｓ ｌ’
ｇ＋は入出力制御マクロ命令ン説明するための線図であ
る。 ／ｌ・・・マスクＣＰσ、 ｌ〜ｎ・・・スレーブＣＰＵ 。 ５１・・・インターバルタイマ。 ５３・・・クロンク割込信号。 ６１・・・プログラマブルインターラットコントローラ
、 Ｕ・・・割込信号。 ６Ｓ・・・ドラムクロンクパルス割込１６号。 特許出願人 キャノン株式会社
ための１０センサ＠成ン示すプロンク図、第２図（Ｊタ
スクの状態遷移図、第３図は実行制御マクロのフォーマ
ントゴｄよび機能を説明するための線図、ε＋！、 ｌ
Ｉ図は職別誉号（オーデイナルノの概念図、第Ｓ ｌ’
ｇ＋は入出力制御マクロ命令ン説明するための線図であ
る。 ／ｌ・・・マスクＣＰσ、 ｌ〜ｎ・・・スレーブＣＰＵ 。 ５１・・・インターバルタイマ。 ５３・・・クロンク割込信号。 ６１・・・プログラマブルインターラットコントローラ
、 Ｕ・・・割込信号。 ６Ｓ・・・ドラムクロンクパルス割込１６号。 特許出願人 キャノン株式会社
Claims (1)
- 【特許請求の範囲】 １〕 マスタＣＰＵと、書込み可能な記ｔｉ ＦＡを有
するスレーブＣＰＵと、ｎｉＪ記記憶部に入出力ボート
状態を記憶する記憶手段と、該記憶した入出力ボート状
態をｔＭＪ 記マスクＣＰＨによりセンスまたは変更す
る制御手段と、前記スレーブＣＰＵにより＃Ｊ記大人出
力ボート状態り７レンシユする手段とを具えたことを１
゛ひ徴とするシーケンス制御装置。 ２〕 マスタＣＰＵと、書込み可能な記１１３都を有す
るスレーブＣＰＵと、前記マスクＣＰＵで用いるフラグ
の状態を前Ｈｅ記憶部に記憶する記憶手段と、該記憶し
たフラグ状態を前記マスタＣＰＵによりセンスまたは変
更する制御手段とを具えたことを特徴とするシーケンス
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17449882A JPS5965308A (ja) | 1982-10-06 | 1982-10-06 | シ−ケンス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17449882A JPS5965308A (ja) | 1982-10-06 | 1982-10-06 | シ−ケンス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5965308A true JPS5965308A (ja) | 1984-04-13 |
Family
ID=15979538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17449882A Pending JPS5965308A (ja) | 1982-10-06 | 1982-10-06 | シ−ケンス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5965308A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01226068A (ja) * | 1988-03-07 | 1989-09-08 | Sharp Corp | マスタ・スレーブｃｐｕシステム |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52115984A (en) * | 1976-03-25 | 1977-09-28 | Toyoda Mach Works Ltd | Sequence controller |
| JPS5617401A (en) * | 1979-07-23 | 1981-02-19 | Omron Tateisi Electronics Co | Sequence controller |
| JPS5642804A (en) * | 1979-09-17 | 1981-04-21 | Shinko Electric Co Ltd | Sequence controller |
| JPS56153407A (en) * | 1980-04-30 | 1981-11-27 | Toshiba Corp | Sequential control device |
-
1982
- 1982-10-06 JP JP17449882A patent/JPS5965308A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52115984A (en) * | 1976-03-25 | 1977-09-28 | Toyoda Mach Works Ltd | Sequence controller |
| JPS5617401A (en) * | 1979-07-23 | 1981-02-19 | Omron Tateisi Electronics Co | Sequence controller |
| JPS5642804A (en) * | 1979-09-17 | 1981-04-21 | Shinko Electric Co Ltd | Sequence controller |
| JPS56153407A (en) * | 1980-04-30 | 1981-11-27 | Toshiba Corp | Sequential control device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01226068A (ja) * | 1988-03-07 | 1989-09-08 | Sharp Corp | マスタ・スレーブｃｐｕシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3665404A (en) | Multi-processor processing system having interprocessor interrupt apparatus | |
| US3651482A (en) | Interlocking data subprocessors | |
| US5452469A (en) | Command performing order change over system based on information contained in executed command in a data processor | |
| US5170471A (en) | Command delivery for a computing system for transferring data between a host and subsystems with busy and reset indication | |
| US5968159A (en) | Interrupt system with fast response time | |
| JPH01219982A (ja) | Ｉｃカード | |
| GB2580135A (en) | Handling exceptions in a multi-tile processing arrangement | |
| KR100776608B1 (ko) | 컴퓨팅 시스템 | |
| US7024495B2 (en) | Programmable controller | |
| JPS5965308A (ja) | シ−ケンス制御装置 | |
| JPH05108548A (ja) | Ｄｍａコントローラ | |
| JPS6319058A (ja) | メモリ装置 | |
| JPH01274267A (ja) | 同期化方法 | |
| JPS5965307A (ja) | シ−ケンス制御装置 | |
| KR900005284B1 (ko) | 마이크로 컴퓨터 | |
| JPS5965306A (ja) | シ−ケンス制御装置 | |
| JPS59180618A (ja) | 周辺装置のプログラム・ロ−デイング制御方式 | |
| JPH0319582B2 (ja) | ||
| US20050102575A1 (en) | Apparatus and method for using variable end state delay to optimize JTAG transactions | |
| GB2107091A (en) | Device for data processing | |
| KR890002759A (ko) | 데이타요소의 수정장치 및 그 방법 | |
| JP2597409B2 (ja) | マイクロコンピュータ | |
| JP2508026B2 (ja) | タイマ制御方式 | |
| JP2672599B2 (ja) | コンピュータシステム | |
| Soyata | Improving Our First Parallel CPU Program |