JPS596547B2 - 周波数弁別装置 - Google Patents
周波数弁別装置Info
- Publication number
- JPS596547B2 JPS596547B2 JP51055152A JP5515276A JPS596547B2 JP S596547 B2 JPS596547 B2 JP S596547B2 JP 51055152 A JP51055152 A JP 51055152A JP 5515276 A JP5515276 A JP 5515276A JP S596547 B2 JPS596547 B2 JP S596547B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- shift register
- input signal
- frequency
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Propulsion And Braking For Vehicles (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
この発明は自動列車制御装置（以下ＡＴＣと称する）に
用いられる受信器の周波数弁別装置の改良に関するもの
である。
用いられる受信器の周波数弁別装置の改良に関するもの
である。
一般にＡＴＣは制限速度信号として１０〜１００■ｚの
コード周波数により数ＫＨ２の搬送波を振幅変調して地
上装置から列車に与えている。
コード周波数により数ＫＨ２の搬送波を振幅変調して地
上装置から列車に与えている。
そして列車上の受信器は上記の変調波を復調後、使用さ
れるコード周波数に同調した複数個の同調回路に並列に
入力させることにより、あるコード周波数においては、
同調回路のうち対応した周波数に同調した同調回路のみ
にレベルの大きな出力が得られるようにし、他の同調回
路にはレベルの減衰した出力しか得られないようにして
コード周波数を弁別していた。しかるに上記のコード周
波数は１０〜１００Ｈｚ程度の低い周波数が用いられる
ため上記の同調回路を構成するコイルやコンデンサが構
造的に大きくなる欠点があつた。
れるコード周波数に同調した複数個の同調回路に並列に
入力させることにより、あるコード周波数においては、
同調回路のうち対応した周波数に同調した同調回路のみ
にレベルの大きな出力が得られるようにし、他の同調回
路にはレベルの減衰した出力しか得られないようにして
コード周波数を弁別していた。しかるに上記のコード周
波数は１０〜１００Ｈｚ程度の低い周波数が用いられる
ため上記の同調回路を構成するコイルやコンデンサが構
造的に大きくなる欠点があつた。
またコイルあるいはコンデンサの定数が経年変化により
変化することにより出力レベルが低下する等の欠点もあ
つた。この発明はかかる欠点を除去するためになされた
もので、詳しくはこの発明においては入力信号の周期を
計数することにより入力信号の周波数を弁別している。
すなわち内部に設けた基準発振器により入力信号より充
分高い周波数のクロックパルスを発生させておき入力信
号をゲート時間としてクロックパルスの数を計数すれば
得られたパルスの数が入力信号の周期に比例する原理に
基づいている。
変化することにより出力レベルが低下する等の欠点もあ
つた。この発明はかかる欠点を除去するためになされた
もので、詳しくはこの発明においては入力信号の周期を
計数することにより入力信号の周波数を弁別している。
すなわち内部に設けた基準発振器により入力信号より充
分高い周波数のクロックパルスを発生させておき入力信
号をゲート時間としてクロックパルスの数を計数すれば
得られたパルスの数が入力信号の周期に比例する原理に
基づいている。
以下第１図によりこの発明の一実施例を説明する。第１
図において１は周波数弁別回路に入力されする入力信号
。
図において１は周波数弁別回路に入力されする入力信号
。
２は一分周回路であり、入力信号の２
）マーク・スペース比が一定でない場合、入力信号
をそのままゲート時間として計数を行なうと誤差が生じ
るため入力信号１を一に分周することにより周期そのも
のをゲート時間としている。
）マーク・スペース比が一定でない場合、入力信号
をそのままゲート時間として計数を行なうと誤差が生じ
るため入力信号１を一に分周することにより周期そのも
のをゲート時間としている。
３は基準発振器であり計数の基準となるクロツクパルス
ＣＰを発生させる。
ＣＰを発生させる。
４は同期回路であり入力信号がＳ１″からゞ０″に変化
した直後のクロツクパルスを１パルスだけ出力として出
すように構成されている。
した直後のクロツクパルスを１パルスだけ出力として出
すように構成されている。
このような同期回路は、第３図に示すようにＤフリツプ
フロツプ２ケを用いて容易に構成できる。
フロツプ２ケを用いて容易に構成できる。
以下第３図に基づき説明する。第３図においてＦＦｌは
第１のフリツプフロツプ、ＦＦ２は第２のフリツプフロ
ツプ、ＩＮＶはインバータ、Ｐ，は入力信号、ＰＯは出
力信号、ＰＣＬはクロツクパルス、ＦｌＯは第１のフリ
ツプフロツプＦＦｌの出力を示す。
二今、入力信号Ｐ，が１ビから１０”
に変化するとＰ１（『０１から６１１に変化するので第
１のフリツプフロツプＦＦｌのりセツト状態は解除され
クロツクパルスＰＣＬが受付可能となる。従つてその直
後のクロツクパルスＰｃＬＯ）８０゛から１ｒ′二の立
上りにより、第１のフリツプフロツプＦＦｌの出力Ｆｌ
Ｏは″０１から６Ｆ゛に立上り、第２フリツプフロツプ
ＦＦ２のトリガ信号となる。従つて出力Ｐ。は６０″か
ら“１゛に立上る。クロツクパルスＰ。Ｌが６１゛から
″０゛に立下ると、 ５第２のフリップフロツプＦＦ２
はりセツト状態となるので、出力Ｐ。も″１”から００
″に立下る。第４図はそのタイムチヤートを示している
。５は第１のシフトレジスタでありトリガ端子Ｔにクロ
ツクパルスＣＰが印加される毎に入力端子３ＳＩの状態
を続み込むとともに、これを順次、後段にシフトしてゆ
く。
第１のフリツプフロツプ、ＦＦ２は第２のフリツプフロ
ツプ、ＩＮＶはインバータ、Ｐ，は入力信号、ＰＯは出
力信号、ＰＣＬはクロツクパルス、ＦｌＯは第１のフリ
ツプフロツプＦＦｌの出力を示す。
二今、入力信号Ｐ，が１ビから１０”
に変化するとＰ１（『０１から６１１に変化するので第
１のフリツプフロツプＦＦｌのりセツト状態は解除され
クロツクパルスＰＣＬが受付可能となる。従つてその直
後のクロツクパルスＰｃＬＯ）８０゛から１ｒ′二の立
上りにより、第１のフリツプフロツプＦＦｌの出力Ｆｌ
Ｏは″０１から６Ｆ゛に立上り、第２フリツプフロツプ
ＦＦ２のトリガ信号となる。従つて出力Ｐ。は６０″か
ら“１゛に立上る。クロツクパルスＰ。Ｌが６１゛から
″０゛に立下ると、 ５第２のフリップフロツプＦＦ２
はりセツト状態となるので、出力Ｐ。も″１”から００
″に立下る。第４図はそのタイムチヤートを示している
。５は第１のシフトレジスタでありトリガ端子Ｔにクロ
ツクパルスＣＰが印加される毎に入力端子３ＳＩの状態
を続み込むとともに、これを順次、後段にシフトしてゆ
く。
Ｎ１、Ｎ２、Ｎ３はそれぞれ入力端子より数えてＮ，、
Ｎ２、Ｎ３番目の出力端子を表わしておりＮ１〈Ｎ２く
Ｎ３とする。さらにπはりセツト端子であリリセツト端
子πが″０１４・のときは上記第１のシフトレジスタ５
はりセツトされてトリガ端子にクロツクパルスが印加さ
れても動作せず逆にりセツト端子百が”１”のときのみ
上記の動作を行なう。６，７，８は上記第１のシフトレ
ジスタ５の出力端子Ｎ１、Ｎ２、Ｎ３それぞれに対応し
て設けられ、上記出力端子の出力によりセツトされるフ
リツプフロツプで、第２のシフトレジスタ１０の出力端
子ＮＯの出力によりりセツトされる。
Ｎ２、Ｎ３番目の出力端子を表わしておりＮ１〈Ｎ２く
Ｎ３とする。さらにπはりセツト端子であリリセツト端
子πが″０１４・のときは上記第１のシフトレジスタ５
はりセツトされてトリガ端子にクロツクパルスが印加さ
れても動作せず逆にりセツト端子百が”１”のときのみ
上記の動作を行なう。６，７，８は上記第１のシフトレ
ジスタ５の出力端子Ｎ１、Ｎ２、Ｎ３それぞれに対応し
て設けられ、上記出力端子の出力によりセツトされるフ
リツプフロツプで、第２のシフトレジスタ１０の出力端
子ＮＯの出力によりりセツトされる。
９は上記出力端子Ｎ１、Ｎ２、Ｎ３の出力の論理和を第
２のシフトレジスタ１０に入力する論理和回路、１１〜
１３は上記フリツプフロツプの出力を入力とし、かつ同
期回路４の出力をトリガ入力とするラツチ回路であり、
トリガ端子Ｔの入力が“０”から”１゛に変化するとき
にデータ端子入力Ｄの値をそのまま読み込み、次に再び
トリガ端子入力が″０”から”１″に変化するまでその
値を保持する。
２のシフトレジスタ１０に入力する論理和回路、１１〜
１３は上記フリツプフロツプの出力を入力とし、かつ同
期回路４の出力をトリガ入力とするラツチ回路であり、
トリガ端子Ｔの入力が“０”から”１゛に変化するとき
にデータ端子入力Ｄの値をそのまま読み込み、次に再び
トリガ端子入力が″０”から”１″に変化するまでその
値を保持する。
第１図および第２図により動作を説明する。
第２図に示すように入力信号１力げ１゛から１０゛に変
化すると、同期回路４の出力ＤＰがクロツクパルスＣＰ
に同期して出力されこれが第１のシフトレジスタ５に入
力される。一方一分周器の出力ＲＰは入力信号が６１゛
から６０゛゜に変化すると６０゛から″ｒ゛に変化して
、第１のシフトレジスタ５の動作が開始される。すなわ
ち第１のシフトレジスタの入力端子ＳＩから″１″が読
み込まれこれが順次シフトされてゆく。ここで入力端子
ＳＩは１周期（ＲＰが６Ｆ゛の間）に１回だけし力げ１
゛とならないので入力端子ＳＩからは６１゛に続いて１
０゛が読み込まれクロツクパルスＣＰにより順次シフト
されることになる。さて入力端子ＳＩに６１１が読み込
まれてからクロツクパルスＣＰがＮ１ケ印加されると第
１のシフトレジスタ５の出力端子Ｎ１に″１″が現われ
、これによりフリツプ、フ田ンプ６がセツトされると同
時に第２のシフトレジスタ１０の入力端子ＳＩから″１
゛が読みこまれ第２のシフトレジスタ１０の中をシフト
される。さらに第２のシフトレジスタ１０に６１゛が読
み込まれるタイミングからクロツクパルスがＮ。ケ印加
されると出力ＮＯに゛ピが現われこれによりフリツプ、
フロツプ６はりセツトされる。同様な動作がシフトレジ
スタ５のシフト数がＮ２ケおよびＮ３ケになつたときに
行なわれる。
化すると、同期回路４の出力ＤＰがクロツクパルスＣＰ
に同期して出力されこれが第１のシフトレジスタ５に入
力される。一方一分周器の出力ＲＰは入力信号が６１゛
から６０゛゜に変化すると６０゛から″ｒ゛に変化して
、第１のシフトレジスタ５の動作が開始される。すなわ
ち第１のシフトレジスタの入力端子ＳＩから″１″が読
み込まれこれが順次シフトされてゆく。ここで入力端子
ＳＩは１周期（ＲＰが６Ｆ゛の間）に１回だけし力げ１
゛とならないので入力端子ＳＩからは６１゛に続いて１
０゛が読み込まれクロツクパルスＣＰにより順次シフト
されることになる。さて入力端子ＳＩに６１１が読み込
まれてからクロツクパルスＣＰがＮ１ケ印加されると第
１のシフトレジスタ５の出力端子Ｎ１に″１″が現われ
、これによりフリツプ、フ田ンプ６がセツトされると同
時に第２のシフトレジスタ１０の入力端子ＳＩから″１
゛が読みこまれ第２のシフトレジスタ１０の中をシフト
される。さらに第２のシフトレジスタ１０に６１゛が読
み込まれるタイミングからクロツクパルスがＮ。ケ印加
されると出力ＮＯに゛ピが現われこれによりフリツプ、
フロツプ６はりセツトされる。同様な動作がシフトレジ
スタ５のシフト数がＮ２ケおよびＮ３ケになつたときに
行なわれる。
ここでシフト数がＮ３ケのときの動作について見るとフ
リツプ、フロツプ８の出力Ｆ３が″１１の間に一分周器
の出力ＲＰが１１゛から″０゛に変化している。したが
つてラツチ回路１３のデ一ータ端子入力Ｄが６１１のと
きトリガ入力すなわち同期回路４の出力ＤＰが印加され
るのでラツチ回路１３の出力１６は６１１となる。次に
上記出力ＤＰは一分周器の出力ＲＰが゛Ｏ゛から６１゛
に変化するときに現われるがこのときはフリツプフロツ
プ３の出力Ｆ３は″０”となつているので今度はラツチ
回路１３の出力１６は１０゛となる。
リツプ、フロツプ８の出力Ｆ３が″１１の間に一分周器
の出力ＲＰが１１゛から″０゛に変化している。したが
つてラツチ回路１３のデ一ータ端子入力Ｄが６１１のと
きトリガ入力すなわち同期回路４の出力ＤＰが印加され
るのでラツチ回路１３の出力１６は６１１となる。次に
上記出力ＤＰは一分周器の出力ＲＰが゛Ｏ゛から６１゛
に変化するときに現われるがこのときはフリツプフロツ
プ３の出力Ｆ３は″０”となつているので今度はラツチ
回路１３の出力１６は１０゛となる。
他のフリツプ、フロツプ６，７については出力Ｆｌ，Ｆ
２が６「゛のときに同期回路の出力ＤＰが現われないの
でラツチ回路１１，１２の出力１３，１４は６０゛のま
ま変化しない。すなわち入力信号の周期がクロツクパル
スＣＰの周期のＮ３倍と（Ｎ３＋ＮＯ）倍の間にあれば
ラツチ回路１３は交互に“１− ”０″を読みこむ。こ
れにより出力端子１４，１５，１６のうち１６のみに交
番信号が現われるので入力信号のコード周波数（周期）
を弁別することができる。一般に周波数弁別装置は、各
コード周波数の中心値に対して一定比率の周波数のみを
通過させている。
２が６「゛のときに同期回路の出力ＤＰが現われないの
でラツチ回路１１，１２の出力１３，１４は６０゛のま
ま変化しない。すなわち入力信号の周期がクロツクパル
スＣＰの周期のＮ３倍と（Ｎ３＋ＮＯ）倍の間にあれば
ラツチ回路１３は交互に“１− ”０″を読みこむ。こ
れにより出力端子１４，１５，１６のうち１６のみに交
番信号が現われるので入力信号のコード周波数（周期）
を弁別することができる。一般に周波数弁別装置は、各
コード周波数の中心値に対して一定比率の周波数のみを
通過させている。
今コード周波数の中心値をｆ１、帯域巾を２ｋｆ１第１
のシフトレジスタのシフト数をＮｌ，第２のシフトレジ
スタのシフト数をｎ１とすると、となり、となつて、第
２のシフトレジスタのシフト数は第１のシフトレジスタ
のシフト数に比例する。
のシフトレジスタのシフト数をＮｌ，第２のシフトレジ
スタのシフト数をｎ１とすると、となり、となつて、第
２のシフトレジスタのシフト数は第１のシフトレジスタ
のシフト数に比例する。
従つて、帯域巾を各コード周波数に対して一定の比率に
する場合には、シフトレジスタ５のシフト数（Ｎｌ，Ｎ
２，Ｎ３）に比例した値としなければならないが、これ
は第２のシフトレジスタ１０の出立端子を別々にするこ
とにより実現できるのは明らかである。また上記実施例
ではコード周波数が３種類の場合を示しているがコード
周波数が３種類以上となるときはそれぞれフリツプフロ
ツプ６，７，８に相当するフリツプ、フロツプおよびラ
ツチ回路１１，１２，１３に相当するラツチ回路を増加
すれば良い０上記のようにコード周波数の弁別をデイジ
タル的に処理することができるので従来例のように構成
素子の経年変化により、特性変化を受けることはない。
する場合には、シフトレジスタ５のシフト数（Ｎｌ，Ｎ
２，Ｎ３）に比例した値としなければならないが、これ
は第２のシフトレジスタ１０の出立端子を別々にするこ
とにより実現できるのは明らかである。また上記実施例
ではコード周波数が３種類の場合を示しているがコード
周波数が３種類以上となるときはそれぞれフリツプフロ
ツプ６，７，８に相当するフリツプ、フロツプおよびラ
ツチ回路１１，１２，１３に相当するラツチ回路を増加
すれば良い０上記のようにコード周波数の弁別をデイジ
タル的に処理することができるので従来例のように構成
素子の経年変化により、特性変化を受けることはない。
また構成素子に集積回路（ＩＣ）を用いることにより小
型化が容易である。
型化が容易である。
第１図はこの発明の一実施例を示す構成図、第２図はこ
の発明の動作を説明するための説明図、第３図は同期回
路の一例を示す構成図、第４図は第３図の同期回路のタ
イムチヤートを示す図である。 図において１は入力信号、２は一分周回路、３ゝ
２は基準発振器、４は同期回路、５は第１のシフトレジ
スタ、６，７，８はフリツプフロツプ、９は論理和回路
、１０は第２のシフトレジスタ、１１１２，１３はラツ
チ回路である。
の発明の動作を説明するための説明図、第３図は同期回
路の一例を示す構成図、第４図は第３図の同期回路のタ
イムチヤートを示す図である。 図において１は入力信号、２は一分周回路、３ゝ
２は基準発振器、４は同期回路、５は第１のシフトレジ
スタ、６，７，８はフリツプフロツプ、９は論理和回路
、１０は第２のシフトレジスタ、１１１２，１３はラツ
チ回路である。
Claims (1)
- １ 所定周波数のクロックパルスを発生する基準発振器
と、周波数が弁別されるべき入力信号の立下り変化を上
記クロックパルスに同期させて上記入力信号の１周期当
り１個のパルスを発生させる同期回路と、上記入力信号
を１／２分周する１／２分周回路と、上期同期回路の出
力信号を順次シフトし、かつ上記１／２分周回路の出力
をリセット信号とする第１のシフトレジスタと、上記第
１のシフトレジスタの出力端子のそれぞれに対応してつ
ながり、かつ上記出力端子からの出力信号によりそれぞ
れセットされる複数個のフリップフロップと、その出力
端子が上記複数個のフリップフロップのリセット端子に
それぞれつながり、かつ上記クロックパルスが発生され
るごとに上記第１のシフトレジスタの出力信号を順次シ
フトする第２のシフトレジスタと、上記フリップフロッ
プの出力を入力とし、かつ上記同期回路の出力をトリガ
入力とする複数個のラッチ回路とからなり、上記入力信
号の周期が所定の範囲内にあるときに、上記複数個のラ
ッチ回路のいずれか一つから上記入力信号に同期した出
力を得るようにしたことを特徴とする周波数弁別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51055152A JPS596547B2 (ja) | 1976-05-14 | 1976-05-14 | 周波数弁別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51055152A JPS596547B2 (ja) | 1976-05-14 | 1976-05-14 | 周波数弁別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52138167A JPS52138167A (en) | 1977-11-18 |
| JPS596547B2 true JPS596547B2 (ja) | 1984-02-13 |
Family
ID=12990769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51055152A Expired JPS596547B2 (ja) | 1976-05-14 | 1976-05-14 | 周波数弁別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596547B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0342757U (ja) * | 1989-08-29 | 1991-04-23 |
-
1976
- 1976-05-14 JP JP51055152A patent/JPS596547B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0342757U (ja) * | 1989-08-29 | 1991-04-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52138167A (en) | 1977-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4100531A (en) | Bit error rate measurement above and below bit rate tracking threshold | |
| EP0199448A2 (en) | Frequency and phase error determination apparatus | |
| JPS61296843A (ja) | コ−ド化デイジタル・デ−タ用信号対雑音比指数生成装置および方法 | |
| EP0338659A1 (en) | Frequency counter | |
| US6502050B1 (en) | Measuring a minimum lock frequency for a delay locked loop | |
| JPH0282835A (ja) | ディジタル信号受信装置 | |
| US4229824A (en) | Method and apparatus for synchronizing electrical signals | |
| US4686482A (en) | Clock signal arrangement for regenerating a clock signal | |
| SU1329631A3 (ru) | Устройство дл формировани сигнала псевдоошибки | |
| US4163946A (en) | Noise-immune master timing generator | |
| JPS596547B2 (ja) | 周波数弁別装置 | |
| US4573024A (en) | PLL having two-frequency VCO | |
| GB2157904A (en) | Clock generator for digital demodulators | |
| JP3357208B2 (ja) | 同期信号発生装置 | |
| US5850161A (en) | Digital FM demodulator using pulse generators | |
| US5656958A (en) | Frequency synthesizing device | |
| JPS5826241B2 (ja) | 周波数選別回路 | |
| JPS61239740A (ja) | 同期信号検出装置 | |
| JP3344530B2 (ja) | デジタル信号伝送方法およびデジタル信号復調装置 | |
| US3543177A (en) | Digital frequency comparator | |
| JPS596542B2 (ja) | パルス受信回路 | |
| SU1758846A1 (ru) | Генератор опорной частоты | |
| JPS5949745B2 (ja) | クロック選択方式 | |
| JPS58129864A (ja) | 位相変調信号の復調装置 | |
| JPS5922466A (ja) | バイ・フエ−ズ・デジタル変調信号の復調方法 |