JPS5966142A - 識別用回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、半導体基板上に形成される識別用回路に関
する。

従来より、ＭＯＳ　（金属絶縁物半導体）集積回路では
、プローブ検査時の銅当状態をチェックする方法として
、ＭＯＳＦＥＴのソース又はドレイン側の拡散層を利用
し、半導体基板と拡散層間の１）　Ｎ接合ダイオードに
順方向電流を流して針当チェックをしている。

第１図には、その回路図が示され、第２図にはその等価
回路図が示されている。　同図に示すように、パッドＰ
Ｉ（ヒュース溶断用電極兼識別チェック電極）は、同一
半導体基板上の他の回路Ｃ１内の拡散層に接続されてい
るため、ヒユーズＦの溶断を確認するためには、ＭＯ３
ＦＥＴＱを信号φでオン状態にして、Ｖｓｓとツマ、ド
Ｐ１間−での導通の有無をチェックする必要かあり、複
雑なものとなる。

なお、第２図において、ダイオードＤ２は、他の回路Ｃ
内のＭＯＳＦＥＴの拡散層と半導体基板間に介在する寄
生ダイオードである。

この発明の目的は、ヒユーズ溶断の有無の確認が容易に
できる識別用回路を提供することにある。

以下、この発明を実施例とともに詳細に説明する。

第３図には、この発明の一実施例の回路図が示され、第
４図には、その等価回路図が示されている。

この実施例では、パッドＰ１と半導体基板バイアス用パ
ッド２２間に存在するＰＮ接合を１つのみとする。この
ＰＮ接合は、ヒユーズ導通して上記バッドＰＩ、Ｐ２間
に接続される様にする。

すなわち、パッドＰｉ、Ｐ２間に流れる電流は、常にヒ
ユーズＦを経由するものとし、パッドＰ１に接続される
他の回路は、すべて第３図に示すようなゲート入力回路
とする。

なお、第４図において、Ｃ［は他の回路Ｃにおける半導
体基板とゲート間の容量である。

ヒユーズＦの溶断時には、パッドＰ１に電源電圧Ｖｃｃ
を印加し、電流制御用ＭＯ３ＦＥＴＱのゲート信号φに
より、上記ＭＯ３ＦＥＴＱをオンとしてヒユーズＦに溶
断電流を流す。

ヒュース熔断後の確認は、半導体基板と同一電位のパッ
ドＰ２に対してパッドＰ１をより低い電圧レベルに保持
して、半導体基板と拡散層とで構成されたＰＮ接合ダイ
オードＤ１に順方向電流が流れるような極性の電圧を与
え、上記ヒユーズＦを溶断したならば、電流が流れない
ことを確認する。

この実施例では、ヒユーズＦの溶断の有無の確認は、半
導体基板とその半導体基板に形成された拡散層によるＰ
Ｎ接合を利用するため、確認が容易であるとともに、テ
スト時間を短くでき、信頼性を高めることができる。

この発明は、前記実施例に限定されない。

ヒユーズＦは、レーザー光線により両電極間（アルミニ
ュウム−アルミニュウム又はアルミニュウム−ポリシリ
コン間）を短絡するようにするものとしてもよい。この
場合、ヒユーズを短絡させる前に、パッドＰ１が他電極
とオーブン状態にしておき、半導体基板との間にＰＮ接
合ダイオードを介した閉回路を構成するようにすること
もできる。

【図面の簡単な説明】

第１図は、従来技術の一例を示す回路図、第２図は、そ
の等価回路図、 第３図は、この発明の一実施例を示す回路図、第４図は
、その等価回路図である。 ＰＬ、Ｐ２・・パッド、Ｆ・・ヒユーズ、ＤＩ。 Ｄ２・　・ダイオード、Ｑ・　・ＭＯＳ　Ｆ　ＥＴ・′
″↑°　・へ ・　　　　　′＼ 代理人弁理士　薄１）＋＋ト幸　−１ 〜 第　　１　　図 第　　３　　図 第　　／ｌ　　図

Claims (1)

【特許請求の範囲】
1. 半導体基板上に形成された識別用端子が、他の電ｆｉ（
   半導体基板を含む）から電気的に絶縁され、又は電気的
   閉回路を構成することを特徴とする識別用回路。