JPS5968028A - 信号変換器及び電子回路 - Google Patents
信号変換器及び電子回路Info
- Publication number
- JPS5968028A JPS5968028A JP58150966A JP15096683A JPS5968028A JP S5968028 A JPS5968028 A JP S5968028A JP 58150966 A JP58150966 A JP 58150966A JP 15096683 A JP15096683 A JP 15096683A JP S5968028 A JPS5968028 A JP S5968028A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- voltage
- supply voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
用途の分野
本発明は、広く言えば、半導体集積回路に適し□”た信
号変換器に関するものであシ、一層特定して言えば、所
定の電圧レベルの入力電圧を異なる電圧レベルの出力電
圧に変換するような変換器であって、第1のバイポーラ
トランジスタがエミッタと、入力信号を受は取るための
ベースと、第1の゛電圧源に結合されたコレクタとを有
し、同じ極性の第2のバイポーラトランジスタがエミッ
タと、ベースと、出力信号を出力するコレクタとを有し
、第1のインピーダンス要素が第1のトランジスタのエ
ミッタと第2のトランジスタのコレクタとの・□間を結
ぶ変換器に関するものである。
号変換器に関するものであシ、一層特定して言えば、所
定の電圧レベルの入力電圧を異なる電圧レベルの出力電
圧に変換するような変換器であって、第1のバイポーラ
トランジスタがエミッタと、入力信号を受は取るための
ベースと、第1の゛電圧源に結合されたコレクタとを有
し、同じ極性の第2のバイポーラトランジスタがエミッ
タと、ベースと、出力信号を出力するコレクタとを有し
、第1のインピーダンス要素が第1のトランジスタのエ
ミッタと第2のトランジスタのコレクタとの・□間を結
ぶ変換器に関するものである。
背景技術
いくつかの従来の信号変換器では、第1の電圧源と、値
が一層低い第2の電圧源との間に2個以上のバイポーラ
トランジスタを互いに直列に接続したものを有する要素
スタックを用いて電圧の変換を行なっている。エスプラ
ツ) (s、platt ) 他の米国特許第8778
640号(シグナル ボルテイン レベル トランスレ
イテインク サーキットJ’□′(Signal Vo
ltage Level Translating 0
irouit)はこのような変換器を開示している。而
してこの変換器では、−次スタック内の第1のNPNト
ランジスタのベースに加えられた入力電圧がこの一次ス
タック内の第2のNPN )ランジスタのコレクタ1か
ら取シ出される一層電圧レベルが低い出力電圧に変換さ
れる。そして第1のトランジスタのエイツタと第2のト
ランジスタのコレクタとの間に第1の抵抗を接続する。
が一層低い第2の電圧源との間に2個以上のバイポーラ
トランジスタを互いに直列に接続したものを有する要素
スタックを用いて電圧の変換を行なっている。エスプラ
ツ) (s、platt ) 他の米国特許第8778
640号(シグナル ボルテイン レベル トランスレ
イテインク サーキットJ’□′(Signal Vo
ltage Level Translating 0
irouit)はこのような変換器を開示している。而
してこの変換器では、−次スタック内の第1のNPNト
ランジスタのベースに加えられた入力電圧がこの一次ス
タック内の第2のNPN )ランジスタのコレクタ1か
ら取シ出される一層電圧レベルが低い出力電圧に変換さ
れる。そして第1のトランジスタのエイツタと第2のト
ランジスタのコレクタとの間に第1の抵抗を接続する。
第1のトランジスタのコレクタを第1の電圧源に結び、
第2のトランジスタ・のエミッタを第2の電圧源に結ぶ
。
第2のトランジスタ・のエミッタを第2の電圧源に結ぶ
。
基準電流源が第1の基準電圧を第2のトランジスタのベ
ースに与え、電圧変換で下げる量を制御fる。こox’
を流源は第3のNPN )ランジスタと、第2の抵抗と
、第4のNPN )ランジスタとを、夫々第1のトラン
ジスタと、第1の抵抗と、第2のトランジスタと同じ態
様で互に接続した鏡像スタックを具える。そして第2の
基準電圧を第8のトランジスタのベースに与える。第4
のトランジスタのコレクタをそのベースに戻すように接
続し、□こnからWlの基準電圧を得る。各抵抗はほぼ
同じ抵抗値を有する。
ースに与え、電圧変換で下げる量を制御fる。こox’
を流源は第3のNPN )ランジスタと、第2の抵抗と
、第4のNPN )ランジスタとを、夫々第1のトラン
ジスタと、第1の抵抗と、第2のトランジスタと同じ態
様で互に接続した鏡像スタックを具える。そして第2の
基準電圧を第8のトランジスタのベースに与える。第4
のトランジスタのコレクタをそのベースに戻すように接
続し、□こnからWlの基準電圧を得る。各抵抗はほぼ
同じ抵抗値を有する。
動作時には、全部のトランジスタが導通する。
入力電圧が第2の基準電圧と等しい時、出力電圧は入力
電圧よシ低い選択さnた公称値となる。第□2のトラン
ジスタのベースと第4のトランジスタのベースとは一つ
に接続さnており、これらのトランジスタの工ばツタは
第2の電圧源に直結さnているから、第2のトランジス
タを流nる′電流は第4のトランジスタを流rLる電流
と等しい。従つ□゛て、入力電圧が第2の基準電圧より
上又は下に変゛化すると、出力電圧に同じ変化が生ずる
。
電圧よシ低い選択さnた公称値となる。第□2のトラン
ジスタのベースと第4のトランジスタのベースとは一つ
に接続さnており、これらのトランジスタの工ばツタは
第2の電圧源に直結さnているから、第2のトランジス
タを流nる′電流は第4のトランジスタを流rLる電流
と等しい。従つ□゛て、入力電圧が第2の基準電圧より
上又は下に変゛化すると、出力電圧に同じ変化が生ずる
。
この変換器は線形の電圧変換を与える。しかし、第1の
基準電圧は第1の電源電圧と一緒には変化しない。蓋し
、こnFi第4のトランジスタのべ一スーエεツタ電圧
に影響しないからである。結果として、出力電圧は第1
の電源電圧が変化する時変化する。しかし、これは用途
によっては好ましくない。
基準電圧は第1の電源電圧と一緒には変化しない。蓋し
、こnFi第4のトランジスタのべ一スーエεツタ電圧
に影響しないからである。結果として、出力電圧は第1
の電源電圧が変化する時変化する。しかし、これは用途
によっては好ましくない。
発明の開示
本発明に係る信号変換器は第2のトランジスタのエミッ
タと第2の電圧源との間に結合された第2のインピーダ
ンス要素と、第2のトランジスタのベースに第1の電源
電圧の変化に対して出力信1号を補正するように変化す
る値の基準電圧を与える基準手段とを有することわ特徴
とする。本発明によれば、入力電圧を異なる電圧レベル
の出力電圧信号に変換し且つ変化する可能性のある第1
の電源電圧源と、通常はほぼ一定である第2の電源−“
電圧源との間に結合される信号変換器が、第1の□電源
電圧の変化に対して出力信号を補正する。
タと第2の電圧源との間に結合された第2のインピーダ
ンス要素と、第2のトランジスタのベースに第1の電源
電圧の変化に対して出力信1号を補正するように変化す
る値の基準電圧を与える基準手段とを有することわ特徴
とする。本発明によれば、入力電圧を異なる電圧レベル
の出力電圧信号に変換し且つ変化する可能性のある第1
の電源電圧源と、通常はほぼ一定である第2の電源−“
電圧源との間に結合される信号変換器が、第1の□電源
電圧の変化に対して出力信号を補正する。
本発明の一実施例によれば、信号変換器が2 (1!i
の電圧源の間に個別に結合さnる一対の要素スタックを
具える。こnらの要素スタックは夫々−次スタック及び
鏡像スタックと呼は九る。−次スタックは複数個の直列
に結合さnた一次要素を有し、これらの−次要素の各々
がトランジスタ又は抵抗のようなインピーダンス要素で
ある。一つの一次要素は入力信号を受は取る第1のトラ
ンジスタでI′□ある。もう一つの一次要素は基準電圧
を受は取シ、出力信号を出す第2のトランジスタである
。鏡像スタックは一次要素に対応し、同じように配列さ
7した一層の鏡像要素を有する。tg2のトランジスタ
に対応する鏡像トランジスタも基準電圧を受け□取る。
の電圧源の間に個別に結合さnる一対の要素スタックを
具える。こnらの要素スタックは夫々−次スタック及び
鏡像スタックと呼は九る。−次スタックは複数個の直列
に結合さnた一次要素を有し、これらの−次要素の各々
がトランジスタ又は抵抗のようなインピーダンス要素で
ある。一つの一次要素は入力信号を受は取る第1のトラ
ンジスタでI′□ある。もう一つの一次要素は基準電圧
を受は取シ、出力信号を出す第2のトランジスタである
。鏡像スタックは一次要素に対応し、同じように配列さ
7した一層の鏡像要素を有する。tg2のトランジスタ
に対応する鏡像トランジスタも基準電圧を受け□取る。
この鏡像トランジスタから与えられるフィードバック信
号に応答するフィードバック回路が第1の電源電圧の変
化を補償する値の基準電圧を与える。
号に応答するフィードバック回路が第1の電源電圧の変
化を補償する値の基準電圧を与える。
本発明のもう一つの実施例によれば、各トラン−・・ジ
スタをバイポーラ装置とする。入力信号は第1゛のトラ
ンジスタのベースに与えられる。第1のトランジスタの
エミッタは第1の電圧源に結合される。第2のトランジ
スタのコレクタは出力信号を出すが、鏡像スタックの第
1のインピーダンス要素ヲ介して第1のトランジスタの
エミッタに結合される。これらの2個のトランジスタの
極性は同じである。第2のトランジスタの工はツタと第
2の電圧源との間に第2のインピーダンス要素を結合す
る。本発明のこの実施例では信号変換器は基□′□準電
圧を第2のトランジスタのベースに与え、特定された電
圧補償を行なう基準回路を有する。
スタをバイポーラ装置とする。入力信号は第1゛のトラ
ンジスタのベースに与えられる。第1のトランジスタの
エミッタは第1の電圧源に結合される。第2のトランジ
スタのコレクタは出力信号を出すが、鏡像スタックの第
1のインピーダンス要素ヲ介して第1のトランジスタの
エミッタに結合される。これらの2個のトランジスタの
極性は同じである。第2のトランジスタの工はツタと第
2の電圧源との間に第2のインピーダンス要素を結合す
る。本発明のこの実施例では信号変換器は基□′□準電
圧を第2のトランジスタのベースに与え、特定された電
圧補償を行なう基準回路を有する。
この第2の実施例の基準回路は鏡像スタックとフィード
バック回路とを具えると好適である0鏡像スタツクはコ
レクタが第1の電圧源に結合され1□た第8のトランジ
スタを具える。鏡像トランジスタは第4のトランジスタ
であって、そのベースが基準電圧を受は取シ、コレクタ
がフィードバック電圧を出力する0鏡1象スタツク内の
トランジスタは一次スタック内のトランジスタと同じ極
性であ一パる。第8のトランジスタのエミッタと第4の
トランジスタのコレクタとの間に第8のインピーダンス
要素を結合する。第4のトランジスタの工ばツタと第2
の電圧源との間に第4のインピーダンス要素を結合する
。フィードバック回路は第1の電源電圧が変化するのと
同一方向に基準電圧を与えるO フィードバック回路はオプションとしてフィードバック
信号から内部信号を発生する増幅器を具えることができ
る。殊に、この増幅器を差動増幅パ器とし、フィードバ
ック信号ともう一つの基準電圧との間の差を増幅して内
部信号を発生するようにすると好適である。次にシフト
回路が内部信号の電圧を調整してこの内部信号の電圧を
第1の基準電圧に変換する。
バック回路とを具えると好適である0鏡像スタツクはコ
レクタが第1の電圧源に結合され1□た第8のトランジ
スタを具える。鏡像トランジスタは第4のトランジスタ
であって、そのベースが基準電圧を受は取シ、コレクタ
がフィードバック電圧を出力する0鏡1象スタツク内の
トランジスタは一次スタック内のトランジスタと同じ極
性であ一パる。第8のトランジスタのエミッタと第4の
トランジスタのコレクタとの間に第8のインピーダンス
要素を結合する。第4のトランジスタの工ばツタと第2
の電圧源との間に第4のインピーダンス要素を結合する
。フィードバック回路は第1の電源電圧が変化するのと
同一方向に基準電圧を与えるO フィードバック回路はオプションとしてフィードバック
信号から内部信号を発生する増幅器を具えることができ
る。殊に、この増幅器を差動増幅パ器とし、フィードバ
ック信号ともう一つの基準電圧との間の差を増幅して内
部信号を発生するようにすると好適である。次にシフト
回路が内部信号の電圧を調整してこの内部信号の電圧を
第1の基準電圧に変換する。
鏡像スタック内の各要素を一次スタック内の対応する要
素と同じにするのが望ましい0このマツチングをフィー
ドバック要素の値の適当な選択と絹み合せて用いること
によシ、所定の入力信号の時の出力信号の正規電圧から
のずれを温度範囲 ′□(11) 一55℃〜125℃に亘って第1の電源電圧の正゛規の
値からのずれの1%より小さくすることができる。
素と同じにするのが望ましい0このマツチングをフィー
ドバック要素の値の適当な選択と絹み合せて用いること
によシ、所定の入力信号の時の出力信号の正規電圧から
のずれを温度範囲 ′□(11) 一55℃〜125℃に亘って第1の電源電圧の正゛規の
値からのずれの1%より小さくすることができる。
どのトランジスタも正規状態では飽和することはない。
このため及びフィードバックの性質のた゛め本発明に係
る変換器はスイッチング遠足が可成り速い。変換器の特
性も前記温度範囲に亘って安定である0 代表的な用途では、入力電圧は電流樹論理回路(cur
rent tree logic ; OTL )
の二進レベルの11゛一方にある。このOTLはエミッ
タ結合論理回路()COL )と類似しているが、異な
る電圧レベルと揺n (swing )とを伴なって進
行する。OTLは第1の電源電圧と参照さnる1vBE
の揺nを用いる0但し、vBEはバイポーラトランジス
タのベース−1゛工ばツタ接合が導通状態で順方向にバ
イアスさしている時の標準的なベース−エミッタ電圧で
ある。
る変換器はスイッチング遠足が可成り速い。変換器の特
性も前記温度範囲に亘って安定である0 代表的な用途では、入力電圧は電流樹論理回路(cur
rent tree logic ; OTL )
の二進レベルの11゛一方にある。このOTLはエミッ
タ結合論理回路()COL )と類似しているが、異な
る電圧レベルと揺n (swing )とを伴なって進
行する。OTLは第1の電源電圧と参照さnる1vBE
の揺nを用いる0但し、vBEはバイポーラトランジス
タのベース−1゛工ばツタ接合が導通状態で順方向にバ
イアスさしている時の標準的なベース−エミッタ電圧で
ある。
出力電圧はトランジスタトランジスタ論理回路(TTL
)の二進レベルの一方である0好適な実施例の説明 図面につき本発明の詳細な説明する0 図面及び説明で同じか非常に類似したものには同一符号
を付しである0 第1図はOTL −TTLバイポーラ信号トランジスタ
の一実施例を示したもので、これは高電圧源V と低電
圧源Vゆとの間で働ら〈0高電圧源C ■ の公称値vccoは5゜Ovであるが、4.5vか
らC 5,5v迄変わることがあり得る0低電圧源vEI、は
°“□大地基準電位(0■)にあシ、重大な程度に変化
することは一切ない0 このトランジスタはベースがOTL入力入力電圧信号全
1ヲ受る常時onのNPN )ランジスタQ1と、コレ
クタが異なる電圧レベルでTTL出力電圧信号□voを
供給する常時OnのNPN )ランジスタQ2とを具え
る一次要素スタック10を有する0入力端子v1のスイ
ッチング点はVcc−0,5V、、で、ここテvBEハ
NPNトランジスタの場合室温で約0.8vである0電
圧vxの公称論理値[IJ(dVocであ −゛□゛る
。公称論理値「0」はV。o−2VBゆからvcc−□
vBF、ノ範囲に入り、代表的にはV、c−1,5VB
、 テある。出力電圧voに対する対応するスイッチン
グ点は3vBF、である。この出力電圧■。の公称論理
レベル「】」は8.5 V、、で、公称論理レベル「0
」U 1.Fi VBF、から2.5 VBEの範囲に
入り、代表的には2vBP、である。
)の二進レベルの一方である0好適な実施例の説明 図面につき本発明の詳細な説明する0 図面及び説明で同じか非常に類似したものには同一符号
を付しである0 第1図はOTL −TTLバイポーラ信号トランジスタ
の一実施例を示したもので、これは高電圧源V と低電
圧源Vゆとの間で働ら〈0高電圧源C ■ の公称値vccoは5゜Ovであるが、4.5vか
らC 5,5v迄変わることがあり得る0低電圧源vEI、は
°“□大地基準電位(0■)にあシ、重大な程度に変化
することは一切ない0 このトランジスタはベースがOTL入力入力電圧信号全
1ヲ受る常時onのNPN )ランジスタQ1と、コレ
クタが異なる電圧レベルでTTL出力電圧信号□voを
供給する常時OnのNPN )ランジスタQ2とを具え
る一次要素スタック10を有する0入力端子v1のスイ
ッチング点はVcc−0,5V、、で、ここテvBEハ
NPNトランジスタの場合室温で約0.8vである0電
圧vxの公称論理値[IJ(dVocであ −゛□゛る
。公称論理値「0」はV。o−2VBゆからvcc−□
vBF、ノ範囲に入り、代表的にはV、c−1,5VB
、 テある。出力電圧voに対する対応するスイッチン
グ点は3vBF、である。この出力電圧■。の公称論理
レベル「】」は8.5 V、、で、公称論理レベル「0
」U 1.Fi VBF、から2.5 VBEの範囲に
入り、代表的には2vBP、である。
トランジスタQlのコレクタはスタック10の頂上で高
電圧源vccに接続する。このスタック10はまた抵抗
R1とR2とを具えるが、抵抗 1R1はトランジスタ
Q1のエミッタと、トランジスタQ2のコレクタとの間
に接続さ扛、抵抗R2はトランジスタQ2のエミッタと
低電圧源vEF、との間に接続さ扛る。抵抗R1とR2
の抵抗値は夫夫4000Ωと5000とである。
電圧源vccに接続する。このスタック10はまた抵抗
R1とR2とを具えるが、抵抗 1R1はトランジスタ
Q1のエミッタと、トランジスタQ2のコレクタとの間
に接続さ扛、抵抗R2はトランジスタQ2のエミッタと
低電圧源vEF、との間に接続さ扛る。抵抗R1とR2
の抵抗値は夫夫4000Ωと5000とである。
基準電圧回路が基準電圧vRをトランジスタQ2のベー
スに供給する0基準電圧vRの公称レベルは1.5 V
BEである0高電圧源V。Cの電圧が変化すると、基準
電圧■□も同じ(正又は負)方向に通商な景だけ変化し
、vccの変化を補償し、電圧V。を −′□゛相対的
に一定に保つ。出力電圧V。が公称論理レベ□ルrlJ
にある場合でも、「0」にある場合でも、出力電圧V。
スに供給する0基準電圧vRの公称レベルは1.5 V
BEである0高電圧源V。Cの電圧が変化すると、基準
電圧■□も同じ(正又は負)方向に通商な景だけ変化し
、vccの変化を補償し、電圧V。を −′□゛相対的
に一定に保つ。出力電圧V。が公称論理レベ□ルrlJ
にある場合でも、「0」にある場合でも、出力電圧V。
の基準値からのずれは一55℃から125℃の温度範囲
に亘って高電圧源V。Cの電圧の公称値からのずれの1
チよりも小さい。
に亘って高電圧源V。Cの電圧の公称値からのずれの1
チよりも小さい。
基準電圧回路は鏡像要素スタック12とフィードバック
回路14とを具えるが、フィードバック回路14は鏡像
要素スタック12から供給されるフィードバック電圧v
Fに応答して両方のスタック10及び12に電圧vRを
供給する。常時Onの 1゛NPN )ランジスタQ、
8及びQ4並びに抵抗R8及びR4が鏡像要素スタッ
ク12を構成するが、こnらの要素はトランジスタQ1
及びQ2並びに抵抗R1及びR2が夫々−次要素スタッ
ク10内で互に接続される態様と同じ態様でV。Cと■
。8の間□に直列に互に接続さnる0加えて、鏡像要素
スタック12内の各要素Q8、Q4、R8又はR4は一
次要素スタック10内の対応する要素Q1、Q2、R1
又はR2とほぼ同じである。トランジスタQ8はベース
も高電圧源vccに接続さn、ダイオ・・−ドとして配
置さnている。抵抗R4は抵抗R2’と組み合わさって
電圧VRを1vBI、よシ高いその公称レベルに置く電
圧降下を与える。電圧vFはトランジスタQ4のコレク
タから取られるが、トランジスタQ4のベースはトラン
ジスタQ2のベースに接続さnておシ、電圧vRを受は
取るようになっている。
回路14とを具えるが、フィードバック回路14は鏡像
要素スタック12から供給されるフィードバック電圧v
Fに応答して両方のスタック10及び12に電圧vRを
供給する。常時Onの 1゛NPN )ランジスタQ、
8及びQ4並びに抵抗R8及びR4が鏡像要素スタッ
ク12を構成するが、こnらの要素はトランジスタQ1
及びQ2並びに抵抗R1及びR2が夫々−次要素スタッ
ク10内で互に接続される態様と同じ態様でV。Cと■
。8の間□に直列に互に接続さnる0加えて、鏡像要素
スタック12内の各要素Q8、Q4、R8又はR4は一
次要素スタック10内の対応する要素Q1、Q2、R1
又はR2とほぼ同じである。トランジスタQ8はベース
も高電圧源vccに接続さn、ダイオ・・−ドとして配
置さnている。抵抗R4は抵抗R2’と組み合わさって
電圧VRを1vBI、よシ高いその公称レベルに置く電
圧降下を与える。電圧vFはトランジスタQ4のコレク
タから取られるが、トランジスタQ4のベースはトラン
ジスタQ2のベースに接続さnておシ、電圧vRを受は
取るようになっている。
フィードバック回路14は電圧vFに応答して内部電圧
信号vwを発生する差動増幅器16と、内部電圧vwを
電圧vRに変えるレベルシフト回路18 ”’とから成
る。差動増幅器16は一対の常時onのNPN )ラン
ジスタQ5及びQ6を具えるが、これらのトランジスタ
Q5とQ6の工ばツタどうしを互に接続し、そ扛を抵抗
R5を介して低電圧源V□に接続する。各トランジスタ
Q5又はQ6の1電流利得(β)は60であシ、抵抗R
5の抵抗値は1500Ωである。電圧vFはトランジス
タQ5のベースに供給さnる。トランジスタQ5のコレ
クタは高電圧源vccに接続する。8.5 VBl、の
基準電圧VD’i )ランジスタQ6のベースに供給す
る。トラb゛ンジスタQ6のコレクタを抵抗R6及びP
NダイオードJ1を介して高電圧源vccに接続する。
信号vwを発生する差動増幅器16と、内部電圧vwを
電圧vRに変えるレベルシフト回路18 ”’とから成
る。差動増幅器16は一対の常時onのNPN )ラン
ジスタQ5及びQ6を具えるが、これらのトランジスタ
Q5とQ6の工ばツタどうしを互に接続し、そ扛を抵抗
R5を介して低電圧源V□に接続する。各トランジスタ
Q5又はQ6の1電流利得(β)は60であシ、抵抗R
5の抵抗値は1500Ωである。電圧vFはトランジス
タQ5のベースに供給さnる。トランジスタQ5のコレ
クタは高電圧源vccに接続する。8.5 VBl、の
基準電圧VD’i )ランジスタQ6のベースに供給す
る。トラb゛ンジスタQ6のコレクタを抵抗R6及びP
NダイオードJ1を介して高電圧源vccに接続する。
抵抗R6の抵抗値は24000である。PN )ランジ
スタJ1は増幅器16の利得を所望のレベルに保つよう
にmら〈。トランジスタQ6のコレクタFiまた抵抗R
7とショットキーダイオードS1とを介して低電圧源V
ゆに接続する。抵抗R7の抵抗値は20000Ωである
。電圧v は抵抗R7とショットキーダイオードS1と
の共通接続点から取るが、これらの抵抗R7とショット
キーダイオード81”□とは一緒になって高周波でフィ
ードバックルーズの利得を制御するのに働らく。
スタJ1は増幅器16の利得を所望のレベルに保つよう
にmら〈。トランジスタQ6のコレクタFiまた抵抗R
7とショットキーダイオードS1とを介して低電圧源V
ゆに接続する。抵抗R7の抵抗値は20000Ωである
。電圧v は抵抗R7とショットキーダイオードS1と
の共通接続点から取るが、これらの抵抗R7とショット
キーダイオード81”□とは一緒になって高周波でフィ
ードバックルーズの利得を制御するのに働らく。
レベルシフト回路18は常時onのNPN )ランジス
タQ7及びQ8を具えるが、こ扛らのトランジスタQ7
及びQ8のベース−エミッタ接合は一方1では抵抗R7
を介してトランジスタQ6のコレクタト、他方ではトラ
ンジスタQ2及びQ4のベースとの間に結合し、約2v
0の電圧VWヲ下方に電圧vRにシフトさせる。トラン
ジスタQ7とQ8のコレクタは高電圧源VCCに接続さ
nているが、こ−パnらのトランジスタQ7及びQ8i
基本的にはダ□イオードとして働らく0代シにこnらの
トランジスタQ7及びQ8のコレクタは夫々のベースニ
接続することもできる。
タQ7及びQ8を具えるが、こ扛らのトランジスタQ7
及びQ8のベース−エミッタ接合は一方1では抵抗R7
を介してトランジスタQ6のコレクタト、他方ではトラ
ンジスタQ2及びQ4のベースとの間に結合し、約2v
0の電圧VWヲ下方に電圧vRにシフトさせる。トラン
ジスタQ7とQ8のコレクタは高電圧源VCCに接続さ
nているが、こ−パnらのトランジスタQ7及びQ8i
基本的にはダ□イオードとして働らく0代シにこnらの
トランジスタQ7及びQ8のコレクタは夫々のベースニ
接続することもできる。
一次要素スタック10は鏡像要素スタック12及びフィ
ードバック回路14と下記のように相互作用する。高電
圧源■ccの電圧の変化によシ惹起された一次要素スタ
ック10の一切の変化は鏡像要素スタック12でそつく
l■返される。蓋し、鏡像要素スタック12は一次要素
スタック10と1同じであるからである。そして鏡像要
素スタック12内での変化は電圧■2に現われ、この電
圧vFが出力電圧V。に対応する。フィードバック回路
14は電圧VRを適当に調整することによシミ圧V、の
公称値VDからの変化に応答し、電圧vFを ゛その公
称値VDに戻す。電圧■Fをその公称値に保つのに必要
なりRの値は電圧V。をその公称レベルrlJ又は「0
」に保つのに必要なりRの値と同じである。このように
、鏡像要素スタック12を■ccの変化に対して安定化
させるフィードバックは−:・次要素スタック10をV
。Cの変化に対して安定化させるのにも役立つ。
ードバック回路14と下記のように相互作用する。高電
圧源■ccの電圧の変化によシ惹起された一次要素スタ
ック10の一切の変化は鏡像要素スタック12でそつく
l■返される。蓋し、鏡像要素スタック12は一次要素
スタック10と1同じであるからである。そして鏡像要
素スタック12内での変化は電圧■2に現われ、この電
圧vFが出力電圧V。に対応する。フィードバック回路
14は電圧VRを適当に調整することによシミ圧V、の
公称値VDからの変化に応答し、電圧vFを ゛その公
称値VDに戻す。電圧■Fをその公称値に保つのに必要
なりRの値は電圧V。をその公称レベルrlJ又は「0
」に保つのに必要なりRの値と同じである。このように
、鏡像要素スタック12を■ccの変化に対して安定化
させるフィードバックは−:・次要素スタック10をV
。Cの変化に対して安定化させるのにも役立つ。
一層具体的に言うと、トランジスタQ4を流れる電流が
、電圧vccがその公称値V。Coから新しい値vcc
o+ΔVco(([3しΔvccは正でも負でもよい)
に最初に変化する瞬時において、変化しないものと看做
す。この時フィードバック電圧は最初同じ量Δvccだ
け変化する。これは差動増幅器16を不平衡にし、電圧
vwを差動増幅器の利得によシ決まるずっと大きな量Δ
Vだけ変化させる。而してこhの差動増幅器の利得は抵
抗比R6/R5だけ乗算さnたトランジスタQ6を流f
1.る電流の変化の関数である。Δvccが正の時Δv
wも正であシ、同じようにΔvocが負の時ΔvWも負
である。この時レベルシフト回路18は電圧vwを下方
に2vBEだけずら゛し、電圧■、がΔvccと同じ方
向に量Δvwだけ変化する。
、電圧vccがその公称値V。Coから新しい値vcc
o+ΔVco(([3しΔvccは正でも負でもよい)
に最初に変化する瞬時において、変化しないものと看做
す。この時フィードバック電圧は最初同じ量Δvccだ
け変化する。これは差動増幅器16を不平衡にし、電圧
vwを差動増幅器の利得によシ決まるずっと大きな量Δ
Vだけ変化させる。而してこhの差動増幅器の利得は抵
抗比R6/R5だけ乗算さnたトランジスタQ6を流f
1.る電流の変化の関数である。Δvccが正の時Δv
wも正であシ、同じようにΔvocが負の時ΔvWも負
である。この時レベルシフト回路18は電圧vwを下方
に2vBEだけずら゛し、電圧■、がΔvccと同じ方
向に量Δvwだけ変化する。
次に電圧vRの37wだけの変化はトランジスタQ2及
びQ4を流nる電流をΔvccが正であるか負であるか
に依存して増大又は減少させる0Δvcc ・・が正
であnば、トランジスタQ4は一層導通性に′なる。而
してトランジスタQ4のコレクターエミッタ電圧は抵抗
R4両端間の電圧がトランジスタQ4を流nる電流が多
くなるため増大する量よりも大きな量だけ減小する0こ
れは電圧vFをその公称レベル布下げる。Δvcoが負
の時は逆のことが起こる。即チ、トランジスタQ4の導
通性が下がシ、電圧vFヲその公称レベル布上げる。は
ぼ同じ変化が一次要素スタック10で起こシ、電圧V。
びQ4を流nる電流をΔvccが正であるか負であるか
に依存して増大又は減少させる0Δvcc ・・が正
であnば、トランジスタQ4は一層導通性に′なる。而
してトランジスタQ4のコレクターエミッタ電圧は抵抗
R4両端間の電圧がトランジスタQ4を流nる電流が多
くなるため増大する量よりも大きな量だけ減小する0こ
れは電圧vFをその公称レベル布下げる。Δvcoが負
の時は逆のことが起こる。即チ、トランジスタQ4の導
通性が下がシ、電圧vFヲその公称レベル布上げる。は
ぼ同じ変化が一次要素スタック10で起こシ、電圧V。
をその公称値「1」又は「0」に安定化する0第2図は
第1図の変換器で代シに採用できるフィードバック回路
15の一例を示したものであるOこのフィードバック回
路15は差動増幅器17とレベルシフト回路19とから
成る0差動増幅器17は要素Q5、Q6、R5、R6及
びJlを有1するが、これらの要素は全て第1図の差動
増幅器と同じである。フィードバック回路14と15の
間の差異は差動増幅器17では要素R7及びSlがなく
、レベルシフト回路19でトランジスタQ8がないこと
である。代シにトランジスタQ6・・・のコレクタをト
ランジスタQ7のベースに直結し、トランジスタQ7の
エミッタを抵抗R8を介してトランジスタQ2及びQ4
のベースに結合し7、こnらのベースに電圧vRを与え
るようになっている。
第1図の変換器で代シに採用できるフィードバック回路
15の一例を示したものであるOこのフィードバック回
路15は差動増幅器17とレベルシフト回路19とから
成る0差動増幅器17は要素Q5、Q6、R5、R6及
びJlを有1するが、これらの要素は全て第1図の差動
増幅器と同じである。フィードバック回路14と15の
間の差異は差動増幅器17では要素R7及びSlがなく
、レベルシフト回路19でトランジスタQ8がないこと
である。代シにトランジスタQ6・・・のコレクタをト
ランジスタQ7のベースに直結し、トランジスタQ7の
エミッタを抵抗R8を介してトランジスタQ2及びQ4
のベースに結合し7、こnらのベースに電圧vRを与え
るようになっている。
抵抗R8の抵抗値を最適に選んで1vBoの電圧降下ヲ
得、レベルシフト回路19が電圧vwヲ約2vBET方
にずらしてvRにするようにする0抵抗R8は高周波で
フィードバックルーズの利得を制御する働らきをする。
得、レベルシフト回路19が電圧vwヲ約2vBET方
にずらしてvRにするようにする0抵抗R8は高周波で
フィードバックルーズの利得を制御する働らきをする。
第1図に戻るが、出力電圧V。はトランジスタの1′□
緩衝回路20内の常時Onの緩衝NPN )ランジスタ
Q9に供給される。このトランジスタQ9のコレクタは
高電圧源vccに接続する。緩衝回路20内では800
0Ω抵抗R9とショットキーダイオードS2.!=e)
ランジスタQ9のエミッタと低電圧源□vEEとの間に
直列に接続する。トランジスタQ9のエミッタは電圧V
。から1vB0だけ下がった別の変換器TTL出力電圧
信号■xを与える。
緩衝回路20内の常時Onの緩衝NPN )ランジスタ
Q9に供給される。このトランジスタQ9のコレクタは
高電圧源vccに接続する。緩衝回路20内では800
0Ω抵抗R9とショットキーダイオードS2.!=e)
ランジスタQ9のエミッタと低電圧源□vEEとの間に
直列に接続する。トランジスタQ9のエミッタは電圧V
。から1vB0だけ下がった別の変換器TTL出力電圧
信号■xを与える。
次に電圧vxは第1図に部分的に示したTTL出力段2
2内の分相NPN トランジスタQIOのベースに・・
与えられる。分相(スイッチング)トランジスタ□Q]
、Oのエピツクは電圧■Yを供給すると共に、TTL出
力段22内の500Ωの抵抗RIOとショットキーダイ
オードS3とを介して低電圧源vF、8にmRする。ト
ランジスタQ、10のコレクタは電圧v2ヲ供給すると
共に、T’[’L出力段22内の2500Ωの抵抗R1
1を介して高電圧源■。0に接続する。
2内の分相NPN トランジスタQIOのベースに・・
与えられる。分相(スイッチング)トランジスタ□Q]
、Oのエピツクは電圧■Yを供給すると共に、TTL出
力段22内の500Ωの抵抗RIOとショットキーダイ
オードS3とを介して低電圧源vF、8にmRする。ト
ランジスタQ、10のコレクタは電圧v2ヲ供給すると
共に、T’[’L出力段22内の2500Ωの抵抗R1
1を介して高電圧源■。0に接続する。
トランジスタQ9のベースとトランジスタQIOのコレ
クタとの間にTTL出力段内のPNダイオードJ2とシ
ョットキーダイオードS4とを直列且1′つ順方向に接
続する。動作時においては出力電圧■oが論理「1」の
時PNダイオードJ2が導通する。
クタとの間にTTL出力段内のPNダイオードJ2とシ
ョットキーダイオードS4とを直列且1′つ順方向に接
続する。動作時においては出力電圧■oが論理「1」の
時PNダイオードJ2が導通する。
この時ダイオードJ2の両端間とトランジスタQ、 9
のベース−エミッタ接合間に1vBoの電圧降下が生ず
る。トランジスタQIOに関する限シ、こ!右、らの2
個の1vBF、の電圧降下は互に相殺されるから、ダイ
オードS4は実効的にトランジスタQ 1.11のベー
スとコレクタとの間に接続される。即ち、トランジスタ
Q9並びにダイオードJ2及びSΦの組合せは実効的に
トランジスタQ10eシヨ′□ットキークランプし、こ
のトランジスタQIOが □過飽和にならないようにす
る。こr′Lはスイッチング速度を高くするから有利で
あるOTT’L出力段22の示されていない残りの部分
は一般に通常の態様で電圧vY及びv2に作用し、通常
のトーテムポール設計に従う。
のベース−エミッタ接合間に1vBoの電圧降下が生ず
る。トランジスタQIOに関する限シ、こ!右、らの2
個の1vBF、の電圧降下は互に相殺されるから、ダイ
オードS4は実効的にトランジスタQ 1.11のベー
スとコレクタとの間に接続される。即ち、トランジスタ
Q9並びにダイオードJ2及びSΦの組合せは実効的に
トランジスタQ10eシヨ′□ットキークランプし、こ
のトランジスタQIOが □過飽和にならないようにす
る。こr′Lはスイッチング速度を高くするから有利で
あるOTT’L出力段22の示されていない残りの部分
は一般に通常の態様で電圧vY及びv2に作用し、通常
のトーテムポール設計に従う。
本変換器の種々の要素の製造方法は半導体技術で周知の
ものである。この変換器は半導体ウエノ・上の活性領域
を分離するために酸化物分離を用いる普通のプレーナ処
理技術に従ってモノリシック□・□集積回路として製造
すると好適である。
ものである。この変換器は半導体ウエノ・上の活性領域
を分離するために酸化物分離を用いる普通のプレーナ処
理技術に従ってモノリシック□・□集積回路として製造
すると好適である。
以上本発明を特定の実施例につき述べてきたが、この記
述は全く説明用のものにすぎず、本発明の特許請求の範
囲を限定するものと考えてはならない。例えば、上述し
たのと反対の極性の半導体g□累を用いて同じ結果を得
ることができる。但し、ショットキーダイオードの多く
は省かnるか又は通商なPNダイオー−ドで置き換えら
扛る。この場合vBEは負の値をとる。またトランジス
タのいくつか又は全部を絶縁ゲート電界効果トランジス
タ・・又は接合形電界効果トランジスタのような電界効
゛果トランジスタ(FE’I”)とすることもできる。
述は全く説明用のものにすぎず、本発明の特許請求の範
囲を限定するものと考えてはならない。例えば、上述し
たのと反対の極性の半導体g□累を用いて同じ結果を得
ることができる。但し、ショットキーダイオードの多く
は省かnるか又は通商なPNダイオー−ドで置き換えら
扛る。この場合vBEは負の値をとる。またトランジス
タのいくつか又は全部を絶縁ゲート電界効果トランジス
タ・・又は接合形電界効果トランジスタのような電界効
゛果トランジスタ(FE’I”)とすることもできる。
このように尚業者ならば特許請求の範囲に規定さnた本
発明の真の精神と範囲から逸脱せずに、種々の修正、変
更及び応用をなし得るものである。
発明の真の精神と範囲から逸脱せずに、種々の修正、変
更及び応用をなし得るものである。
第1図は本発明に係る信号変換器の一実施例の回路図、
第2図は第1図の実施例で代りに使用することができる
フィードバック回路の回路図である0 ゛10・・・
−次要素スタック 12・・・鏡像要素スタック14.
15・・・フィードバック回路 16.17・・・差動増幅器 18.19・・・レベルシフト回路
フィードバック回路の回路図である0 ゛10・・・
−次要素スタック 12・・・鏡像要素スタック14.
15・・・フィードバック回路 16.17・・・差動増幅器 18.19・・・レベルシフト回路
Claims (1)
- 【特許請求の範囲】 1 入力端子信号を異なる電圧レベルの出力電圧信号に
変換する友めに、第1のバイポーラトランジスタがエミ
ッタと、入力信号を受は取るためのベースと、第1の電
源電圧源に結合され念コレクタとを有し;類似の極性の
第2のバイポーラトランジスタがエミッタと、ベースと
、出力信号を出すコレクタとを有し”r第1のトランジ
スタの二ピックと第2のトランジスタのコレクタとの間
に第1のインピーダンス要素を結合した信号変換器にお
いて、第2のトランジスタの工はツタと第2の電源電圧
源との間に結合さnた第2のインピーダンス要素と;第
2のトランジスタのベースに、第1の電源電圧の変化に
対して出力信号を補償するように変化する値で基準電圧
を寿える基準手段とを設けたことを特徴とする信号変換
器。 区 第1の電源電圧源と、第2の電源電圧源と□の間に
結合された一次要素スタックが第1のトランジスタと、
第2のトランジスタと、第1及び第2のインピーダンス
要素を含む複数個の直列に結合さnた一次要素を有し;
基準手段が2個の電源電圧源間に結合された鏡像要素ス
タックを具え、この鏡像要素スタックが1対1の原理で
一次要素に対応し、−次要素と同じに配列さn+同じよ
うに複数個の鏡像要素を有し;−次要素スタックの第2
のト1”ランジスタに対応する鏡像要素スタックの鏡像
トランジスタが基準電圧を受は取る特許請求の範囲第1
項記載の信号変換器において、鏡像トランジスタから得
られたフィードバック信号に応答して第1の電源電圧が
変化する□可能性のある場合この第1の電源電圧の変化
に対して出力信号を補償するような値で基準電圧を供給
するフィードバック手段を設けたことを特徴とする信号
変換器。 & 鏡像要素スタックの電気的パラメータを−次要素ス
タックの電気的パラメータとほぼ同゛−にしたことを特
徴とする特許請求の範囲第1項記載の信号変換器。 4、 基準電圧手段が:エミツタと、ベースと、第1の
電源電圧源に結合された同じような極性の第8のバイポ
ーラトランジスタと;エミッタと、基準電圧を受は取る
ベースと、フィードバック信号を出すコレ?りとを有す
る同じような極性の(鏡像)トランジスタと;第8のト
ランジスタのエミッタと第4のトラン1′□ジスタのコ
レクタとの間に結合さt′した第3のインピーダンス要
素と;第4のトランジスタの工εツタと第2の電源電圧
源との間に結合さ21.た第4のインピーダンス要素と
を呈する鏡像要素スタックと;フィードバック信号に1
応答し、編1の電源電圧が変化するのと同じ方向に変化
する基準電圧を供給するフィードバック手段とを具えた
ことを特徴とする特許請求の範囲第2項又は第3項記載
の信号変換器。 5 第2の電源電圧がほぼ一定であることを特徴とする
特許請求の範囲第1項、第2項、第8項又は第4項に記
載の信号変換器。 6 フィードバック手段が、フィードバック信号に応答
して内部信号を発生する増幅器と;この内部信号の電圧
レベルを調整してこnを基準電圧に変換するシフト手段
とを具えることを特徴とする特許請求の範囲第5項記載
の信号変換器0 7、 前記増幅器を、フィードバック信号と第2′”の
基準電圧との間の差を増幅し、内部信号を発生する差動
増幅器としたことを特徴とする特許請求の範囲第6項記
載の信号変換器。 8、 出力信号のその公称電圧からのずれが、所定の入
力信号の値に対し、温度範囲一55℃□〜125 ’O
に亘って、第1の電源電圧のその公称値からのすnの1
%よシ小さいことを特徴とする特許請求の範囲第7項記
載の信号変換器0 9、トランジスタi NPN )ランジスタとしたこ□
゛とを特徴とする特許請求の範囲第8項記載の□信号変
換器。 10、各インピーダンス要素を抵抗としたことを特徴と
する特許請求の範囲第1項、第2項、第8項又は第4項
に記載の信号変換器011 第8のトランジスタをダ
イオード接続したことを特徴とする特許請求の範囲第1
0項記載の信号変換器。 1区 別の出力信号を与えるエミッタと、出力信号を
受は取るベースと、第1の電源電圧源に”□゛結合nた
コレクタとを有する同じような極性の緩衝バイポーラト
ランジスタを設けたことを特徴とする特許請求の範囲第
1項記載の信号変換器。 1& 特許請求の範囲第12項記載の信号変換器゛と:
同じような極性の分相バイポーラトランジスタが第2の
電源電圧源に結合さnた工ずツタと、別の出力信号を受
は取るベースと、第1の電源電圧源に結合さnたコレク
タとを有し;一方がPNダイオードで、他方がショク“
□トキーダイオードである一対のダイオードが緩衝トラ
ンジスタのベースと分相トランジスタのコレクタとの間
に直列に接続され、これをクランプして深い飽和を避け
るようにする出力段と:を具えることを特徴とする電子
回路0
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/410,225 US4527078A (en) | 1982-08-23 | 1982-08-23 | Signal translator with supply voltage compensation particularly for use as interface between current tree logic and transistor-transistor logic |
| US410225 | 1982-08-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5968028A true JPS5968028A (ja) | 1984-04-17 |
Family
ID=23623804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58150966A Pending JPS5968028A (ja) | 1982-08-23 | 1983-08-20 | 信号変換器及び電子回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4527078A (ja) |
| EP (1) | EP0102110B1 (ja) |
| JP (1) | JPS5968028A (ja) |
| CA (1) | CA1194147A (ja) |
| DE (1) | DE3374370D1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60141011A (ja) * | 1983-12-28 | 1985-07-26 | Nec Corp | コレクタ飽和抑制回路 |
| JPS6177424A (ja) * | 1984-09-25 | 1986-04-21 | Fujitsu Ltd | Ecl回路 |
| US4654549A (en) * | 1985-06-04 | 1987-03-31 | Fairchild Semiconductor Corporation | Transistor-transistor logic to emitter coupled logic translator |
| US4656375A (en) * | 1985-12-16 | 1987-04-07 | Ncr Corporation | Temperature compensated CMOS to ECL translator |
| US4866308A (en) * | 1988-04-11 | 1989-09-12 | International Business Machines Corporation | CMOS to GPI interface circuit |
| US4945258A (en) * | 1988-12-08 | 1990-07-31 | Grumman Aerospace Corporation | Monolithic gaAs high speed switch driver |
| US4988898A (en) * | 1989-05-15 | 1991-01-29 | National Semiconductor Corporation | High speed ECL/CML to TTL translator circuit |
| US4988899A (en) * | 1989-05-15 | 1991-01-29 | National Semiconductor Corporation | TTL gate current source controlled overdrive and clamp circuit |
| US5034632A (en) * | 1990-06-19 | 1991-07-23 | National Semiconductor Corporation | High speed TTL buffer circuit and line driver |
| US5315179A (en) * | 1992-09-28 | 1994-05-24 | Motorola, Inc. | BICMOS level converter circuit |
| JP2581388B2 (ja) * | 1993-01-05 | 1997-02-12 | 日本電気株式会社 | データ反転回路 |
| GB9302214D0 (en) * | 1993-02-04 | 1993-03-24 | Texas Instruments Ltd | Differential bus drivers |
| US5459427A (en) * | 1994-05-06 | 1995-10-17 | Motorola, Inc. | DC level shifting circuit for analog circuits |
| DE19740108A1 (de) * | 1997-09-12 | 1999-03-18 | Alsthom Cge Alcatel | Schaltungsanordnung für eine digitale Schaltung in differentieller Logik |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3778640A (en) * | 1972-07-03 | 1973-12-11 | Ibm | Signal voltage level translating circuit |
| US3974402A (en) * | 1975-03-26 | 1976-08-10 | Honeywell Information Systems, Inc. | Logic level translator |
| US3986045A (en) * | 1975-04-23 | 1976-10-12 | Advanced Micro Devices, Inc. | High speed logic level converter |
| US4340867A (en) * | 1980-11-05 | 1982-07-20 | Gte Laboratories Incorporated | Inverter amplifier |
-
1982
- 1982-08-23 US US06/410,225 patent/US4527078A/en not_active Expired - Fee Related
-
1983
- 1983-08-01 DE DE8383201132T patent/DE3374370D1/de not_active Expired
- 1983-08-01 EP EP83201132A patent/EP0102110B1/en not_active Expired
- 1983-08-20 JP JP58150966A patent/JPS5968028A/ja active Pending
- 1983-08-23 CA CA000435144A patent/CA1194147A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0102110A3 (en) | 1984-07-18 |
| US4527078A (en) | 1985-07-02 |
| EP0102110B1 (en) | 1987-11-04 |
| DE3374370D1 (en) | 1987-12-10 |
| EP0102110A2 (en) | 1984-03-07 |
| CA1194147A (en) | 1985-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4059808A (en) | Differential amplifier | |
| JPS5968028A (ja) | 信号変換器及び電子回路 | |
| US5568092A (en) | Attenuated feedback type differential amplifier | |
| US4053796A (en) | Rectifying circuit | |
| US3651346A (en) | Electrical circuit providing multiple v bias voltages | |
| US5039952A (en) | Electronic gain cell | |
| US3946325A (en) | Transistor amplifier | |
| EP1181773B1 (en) | Overvoltage protection | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| US5180989A (en) | Wideband amplifier | |
| JPS59178005A (ja) | バイポ−ラトランジスタを有する差動増幅器 | |
| US4378529A (en) | Differential amplifier input stage capable of operating in excess of power supply voltage | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
| JP2001237653A (ja) | 受光アンプ回路 | |
| US4380741A (en) | Photocurrent compensation for electronic circuitry exposed to ionizing radiation | |
| US4831337A (en) | Wideband amplifier | |
| JP3470835B2 (ja) | 演算増幅器 | |
| KR940002107B1 (ko) | 베이스전류 상쇄회로 | |
| EP0486986B1 (en) | Buffer circuit | |
| US5525924A (en) | Log conversion circuit | |
| JP2759226B2 (ja) | 基準電圧発生回路 | |
| US5302915A (en) | Unity-gain, wide bandwidth, bipolar voltage follower with a very low input current | |
| US4499429A (en) | Variable gain control circuit | |
| TW465186B (en) | Logic gate having temperature compensation and method |