JPS5970203U - プログラマブルコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１穢はこの考案の背景となりかっこの考案が適用され
るプログラマブルコントローラのブロック図である。第
２Ａ図は従来のプログラマブルコントローラに含まれる
入力回路の一例の回路図であり、第２Ｂ図は第２Ａ図の
動作を説明するための波形図である。第３図はこの考案
の一実施例のプログラマブルコントローラに含まれる入
力回路の具体的な回路図である。第４図はこの実施例の
プログラマブルコントローラに含まれるＲＡＭの記憶領
域を図解的に示した図である。第５図はこの考案の一実
施例の動作を説明するためのフロー−チャートである。 薗において、１１はＣＰＵ、１２はＲＯＭ、１３はＲＡ
Ｍ、１４は入力インタフェース、１５は出力インタフェ
ース、１６は制御対象、３０Ａ〜３０Ｄはこの実施例の
入力回路、３２１ａ〜３２４ａ、３２１ｂ　〜３２４ｂ
、３２１Ｃ〜３２４Ｃ。 ３２１ｄ〜３２４ｄはスイッチ、−３１ａ〜３１ｄは交
流電源、３３８〜３３ｄは入力回路ユニット、３４１ａ
〜３４４ａは整流回路、３５１ａ、３５４ａはフォトカ
プラ、３６ａ〜３６ｄはドライバを示す。

Claims (1)

1. 【実用新案登録請求の範囲】 （１１複数個のスイッチを含み、スイッチのオンまたは
   オフによって交流電源をオンまたはオフさせて入力信号
   を得る入力回路が接続されたプログラマブルコントロー
   ラであって、 前記入力回路は、 前記各スイッチに対応して複数個設けられ、かつ対応す
   るスイッチのオン状態によって与えられる交流電源を整
   流する整流手段と、前記各スイッチに対応して複数個設
   けられ、それぞれが発光部および受光部からなり、対応
   する前記整流手段の出力によって発光部が付勢されるフ
   ォトカプラとをさらに含み、 予め定めるサンプリング回数に相当する数の記憶領域を
   有し、各記憶領域が前記各スイッチの動作状態を記憶す
   るための艷憶エリアを含む記憶手段、 前記交流電源の周波数に相関する周期よりも速い周期で
   前記各フォトカプラの受光部の出力をサンプリングして
   サンプリングごとに前記記憶手段の対応の記憶領域の各
   記憶エリアへ書込む制御手段、ならびに、 前記制御手段が予め定めるサンプリング回数だけ前記各
   スイッチの動作状態をサンプリングした後、前記記憶手
   段の記憶領域別の各記憶エリアの記憶内容に基づいて前
   記各スイッチの動作状態を判断する判断手段を備えた、
   プログラマブルコントローラ。 （２）前記整流手段は、交流電源を全波整流する全波整
   流回路であり、 前記制御手段は、前記交流電源のｌ／２周波数に相関す
   る周期よりも速い周期でサンプリングを行なう、実用新
   案登録請求の範囲第１項記載のプログラマブルコントロ
   ーラ。 （３）前記複数のスイッチは、予め定める個数ごとにグ
   ループ化され、 前記複数の受光部は、前記各グループ間で対応関係のあ
   るスイッチに対応するものの出力が共通的に接続され、 前記記憶手段の各記憶領域は、前記各グループごとの記
   憶エリアを含み、当該記憶エリアが同一グループの各ス
   イッチに対応するビットを含み、 前記制御手段は、 前記各グループごとに順次同一グループの各受光部の出
   力の続込みを能動化してサンプリングする手段と、 能動化されたグループに含まれる各受光部の出力を当該
   グループに対応する前記記憶エリアの各ビットへ書込む
   書込手段とを含む、実用新案登録請求の範囲第１項記載
   のプログラマブルコントローラ。