JPS5977708A - ダ−リントン接続トランジスタ回路 - Google Patents
ダ−リントン接続トランジスタ回路Info
- Publication number
- JPS5977708A JPS5977708A JP57188422A JP18842282A JPS5977708A JP S5977708 A JPS5977708 A JP S5977708A JP 57188422 A JP57188422 A JP 57188422A JP 18842282 A JP18842282 A JP 18842282A JP S5977708 A JPS5977708 A JP S5977708A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- darlington
- stage transistor
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ダーリントン接続トランジスタ回路に関し、
とくに半導体集積回路内に作り込まれるダ〜リントント
ランジスタ回路として実現され、リニア半導体集積回路
を用いて構成される各種電気機器あるいは、出力回路部
にダーリントン回路を含む各種の回路装置に広く利用さ
れるものである。
とくに半導体集積回路内に作り込まれるダ〜リントント
ランジスタ回路として実現され、リニア半導体集積回路
を用いて構成される各種電気機器あるいは、出力回路部
にダーリントン回路を含む各種の回路装置に広く利用さ
れるものである。
従来例の構成とその問題点
ダーリントン路は、各種増幅器の出力回路部として、あ
るいは、スイッチング回路装置のスイッチング回路部と
して、多用されている。このような回路部としてダーリ
ントン回路を動作させた場合、ダーリントン接続された
トランジスタの動作領域が飽和領域にあるときの飽和電
圧が高くなり、出力特性面で支障をきたす場合がある。
るいは、スイッチング回路装置のスイッチング回路部と
して、多用されている。このような回路部としてダーリ
ントン回路を動作させた場合、ダーリントン接続された
トランジスタの動作領域が飽和領域にあるときの飽和電
圧が高くなり、出力特性面で支障をきたす場合がある。
すなわち、第１図で示すように入力段トランジスタ１と
出力段トランジスタ２とを相互結線して構成したダーリ
ントン回路では、出力段トランジスタ２のコレクタエミ
ッタ間飽和電圧■ＣＥ（ＳＡＴ）が入力段トランジスタ
１のコレクタエミッタ間飽和電圧で制限される。このた
め、出力段トランジスタ２のｖＣＥ （ＳＡＴ ）は、
そのベースエミノク電圧ｖＢＥ以下にはならない。
出力段トランジスタ２とを相互結線して構成したダーリ
ントン回路では、出力段トランジスタ２のコレクタエミ
ッタ間飽和電圧■ＣＥ（ＳＡＴ）が入力段トランジスタ
１のコレクタエミッタ間飽和電圧で制限される。このた
め、出力段トランジスタ２のｖＣＥ （ＳＡＴ ）は、
そのベースエミノク電圧ｖＢＥ以下にはならない。
このような不都合を排除するため、第２図で示すように
入力段トランジスタ１のコレクタ端子と出力段トランジ
スタ２のコレクタ端子との間に、ダイオード３を１個接
続し、出力段トランジスタ２のコレクタ端子とダイオー
ドのカソード端子との接続点から出力を取り出すように
して、出力段トランジスタ２の■ＣＥ （ＳＡＴ ）
’ｌ−低下させる工夫をした回路がすでに知られている
。
入力段トランジスタ１のコレクタ端子と出力段トランジ
スタ２のコレクタ端子との間に、ダイオード３を１個接
続し、出力段トランジスタ２のコレクタ端子とダイオー
ドのカソード端子との接続点から出力を取り出すように
して、出力段トランジスタ２の■ＣＥ （ＳＡＴ ）
’ｌ−低下させる工夫をした回路がすでに知られている
。
しかしながら、このようにして形成したダーリントン回
路を飽和領域で動作させた場合、入力段トランジスタ１
を出力段トランジスタ２は共に飽和領域で動作すること
になり、人力段トランジスタ１のベース端子から見たダ
ーリントントランジスタの入力インピーダンスは、非常
に小さいのでダーリントントランジスタをドライブする
電流が犬きくなるなどの問題があった。その場合、入力
段トランジスタ２を飽和させないための工夫として、入
力段トランジスタ１のコレクタ端子と出力段トランジス
タ２のコレクタ端子との間に抵抗素子３を接続する方法
があるが、この場合、この抵抗素子により、出力段トラ
ンジスタ２のコレクタ電流が制限を受け、出力特性が劣
化するなどの問題があった。
路を飽和領域で動作させた場合、入力段トランジスタ１
を出力段トランジスタ２は共に飽和領域で動作すること
になり、人力段トランジスタ１のベース端子から見たダ
ーリントントランジスタの入力インピーダンスは、非常
に小さいのでダーリントントランジスタをドライブする
電流が犬きくなるなどの問題があった。その場合、入力
段トランジスタ２を飽和させないための工夫として、入
力段トランジスタ１のコレクタ端子と出力段トランジス
タ２のコレクタ端子との間に抵抗素子３を接続する方法
があるが、この場合、この抵抗素子により、出力段トラ
ンジスタ２のコレクタ電流が制限を受け、出力特性が劣
化するなどの問題があった。
発明の目的
本発明は、上記のダーリントξ瞥うンジスタ回−ＩＩＩ
表 路の問題点を排除し、ダーリントンランジスタ回路の性
能を向上させることを目的とするものである。
表 路の問題点を排除し、ダーリントンランジスタ回路の性
能を向上させることを目的とするものである。
発明の構成
本発明のダーリントｙ”’Ｔ’ ５ンジスタ回路の構成
は、出力段トランジスタのコレクタ端子と、入力段トラ
ンジスタのコレクタ端子との間に、ダイオードを２個直
列に接続したものであり、ダイオードのカソード端子を
出力段トランジスタのコレクタ端子に、アノード端子を
入力段トランジスタのコレクタ端子に接続したものであ
る０これにより、ダーリントン接続トランジスタ回路の
ドライブ電流は著しく低減でき、出力段トランジスタの
コレクタ電流も十分に大きくできる。
は、出力段トランジスタのコレクタ端子と、入力段トラ
ンジスタのコレクタ端子との間に、ダイオードを２個直
列に接続したものであり、ダイオードのカソード端子を
出力段トランジスタのコレクタ端子に、アノード端子を
入力段トランジスタのコレクタ端子に接続したものであ
る０これにより、ダーリントン接続トランジスタ回路の
ドライブ電流は著しく低減でき、出力段トランジスタの
コレクタ電流も十分に大きくできる。
実施例の説明
第３図は本発明のダーリントン接続トランジスタ回路全
例示する回路図である。図に示すように出力段トランジ
スタ２のコレクタ端子に、ダイオード１３．１４が順方
向に２個直列に接続されている。
例示する回路図である。図に示すように出力段トランジ
スタ２のコレクタ端子に、ダイオード１３．１４が順方
向に２個直列に接続されている。
ダイオードのアノード端子は、入力段トランジスている
とき、出力段トランジスタ２のコレクタエ゛ミッタ間飽
和電圧■ＣＥ （ＳＡＴ ）を便宜上Ｏとすると、ダイ
オードのアノード端子は、ダイオードの順方向降下電圧
ＶＤの２倍の電圧に保たれている。この時、入力段トラ
ンジスタ１のエミッタ電圧はエミッタベース間電圧”Ｂ
Ｅの値を持っている。ｖＢＥとＶＤはほぼ等しから、入
力段トランジスタ１のコレクタエＦ’７タ間電圧ｖｃＥ
は、必ずＶＤ以上に保たれており、活性領域で動作する
。したがって、４多一 本発明のダーリントントランジスタ回路を動作させるだ
めの入力電流は、入力段トランジスタ１の電流増巾率を
ｈＦＥとすると、出力段トランジスタ２のベース電流の
１７／ｈＦＥで良く、単一のドライノ（で多数のダーリ
ントントランジスタを駆動させる場合に有利、即ち、フ
ァンアウトが多数とれることになる。
とき、出力段トランジスタ２のコレクタエ゛ミッタ間飽
和電圧■ＣＥ （ＳＡＴ ）を便宜上Ｏとすると、ダイ
オードのアノード端子は、ダイオードの順方向降下電圧
ＶＤの２倍の電圧に保たれている。この時、入力段トラ
ンジスタ１のエミッタ電圧はエミッタベース間電圧”Ｂ
Ｅの値を持っている。ｖＢＥとＶＤはほぼ等しから、入
力段トランジスタ１のコレクタエＦ’７タ間電圧ｖｃＥ
は、必ずＶＤ以上に保たれており、活性領域で動作する
。したがって、４多一 本発明のダーリントントランジスタ回路を動作させるだ
めの入力電流は、入力段トランジスタ１の電流増巾率を
ｈＦＥとすると、出力段トランジスタ２のベース電流の
１７／ｈＦＥで良く、単一のドライノ（で多数のダーリ
ントントランジスタを駆動させる場合に有利、即ち、フ
ァンアウトが多数とれることになる。
発明の効果
以上、本発明ダーリントン接続トランジスタ回路では、
ダーリントントランジスタを飽和領域で動作させる場合
に、入力段トランジスタを飽和させず、活性領域で、動
作させることにより、ダーリントントランジスタのドラ
イブ電流を小さくできるため、前段回路のファンアウト
が大となり、回路設計が容易と々る。しかも−人力段ト
ランジスタの入力インピーダンスが高くなるため、前段
回路構成がたやすくなる。
ダーリントントランジスタを飽和領域で動作させる場合
に、入力段トランジスタを飽和させず、活性領域で、動
作させることにより、ダーリントントランジスタのドラ
イブ電流を小さくできるため、前段回路のファンアウト
が大となり、回路設計が容易と々る。しかも−人力段ト
ランジスタの入力インピーダンスが高くなるため、前段
回路構成がたやすくなる。
寸だ、入力段トランジスタのコレクタ電圧制限に抵抗素
子ではなく、ダイオードを用いているため、ダイオード
の電流容量以外に、出力段トランジスタのコレクタ電流
に制限を加えることがない０
子ではなく、ダイオードを用いているため、ダイオード
の電流容量以外に、出力段トランジスタのコレクタ電流
に制限を加えることがない０
【図面の簡単な説明】
第１図はダーリントン回路の代表的な回路構成す図であ
る。 １・・・・・・入力段トランジスタ、２・・・・・・出
力段トランジスタ、１３．１４・・・・・・ダイオード
。
る。 １・・・・・・入力段トランジスタ、２・・・・・・出
力段トランジスタ、１３．１４・・・・・・ダイオード
。
Claims (1)
- ２個以上のダイオードを直列に接続したダイオード列を
有し、前記ダイオード列のカソード端子を、ダーリント
ン接続の出力段トランジスタのコレクタ端子に、前記ダ
イオード列のアノード端子を同人力段トランジスタのコ
レクタ端子に接続したことを特徴とするダーリントン接
続トランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57188422A JPS5977708A (ja) | 1982-10-27 | 1982-10-27 | ダ−リントン接続トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57188422A JPS5977708A (ja) | 1982-10-27 | 1982-10-27 | ダ−リントン接続トランジスタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5977708A true JPS5977708A (ja) | 1984-05-04 |
Family
ID=16223383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57188422A Pending JPS5977708A (ja) | 1982-10-27 | 1982-10-27 | ダ−リントン接続トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5977708A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425604A (en) * | 1987-07-22 | 1989-01-27 | Toshiba Corp | Semiconductor output circuit |
| US5578511A (en) * | 1991-12-23 | 1996-11-26 | Lg Semicon Co., Ltd. | Method of making signal charge transfer devices |
-
1982
- 1982-10-27 JP JP57188422A patent/JPS5977708A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425604A (en) * | 1987-07-22 | 1989-01-27 | Toshiba Corp | Semiconductor output circuit |
| US5578511A (en) * | 1991-12-23 | 1996-11-26 | Lg Semicon Co., Ltd. | Method of making signal charge transfer devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2887542A (en) | Non-saturating junction-transistor circuits | |
| KR880010575A (ko) | 논리회로 | |
| US3534281A (en) | Soft saturating transistor amplifier | |
| KR840002176A (ko) | 반도체 집적회로 장치 | |
| JPS62132424A (ja) | 論理ゲ−ト回路 | |
| US4420786A (en) | Polarity guard circuit | |
| US3210561A (en) | Compound transistor circuits | |
| KR890009004A (ko) | 바이폴라-cmos 회로 | |
| US3124758A (en) | Transistor switching circuit responsive in push-pull | |
| US3813606A (en) | Transistor circuit | |
| US4213068A (en) | Transistor saturation control | |
| US3978350A (en) | Dual mode solid state power switch | |
| JP3064457B2 (ja) | スイッチ回路およびゲート電圧クランプ型半導体装置 | |
| US2933692A (en) | Transistor switching and regenerative pulse amplifier circuit | |
| US3054911A (en) | Inverting circuit employing a negative resistance device | |
| JPH05218799A (ja) | インピーダンス乗算器 | |
| US3089041A (en) | Reduced turn-off time transistor switch | |
| US5382837A (en) | Switching circuit for semiconductor device | |
| US20080129380A1 (en) | Constant Current Darlington Circuits for High Power | |
| KR890016769A (ko) | 바이폴라트랜지스터와 mosfet의 복합으로 형성된 논리회로 | |
| JP2759226B2 (ja) | 基準電圧発生回路 | |
| KR920004922B1 (ko) | 반도체 집적회로장치 | |
| JPS61114609A (ja) | 広範囲増幅器回路 | |
| SU1051717A1 (ru) | Полупроводниковый ключ | |
| CN109995351B (zh) | 开关集成器件 |