JPS5978552A - 半導体受光素子の製造方法 - Google Patents
半導体受光素子の製造方法Info
- Publication number
- JPS5978552A JPS5978552A JP57189666A JP18966682A JPS5978552A JP S5978552 A JPS5978552 A JP S5978552A JP 57189666 A JP57189666 A JP 57189666A JP 18966682 A JP18966682 A JP 18966682A JP S5978552 A JPS5978552 A JP S5978552A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- positioning
- terminal
- alignment
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/04—Apparatus for manufacture or treatment
- H10P72/0441—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体素子の製造方法に係シ、特に機器に組込
む際に高精度位置合わせを必要とする半導体素子の製造
方法に関する。
む際に高精度位置合わせを必要とする半導体素子の製造
方法に関する。
機器に組込むときに高精度な位置合わせを必要とする半
導体素子としてはＣＯＤ 等の光学的半導体センサがあ
る１、これらは光学像が形成される位置に精度よく位置
決めして固定される必要があるからである。従来は第１
図に示すようにこのような半導体素子のパッケージ３と
してあらかじめ端部に切欠き部４を設けたものを用いる
。そしてダイマウント部のメタライズを半導体チップ１
の大きさにあわせて形成し、チップ１のマウント時に位
置合せを行なっている。
導体素子としてはＣＯＤ 等の光学的半導体センサがあ
る１、これらは光学像が形成される位置に精度よく位置
決めして固定される必要があるからである。従来は第１
図に示すようにこのような半導体素子のパッケージ３と
してあらかじめ端部に切欠き部４を設けたものを用いる
。そしてダイマウント部のメタライズを半導体チップ１
の大きさにあわせて形成し、チップ１のマウント時に位
置合せを行なっている。
しかしながらこのような従来の方法では、セラミックパ
ッケージ３に切欠き部４を設けるときの位置精度（±０
．１ｙｍ＋）と、パッケージ３にメタライズを形成する
ときの位置精度（±０．２＋ｎ＋ｎ）と、チップマウン
ト時の位置合せ精度（−０，１，１，１１）トが重なム
最終的な精度が±０．３艶程度になってしまい、要求さ
れる±０．０５ｍの位置精度が得られないという問題が
あった。このため機器に組込むときにあらためて光軸合
せ調整作業をおこなう必要があった。この調整作業は−
０，０５ｍｍの位置精度が要求されるため困難であり、
多くの調整時間を必要としていた。
ッケージ３に切欠き部４を設けるときの位置精度（±０
．１ｙｍ＋）と、パッケージ３にメタライズを形成する
ときの位置精度（±０．２＋ｎ＋ｎ）と、チップマウン
ト時の位置合せ精度（−０，１，１，１１）トが重なム
最終的な精度が±０．３艶程度になってしまい、要求さ
れる±０．０５ｍの位置精度が得られないという問題が
あった。このため機器に組込むときにあらためて光軸合
せ調整作業をおこなう必要があった。この調整作業は−
０，０５ｍｍの位置精度が要求されるため困難であり、
多くの調整時間を必要としていた。
本発明は、上記事情を考慮してなされたもので、機器に
組込むときにあらためて位置合せ調整作業を必要としな
い半導体素子の製造方法を提供することを目的とする。
組込むときにあらためて位置合せ調整作業を必要としな
い半導体素子の製造方法を提供することを目的とする。
この目的全達成するために本発明による半導体素子の製
造方法は、位置合せ用端子が設けられた外囲器に半導体
チップを固定した後に前記半導体チップの固定位置を基
準として前記位置合せ用端子に位置合せのための位置合
せ部を設けること全特徴とする。
造方法は、位置合せ用端子が設けられた外囲器に半導体
チップを固定した後に前記半導体チップの固定位置を基
準として前記位置合せ用端子に位置合せのための位置合
せ部を設けること全特徴とする。
以下、本発明を図示の実施例に基づいて説明する。第２
図、第３図を用いてパッケージとして積層形セラミック
を用いた場合の一実施例を説明する。
図、第３図を用いてパッケージとして積層形セラミック
を用いた場合の一実施例を説明する。
（１）まず、積層形セラミックパッケージ８に位置合せ
用端子９をリード７と共にメクライズ層に銀ろう等で接
合する。この位置合せ用端子にはまだ切欠きが設けられ
ていない。
用端子９をリード７と共にメクライズ層に銀ろう等で接
合する。この位置合せ用端子にはまだ切欠きが設けられ
ていない。
（２）次に半導体チップ１を半田、樹脂ベースト等の接
合材にて接合する。このときは特に高い位置精度は必要
とせず、通常のｆ＃度でよい。その後チップ１の電極と
セラミックパッケージ８の電極とを極細線で接合し、透
明ガラヌ５を接着剤又は低融点ガラヌ６にて封止する。
合材にて接合する。このときは特に高い位置精度は必要
とせず、通常のｆ＃度でよい。その後チップ１の電極と
セラミックパッケージ８の電極とを極細線で接合し、透
明ガラヌ５を接着剤又は低融点ガラヌ６にて封止する。
このときの半導体素子は第２図に示す如くなる。
（３）次に第４図（ａ）に示す基準穴あけ装置によりす
でに固定されている半導体チップ１の位置全基準として
位置合せ用端子９に基準穴をあける。
でに固定されている半導体チップ１の位置全基準として
位置合せ用端子９に基準穴をあける。
この基準穴あけ装置では、顕微鏡２１とガイド２２およ
びポンチ２３とが固定されておシ、顕微鏡２１とポンチ
２３との距離ＬＬ、”ｌは一定である。
びポンチ２３とが固定されておシ、顕微鏡２１とポンチ
２３との距離ＬＬ、”ｌは一定である。
本実施例では２つの基準穴をあけるためポンチ２３は２
本である。−実生導体素子は、Ｘ方向、Ｙ方向、回転方
向に自在に動かせるマニプレータＵ上に固定されている
。第４図（ｂ）に示すように顕微鏡２１で半導体素子の
チップ１を観察し、マニプレータ２４を動かして、顕微
鏡２工の視野２５の十字線２６ヲチツブ１のセンサーラ
イン２にあわせる。十字線２６をあわせる位置はあらか
じめ定めておく。十字線２６があった状態でポンチ２３
にて位置合せ用端子９に基準穴１０をあける。この基準
穴１０は位置合せ用端子９の真中にはあかない場合もあ
るが、チップｌのセンサーライン２１との相対的距離は
非常に高精度に保たれる。これはチップｌを固定してか
ら、チップ１の位置にあわせて基準穴１０全あけること
とするため、位置精度が基準穴あけ装置の精度のみで決
定されるためである。
本である。−実生導体素子は、Ｘ方向、Ｙ方向、回転方
向に自在に動かせるマニプレータＵ上に固定されている
。第４図（ｂ）に示すように顕微鏡２１で半導体素子の
チップ１を観察し、マニプレータ２４を動かして、顕微
鏡２工の視野２５の十字線２６ヲチツブ１のセンサーラ
イン２にあわせる。十字線２６をあわせる位置はあらか
じめ定めておく。十字線２６があった状態でポンチ２３
にて位置合せ用端子９に基準穴１０をあける。この基準
穴１０は位置合せ用端子９の真中にはあかない場合もあ
るが、チップｌのセンサーライン２１との相対的距離は
非常に高精度に保たれる。これはチップｌを固定してか
ら、チップ１の位置にあわせて基準穴１０全あけること
とするため、位置精度が基準穴あけ装置の精度のみで決
定されるためである。
第１の実施例では顕微鏡２１にて目視観察して位置合せ
することとしているが、半導体素子が受光素子の場合状
のようにしてもよい。第４図（９）の顕微鏡２１の位置
に光源を設け、受光素子に光を照射する。そのとき受光
素子がラインセンサであれば第５図に示すようにチップ
上で少なくとも２点のビンスポット３１ヲ結ぶようにす
る。ラインセンサに測定器を接続し、マニプレータを動
かして、このラインセンサのあらかじめ定めた２つのセ
ンサビットの出力が所定（Ｕｋ超えるようにする。セン
サにピンスポットがちたればその出力が所定値全超える
こと金利用して位置合せ全おこなっている。
することとしているが、半導体素子が受光素子の場合状
のようにしてもよい。第４図（９）の顕微鏡２１の位置
に光源を設け、受光素子に光を照射する。そのとき受光
素子がラインセンサであれば第５図に示すようにチップ
上で少なくとも２点のビンスポット３１ヲ結ぶようにす
る。ラインセンサに測定器を接続し、マニプレータを動
かして、このラインセンサのあらかじめ定めた２つのセ
ンサビットの出力が所定（Ｕｋ超えるようにする。セン
サにピンスポットがちたればその出力が所定値全超える
こと金利用して位置合せ全おこなっている。
このようにして位置合せ全した状態で第１の実施例と同
様にポンチ２３にて位置合せ用端子９に基準穴１０をあ
ける。このようにセンサ出力全利用すれば、マニプレー
タを自動マニプレータとして、自動的に基準穴あけをす
−ることができる。
様にポンチ２３にて位置合せ用端子９に基準穴１０をあ
ける。このようにセンサ出力全利用すれば、マニプレー
タを自動マニプレータとして、自動的に基準穴あけをす
−ることができる。
これまでの実施例は積層形セラミックパッケージによる
半導体素子に対してであったが、サーディツプタイプパ
ッケージや樹脂モールドタイプパッケージにも本発明を
適用することができる。第６図に示すのはサーディツプ
タイプパッケージの半導体素子である。位置合せ用端子
９およびり−ド７が固着されたベーク１１にチップ１を
固定し、そしてセラミック伜１２、透明ガランキャップ
１４ヲ封着剤１３にて封着する。第７図に示すのは樹脂
モールドタイプパッケージの半導体素子である。位置合
せ用端子９、リード７、チップ１を透明な樹脂１５にて
モールドして半導体素子を形成する。このように形成さ
れｆｃ牛導体素子をこれまでの笑施例と同様に基準穴あ
け装置にて位置合せをおこない、位置合せ端子９に基逢
穴１０ヲあける。このように本実施例によれば、パッケ
ージ自体を高精度で形成で＠々くとも、チップと基準穴
の相対的位置精度は基準穴あけ装置による高精度の加工
が可能である。
半導体素子に対してであったが、サーディツプタイプパ
ッケージや樹脂モールドタイプパッケージにも本発明を
適用することができる。第６図に示すのはサーディツプ
タイプパッケージの半導体素子である。位置合せ用端子
９およびり−ド７が固着されたベーク１１にチップ１を
固定し、そしてセラミック伜１２、透明ガランキャップ
１４ヲ封着剤１３にて封着する。第７図に示すのは樹脂
モールドタイプパッケージの半導体素子である。位置合
せ用端子９、リード７、チップ１を透明な樹脂１５にて
モールドして半導体素子を形成する。このように形成さ
れｆｃ牛導体素子をこれまでの笑施例と同様に基準穴あ
け装置にて位置合せをおこない、位置合せ端子９に基逢
穴１０ヲあける。このように本実施例によれば、パッケ
ージ自体を高精度で形成で＠々くとも、チップと基準穴
の相対的位置精度は基準穴あけ装置による高精度の加工
が可能である。
基準穴をあける位置合せ用端子は２枚でなくとも必要に
応じて１枚でも多数枚でもよい。また半導体素子はＯ（
３’Ｄ等の受光素子以外のどんな素子でもよいのはいう
までもなく、精密位置１合せが必要な半導体素子であれ
ば本発明を適用することができる。更にパッケージは前
述した以外のどんなパッケージでもよく、要は基準穴あ
けよりも先にチップと位置合せ用端子が固定できればよ
い。
応じて１枚でも多数枚でもよい。また半導体素子はＯ（
３’Ｄ等の受光素子以外のどんな素子でもよいのはいう
までもなく、精密位置１合せが必要な半導体素子であれ
ば本発明を適用することができる。更にパッケージは前
述した以外のどんなパッケージでもよく、要は基準穴あ
けよりも先にチップと位置合せ用端子が固定できればよ
い。
以上の通シ、本発明によれば半導体素子の位置合せ用端
子の基準穴を、チップとの相対的位置において高精度に
あけることができ、この半導体素子全機器に組込むとき
にこの基準穴にてとりつければよく、あらためて位置合
せ調整作業をする必要がない。
子の基準穴を、チップとの相対的位置において高精度に
あけることができ、この半導体素子全機器に組込むとき
にこの基準穴にてとりつければよく、あらためて位置合
せ調整作業をする必要がない。
第１図（ａ）は従来の半導体素子の斜視図、第１図（ｂ
）は同素子の平面図、第１図（Ｃ）は同素子の断面図、
第２図は本発明の製造方法による積層形セラミックパッ
ケージの半導体素子の中間形状を示す側視図、第３図（
ａ）、（ｂ）はそれぞれ最終形状を示す斜視図および断
面図、 第４図（ａ）は本発明の製造方法に用いる基準穴あけ装
置の構造図、第４図（ｂ）は同装置による位置合せ方法
を説明するための図、第５図は能の位置合せ方法を説明
するだめの図、 第６図（ａ）、（ｂ）はそれぞれ本発明の製造方法によ
るサーディツプタイプパッケージの半導体素子の最終形
状を示す斜視図および断面図、 第７図（ａ）、（ｂ）はそれぞれ本発明の製造方法によ
る樹脂モールドタイプパッケージの半導体素子の最終形
状を示す斜視図および断面図である。 １・・・チップ、３．８・・・セラミックパッケージ、
４・・・基準切欠き部、５・・・透明ガラ７．６・・・
低融点ガラス、７・・・リード、９川位置合せ用端子、
１ｏ・・・基準穴、１１・・・ベーク、１２川セラミツ
ク忰、１３・・・接着剤、１４・パ透明ガラヌキャップ
、】５・・・樹脂、２１・・・空微鏡、２２・・・ガイ
ド、２３・・・ポンチ、２４・・・マニプレータ、２６
・・・十字線、３１・・・ピンヌポット。 出願人代理人 猪 股 清 第１図 （Ｑ） （ｂ） （Ｃ）第
２図 第４図 第５図
）は同素子の平面図、第１図（Ｃ）は同素子の断面図、
第２図は本発明の製造方法による積層形セラミックパッ
ケージの半導体素子の中間形状を示す側視図、第３図（
ａ）、（ｂ）はそれぞれ最終形状を示す斜視図および断
面図、 第４図（ａ）は本発明の製造方法に用いる基準穴あけ装
置の構造図、第４図（ｂ）は同装置による位置合せ方法
を説明するための図、第５図は能の位置合せ方法を説明
するだめの図、 第６図（ａ）、（ｂ）はそれぞれ本発明の製造方法によ
るサーディツプタイプパッケージの半導体素子の最終形
状を示す斜視図および断面図、 第７図（ａ）、（ｂ）はそれぞれ本発明の製造方法によ
る樹脂モールドタイプパッケージの半導体素子の最終形
状を示す斜視図および断面図である。 １・・・チップ、３．８・・・セラミックパッケージ、
４・・・基準切欠き部、５・・・透明ガラ７．６・・・
低融点ガラス、７・・・リード、９川位置合せ用端子、
１ｏ・・・基準穴、１１・・・ベーク、１２川セラミツ
ク忰、１３・・・接着剤、１４・パ透明ガラヌキャップ
、】５・・・樹脂、２１・・・空微鏡、２２・・・ガイ
ド、２３・・・ポンチ、２４・・・マニプレータ、２６
・・・十字線、３１・・・ピンヌポット。 出願人代理人 猪 股 清 第１図 （Ｑ） （ｂ） （Ｃ）第
２図 第４図 第５図
Claims (1)
- 位置合せ用端子が設けられた外囲器に半導体チップを固
定した後に、前記半導体チップの固定位置を基準として
前記位置合せ用端子に位置合せのための位置合せ部を設
けることを特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57189666A JPS5978552A (ja) | 1982-10-28 | 1982-10-28 | 半導体受光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57189666A JPS5978552A (ja) | 1982-10-28 | 1982-10-28 | 半導体受光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5978552A true JPS5978552A (ja) | 1984-05-07 |
| JPS6317336B2 JPS6317336B2 (ja) | 1988-04-13 |
Family
ID=16245138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57189666A Granted JPS5978552A (ja) | 1982-10-28 | 1982-10-28 | 半導体受光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5978552A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01169029U (ja) * | 1988-05-19 | 1989-11-29 | ||
| JPH0611670U (ja) * | 1991-05-14 | 1994-02-15 | 株式会社マテックマツザキ | 鋏の枢着ネジ軸 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144562A (en) * | 1980-04-11 | 1981-11-10 | Hitachi Ltd | Apparatus for manufacturing base for ceramic package |
-
1982
- 1982-10-28 JP JP57189666A patent/JPS5978552A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144562A (en) * | 1980-04-11 | 1981-11-10 | Hitachi Ltd | Apparatus for manufacturing base for ceramic package |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01169029U (ja) * | 1988-05-19 | 1989-11-29 | ||
| JPH0611670U (ja) * | 1991-05-14 | 1994-02-15 | 株式会社マテックマツザキ | 鋏の枢着ネジ軸 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6317336B2 (ja) | 1988-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102004064081B4 (de) | Gehäuse für einen optischen Empfänger | |
| US6987312B2 (en) | Semiconductor device with sensor and/or actuator surface and method for producing it | |
| JPS58140156A (ja) | 固体撮像装置 | |
| US9455286B2 (en) | Solid image-pickup device with through hole passing through substrate | |
| US6661084B1 (en) | Single level microelectronic device package with an integral window | |
| US6318910B1 (en) | Method for hermetically sealing optical fiber introducing section and hermetically sealed structure | |
| US4867371A (en) | Fabrication of optical devices | |
| WO2003019617A2 (de) | Verfahren zur herstellung von elektronischen bauelementen | |
| US4834490A (en) | Transmitting receiving device with a diode mounted on a support | |
| US9739958B2 (en) | Wafer level packaged optical subassembly and transceiver module having same | |
| JPH1062655A (ja) | 光半導体アセンブリ | |
| US5275897A (en) | Precisely aligned lead frame using registration traces and pads | |
| JP3682416B2 (ja) | 光学素子とレンズアセンブリとの位置合わせ方法 | |
| JP2005101306A (ja) | 個体撮像素子パッケージ | |
| JPS6317336B2 (ja) | ||
| WO1998043290A1 (en) | Method for manufacturing semiconductor apparatus, and film carrier tape | |
| JPH065717B2 (ja) | 固 体 撮 像 装 置 | |
| JPS59226568A (ja) | 固体撮像装置 | |
| CA2143641A1 (en) | Process for producing miniature components | |
| JPH10213723A (ja) | 光半導体モジュール及びその製造方法 | |
| JPS61253872A (ja) | 発光半導体装置 | |
| JPS5972763A (ja) | 固体イメ−ジセンサ | |
| JPS63244781A (ja) | 半導体発光装置 | |
| JP2001230482A (ja) | 半導体レーザ装置 | |
| JP2003344712A (ja) | 光通信用パッケージの製造方法 |