JPS5979629A - モノマルチ回路 - Google Patents
モノマルチ回路Info
- Publication number
- JPS5979629A JPS5979629A JP57189580A JP18958082A JPS5979629A JP S5979629 A JPS5979629 A JP S5979629A JP 57189580 A JP57189580 A JP 57189580A JP 18958082 A JP18958082 A JP 18958082A JP S5979629 A JPS5979629 A JP S5979629A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- clock
- counter
- programmable counter
- preset trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/033—Monostable circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はモノマルチ回路に係り、特にディスクリート素
子を使用する必要がなく、しかも、パルス幅設定精度を
向上するのに好適なディジタル回路に使用するモノマル
チ回路に関するものである。
子を使用する必要がなく、しかも、パルス幅設定精度を
向上するのに好適なディジタル回路に使用するモノマル
チ回路に関するものである。
従来、ディジタル回路に使用されているモノマルチ回路
は、ＴＴＬ、ＩＣ等として市販されているが、パルス幅
設定にあたっては、ディスクリート素子（コンデンサ、
抵抗器など）を外付けしなければならイ５い。しかも、
この場合、ディスクリ−１〜素子の容量を設定する必要
があり、また、容量のばらつきや温度特性によってパル
ス幅にずれが生ずるという問題がある。さらに、ディス
クリート素子の誤挿入によりパルス幅設定不良となるこ
ともある。
は、ＴＴＬ、ＩＣ等として市販されているが、パルス幅
設定にあたっては、ディスクリート素子（コンデンサ、
抵抗器など）を外付けしなければならイ５い。しかも、
この場合、ディスクリ−１〜素子の容量を設定する必要
があり、また、容量のばらつきや温度特性によってパル
ス幅にずれが生ずるという問題がある。さらに、ディス
クリート素子の誤挿入によりパルス幅設定不良となるこ
ともある。
本発明は上記酸みてなされたもので、その目的とすると
ころは、ディスクリート素子を使用する必要がなく、パ
ルス幅設定精度の向上をはかることができるモノマルチ
回路を提供することにある。
ころは、ディスクリート素子を使用する必要がなく、パ
ルス幅設定精度の向上をはかることができるモノマルチ
回路を提供することにある。
本発明の特徴は、パルス発生周期決定用クロックを入力
してプリセットトリガー信号を発生するプリセットトリ
ガー発生回路と、カウンタロックを発生するクロック発
生回路と、パルス幅設定データをバッファを介して入力
するとともに上記プリセットトリガー信号および上記カ
ウンタクロックを入力とするプログラマブルカウンタと
より構成した点にある。
してプリセットトリガー信号を発生するプリセットトリ
ガー発生回路と、カウンタロックを発生するクロック発
生回路と、パルス幅設定データをバッファを介して入力
するとともに上記プリセットトリガー信号および上記カ
ウンタクロックを入力とするプログラマブルカウンタと
より構成した点にある。
以下本発明を第１図、第３図に示した実施例および第２
図を用いて詳細に説明する。
図を用いて詳細に説明する。
第１図は本発明のモノマルチ回路の一実施例を示すブロ
ック図である。第１図において、１はパルス発生周期決
定用のクロックａを入力してプリセラ１〜リガー信号す
を出力するプリセラ１−トリガー発生回路、２はパルス
幅設定データ人力Ｃを入力してパルス幅設定データｄを
出力するバッファ、３はカウンタクロックｅを発生ずる
クロック発生回路、４はプリレットトリガー信号ｂ１パ
ルス幅設定データｄおよびカウンタクロックｅを入力さ
せであるプログラマブルカウンタであり、これらで本発
明に係るモノマルチ回路が構成しである。
ック図である。第１図において、１はパルス発生周期決
定用のクロックａを入力してプリセラ１〜リガー信号す
を出力するプリセラ１−トリガー発生回路、２はパルス
幅設定データ人力Ｃを入力してパルス幅設定データｄを
出力するバッファ、３はカウンタクロックｅを発生ずる
クロック発生回路、４はプリレットトリガー信号ｂ１パ
ルス幅設定データｄおよびカウンタクロックｅを入力さ
せであるプログラマブルカウンタであり、これらで本発
明に係るモノマルチ回路が構成しである。
第２図は第１図の各部信号のタイムヂャ−１〜で、以下
第２図を参照しながら第１図の動作について説明する。
第２図を参照しながら第１図の動作について説明する。
プリセットトリガー発生回路１が第２図（イ）に示すパ
ルス発生周期を決定するクロックａを入力して（ロ）に
示すブリセラ１ヘトリガー信号すを発生し、それがプロ
グラマブルカウンタ４のプリセット入力端子に入力され
ると、その時点でプログラマブルカウタ４は、バッファ
２を介して入力される第２図（ハ）に示すパルス幅設定
データｄが゛′１″レベルのとぎに２進数の”１１１０
”に設定され、゛′○″レベルのとぎに” １０１０
”に設定にされる。また、プログラマブルカウンタ４の
カウントアツプ入力端子クロック発生回路３から第２図
（ハ）に示すカウンタクロックｅが入力しており、パル
ス幅設定データｄがＩＩ １ Ｉ＋レベルのときはトリ
ガ信号わが入力すると、その後クロックｅが２個入力し
た後、プログラマブルカウンタ４は’ ｏ ｏ ｏ ｏ
”となり、第２図（ニ）に示すキャリー信号ｆを出力
する。また、その間第２図（ホ）に示すパルス出力Ｑを
１個用ノｊする。同時に、パルス幅設定データｄが１１
０１＋レベルのときは、クロックｅが６個入力した後、
キャリ信号ｔを出力し、また、その間パルス出力０を出
力する。
ルス発生周期を決定するクロックａを入力して（ロ）に
示すブリセラ１ヘトリガー信号すを発生し、それがプロ
グラマブルカウンタ４のプリセット入力端子に入力され
ると、その時点でプログラマブルカウタ４は、バッファ
２を介して入力される第２図（ハ）に示すパルス幅設定
データｄが゛′１″レベルのとぎに２進数の”１１１０
”に設定され、゛′○″レベルのとぎに” １０１０
”に設定にされる。また、プログラマブルカウンタ４の
カウントアツプ入力端子クロック発生回路３から第２図
（ハ）に示すカウンタクロックｅが入力しており、パル
ス幅設定データｄがＩＩ １ Ｉ＋レベルのときはトリ
ガ信号わが入力すると、その後クロックｅが２個入力し
た後、プログラマブルカウンタ４は’ ｏ ｏ ｏ ｏ
”となり、第２図（ニ）に示すキャリー信号ｆを出力
する。また、その間第２図（ホ）に示すパルス出力Ｑを
１個用ノｊする。同時に、パルス幅設定データｄが１１
０１＋レベルのときは、クロックｅが６個入力した後、
キャリ信号ｔを出力し、また、その間パルス出力０を出
力する。
上記した本発明の実施例によれば、ディスクリート素子
を使用することなく、パルス幅設定がで□きるモノマル
チ回路を構成することができ、ディスクリート素子のば
らつき、温度特性などによってパルス幅設定ずれを生ず
るということがなく、パルス幅設定精度の向上をはかる
ことができる。
を使用することなく、パルス幅設定がで□きるモノマル
チ回路を構成することができ、ディスクリート素子のば
らつき、温度特性などによってパルス幅設定ずれを生ず
るということがなく、パルス幅設定精度の向上をはかる
ことができる。
また、全体をロジツタ回路で構成しであるから、出力パ
ルス幅の設定値からのずれを予測でき、ずれを予測した
回路設定が可能となり、正確性が増大し、信頼性が向上
するという利点がある。
ルス幅の設定値からのずれを予測でき、ずれを予測した
回路設定が可能となり、正確性が増大し、信頼性が向上
するという利点がある。
第３図は本発明の他の実施例を示すブロック図で、第１
図と同一部分は同じ符号で示し、ここでは説明を省略す
る。第３図においては、プログラマブルカウンタ４を縦
続しである。この縦続接続により、クロック発生回路３
で発生ずるカウンタクロックｅの周波数を大きくするこ
とができ、終段のプログラマブルカウンタ４から出力さ
れるパルス出力Ｑのパルス幅設定をより厳密に合せるこ
とができるという利点がある。
図と同一部分は同じ符号で示し、ここでは説明を省略す
る。第３図においては、プログラマブルカウンタ４を縦
続しである。この縦続接続により、クロック発生回路３
で発生ずるカウンタクロックｅの周波数を大きくするこ
とができ、終段のプログラマブルカウンタ４から出力さ
れるパルス出力Ｑのパルス幅設定をより厳密に合せるこ
とができるという利点がある。
以上説明したように、本発明によれば、ディスクリート
素子を使用する必要がなく、パルス幅設定精度の向上を
はかることができるという効果がある。
素子を使用する必要がなく、パルス幅設定精度の向上を
はかることができるという効果がある。
第１図は本発明のモノマルチ回路の一実施例を示すブロ
ック図、第２図は第１図の各部信号のタイムチャート、
第３図は本発明の他の実施例を示すブロック図である。 １ニブリセツトトリ力−発生回路、 ２：バッファ、３：クロック発生回路、４：プログラマ
ブルカウンタ。
ック図、第２図は第１図の各部信号のタイムチャート、
第３図は本発明の他の実施例を示すブロック図である。 １ニブリセツトトリ力−発生回路、 ２：バッファ、３：クロック発生回路、４：プログラマ
ブルカウンタ。
Claims (1)
- パルス発生周期決定用クロックを入力してプリセットト
リガー信号を発生するプリセラミルトリガー発生回路と
、オウンタフロックを発生するクロック発生回路と、パ
ルス幅設定データをバッファを介して入力するとともに
前記プリセットトリガー信号および前記カウンタクロッ
クを入力とするプログラマブルカウンタとよりなること
を特徴とするモノマルチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57189580A JPS5979629A (ja) | 1982-10-28 | 1982-10-28 | モノマルチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57189580A JPS5979629A (ja) | 1982-10-28 | 1982-10-28 | モノマルチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5979629A true JPS5979629A (ja) | 1984-05-08 |
Family
ID=16243704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57189580A Pending JPS5979629A (ja) | 1982-10-28 | 1982-10-28 | モノマルチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5979629A (ja) |
-
1982
- 1982-10-28 JP JP57189580A patent/JPS5979629A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4443887A (en) | Frequency-dividing circuit | |
| JPH0292012A (ja) | パルス発生回路 | |
| JPH03136513A (ja) | クロック信号の前縁および後縁の両方でデータをサンプルできるｂ型フリップフロップにｄ型フリップフロップを変換する装置 | |
| US4331926A (en) | Programmable frequency divider | |
| JPS5979629A (ja) | モノマルチ回路 | |
| JPH1198007A (ja) | 分周回路 | |
| JP2580940B2 (ja) | ゲートパルス幅測定回路 | |
| JPS5811340U (ja) | 任意周波数発生装置 | |
| KR890000088B1 (ko) | 펄스 정밀 지연회로 | |
| JPS601983B2 (ja) | 分周回路 | |
| JP3051937B2 (ja) | 可変計数パルス信号発生装置 | |
| JPH03117208A (ja) | データ保持回路 | |
| KR890004865Y1 (ko) | 카운터를 이용한 지연단축형 분주회로 | |
| JPH02180428A (ja) | リセット回路 | |
| JPH07111440A (ja) | マルチバイブレータ回路および任意クロック生成回路 | |
| JPH0311816A (ja) | 単安定マルチバイブレータ | |
| JPS62176219A (ja) | カウンタ回路 | |
| JPS62257216A (ja) | パルス発生回路 | |
| JPH03175716A (ja) | 半導体集積回路 | |
| JPH02166917A (ja) | キャリーアウト信号発生回路 | |
| JPS58138145A (ja) | Ｐｃｍ信号受信機におけるクロツクパルス発生回路 | |
| JPS59132236A (ja) | プログラマブル・タイマ回路 | |
| JPS61288259A (ja) | マイクロコンピユ−タ | |
| JPH03165616A (ja) | ワンショット回路 | |
| JPS63151207A (ja) | クロツクパルス制御回路 |