JPS5980010A

JPS5980010A - プログラマブルアツテネ−タ

Info

Publication number: JPS5980010A
Application number: JP57188904A
Authority: JP
Inventors: フランク・マイルス
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1982-10-27
Filing date: 1982-10-27
Publication date: 1984-05-09
Also published as: DE3339008A1; GB8325913D0; GB2129636A; DE3339008C2; US4523161A; FR2535548A1; FR2535548B1; GB2129636B

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はプログラマブルアッテネータ、特に高周波機器
に用いて好適な電気的に制御可能な抵抗アッテネータに
関する。

最近、マイクロプロセッサの様なテイジタル制御手段は
、適当な価格で市販されているので、電気的又は電子的
に制御可能なアッテネータ、増幅器及び種々のその他の
機能回路の必要性が、特に例えばオシロスコープの如き
自動試験測定装置等において増大してきている。

従来のプログラマブルアッテネータの１つが米国特許第
４１２１１８３号に開示されており、第１図に示すもの
がその一例である。この様な従来のプログラマブルアッ
テネータは、７シマル（÷１０）ＲＣアッテネータ（４
３）、インピーダンス変換器（４（刀、抵抗器（！＋０
１　、　（５３及び（５４）を有するサブ・デシマル（
÷２゜÷５）ＲＣアッテネータ、入力端子（１）及び出
力端子（３）間に縦続接続された利得切り換え可能な増
幅器（６０）　”ｋ有する。又、制御回路（Ｊｌ）が設
けられ、この制御回路（２１）は接合型電界効果トラン
ジスタ（以下接合型ＦＥＴと云う）　（５）　、　（７
１、（９１、Ｑ９）をオン・オフ制御して、デシマルＲ
Ｃアッテネータ（４皺を瀉択的に信号路に挿入し又、付
加接合型ＦＥ’ｌ’Ｑ１１．ｕω及びａｒｔ’ｗオン・
オフ制御して、サブ・デシマルＲＣアッテネータの減衰
比及び増幅器（６０１の利得を選択する様に働く。

ＦＥＴ対（５）−〇又は（７１−（９１のいずれかが制
御回路（２１）によって選択的に強制導通される。前者
のＦ’ＥＴ対＋５１−　（１９）がオンになると、アッ
テネータα３Ｉが信号路よりバイパスされ、一方後者の
ＦＥＴ対（７１−（９１がオンになると、アッテネータ
（４３）が信号路に挿入される。同様にＦＥＴ対αυ−
ａｎ又は（１３１−（１５１が制御回路叫）により選択
的にオンされると、−及び−の減衰比が夫々選択される
。−アッテネータ２は、直列要素としての抵抗器（５１）と短絡要素として
の抵抗器（５渇及び５４）の並列構成によって構成され
る。

又、−アッテネータは、直列要素としての抵抗器姉と、
並列構成をなす短絡要素としての抵抗器＋５０１及び１
５４）によって構成される。なお、接合型、Ｆ’ＥＴは
、異なる温度で変化する有限のオン抵抗を有しているこ
とに注目されたい。この様な温度の変化による影Ｑｌケ
最小とするために短絡抵抗器５４）と直列に付加１：’
　Ｅ　Ｔ■が使用される。

オシロスコープの様な精度の高いアナ四グ測定装置愉で
は、電圧感度又は減衰比は、いわゆる１−２−５ステツ
プで切り換えられることが好ましい。

このために、利得切り換えが可能な増幅器−が設けられ
ている。即ち、その全利得は次の様処して切り換えられ
る。ＰＥＴ（５）　、　ａｎ　、　Ｑｌｌ及ヒ（１７）
カオｙし又、増幅器（６（１）の利得を２（即ち×２）
に設定すると、最小減衰即ち最大利得が得られる。尚、
総合の減衰比はこの位置では１対１である。又、増幅器
（６０）の利得を１に設定すること罠より、次の減衰比
Ｔが得られる。ＦＥＴ対ａ３し」９がオンした時の第３
の減衰比はｉである。又、デシマル）ｔｃ７ツテネータ
（４３を挿入し、サブφデシマルＲＣ７ツテネータ’Ｔ
に、増幅器（６０）の利得を２に夫々設定することによ
り、第４の減衰比−が得られる。こ０の様罠して、このプログラマブルアッテネータかｉであ
る。

ところが、上述の説明からも解る様に、第１図の如きア
ッテネータの場合、次の様な欠点がある。

（１）　　スイッチング用の接合型ＦＥＴの有限なオン
抵抗により減衰誤差及び温度処対する不安定さを生ずる
。

（２）利得を切り換え可能な増幅器（６０）を使用しな
いで、２以上のサブ・デシマル減衰比を得ることは困難
である。

（３）利得切り換え可能な増幅器（６０）を使用するの
で、周波数応答を一定に維持することは困難である。

従って、本発明の目的は、従来のアッテネータの有する
、上述の如き欠点をほとんど解消した改善すれたプログ
ラマブルアッテネータを提供することである。

又、本発明の他の目的は、高周波機器に用いて好適な、
プログラマブルアッテネータを提供することである。

更に又、本発明の仙の目的は、オシロスコープの垂直入
力回路用として好適なプログラマブルアッテネータを提
供することである。

本発明の、これらの目的及びその他の目的或いはその動
作及びオリ点は、添付図面第２図〜第４図を奈照して行
われる以下の説明から明らかになるであろう。

第２図は、本発明に係わるプログラマブルアッテネータ
の原理回路を示す。この回路では制御信号に応じて、２
つの異なった減衰比ヲ週択することができる２゜先ず、
低内部抵抗を有する入力信号源ｅｉｎが入力端子（９）
に接続される。実際には、この入力信号源ｅｉｎはエミ
ッタフロア出力段を有するインピーダンス変換増幅器の
出力である。入力端子部及び基準電位源間に直列の抵抗
器Ｒ１及びＲ２ｔ７有する抵抗分圧器（１０２）が接続
される。又、入力端子部及び出力端子（１０１）間に抵
抗器Ｒａを介して第１電子スイツチ（１０３）が接続さ
れる。又、抵抗分圧器（１０２）の出力側（Ｒ１及びＲ
２の接続点）と出力端子（１０１）との間に、第２電子
スイツチ（１０４）が接−続される。これら、電子スイ
ッチ（１０３）及び（１０４）を制御するために、スイ
ッチ制御回路（１０５）が使用される。

第１電子スイツチ（１０３）は１対の直列ＤＭＯ８（二
重拡朕絶縁ゲート型）ＦＥＴＱｌ、Ｑ２と、ＦＥＴＱｌ
、　Ｑ２の接続点と基準電位源間に接続された接合型Ｆ
ＥＴＱ３とで構成され、第２電子スイッチ（１０４）は
単一のＤＭＯ８ＦＢＴＱ４で構成されている。

一般に、ＤＭＯ８ＦＥＴは、そのチャンネル長が短かい
ので、高周波で動作し、オン抵抗も十分に低いものであ
る。なお、ＦＥＴＱＩとＱ２及びＱ３とＱ４の各ゲート
ヶ共通接続して、スイッチ制御回路（１０５）からの制
御信号が相互に逆相の関係で供給されるようにする。

動作中、適当なゲート電圧が印加されると、ＦＥＴＱｔ
及びＱ２がオンし一方、Ｆ’ＥＴＱ３及びＱ４がオフ状
態となる。この結果、入力端子（９）及び出力端子（１
０１）が相互接緒され、入力信号が最小の減衰比をもっ
て即ち、信号が無減衰で伝達される。

尚、このとき非導通状態にあるＭＯ８Ｆ’ＢＴＱ４’の
ソース及びドレイン電極間に有限な容量（漂遊容量）が
存することに注目されたい。そして、この漂遊容量は、
入力信号を出力端子（１０１）に結合するかも知れない
。しかしながら、この様な漏洩信号は、ｆｉ’ＥＴＱ４
への入力信号が抵抗分圧器（１０２）によって、特定の
機器に応じ所定量、例えばｉだけ既に減衰されているの
で実用上無視できることになる。更にＲｗ　、　Ｒ２及
びＲ３の抵抗値は１００Ω以下の値で、非常に低いもの
であるので、ＦＥＴＱａのソース・ドレイン間の容量は
、Ｑｌ−Ｑ２を通る信号に対しては無視できるものであ
る。

他方、入力信号を減衰するために、Ｑ３及びＱ４がオン
され、一方Ｑ１及びＱ２がオフとされる。従って、今度
は、第２電子スイツチ（１０４）のＦＥＴＱ４は抵抗分
圧器（１０２）で減衰された入力信号を出力端子（１０
１）に伝達することになる。しかし、オフ状態のＦＥＴ
Ｑｌ及びＱ２を通る無減衰入方信号の漏洩信号はたとえ
少量でもＦＥＴＱ４を通る減衰された信号に対して比較
的大きな割合を占めるので、その漏洩信号乞無視できな
い。しがしなが゛ら、この実施例では、ＦＥＴＱａのオ
ンによりその漏洩電流ビ接地側にバイパスし、斯る望ま
しくない問題を阻止するように働く。又、２個のＦＥＴ
　Ｑｌ、　Ｑ２の直列接続により、そのソース・ドレイ
ン間の容量かｉに減少されるので、斯る漏洩信号を減少
することにもなる。

直列の抵抗器Ｒａはアッテネータの両膜定状態で、プロ
グラマブルアッテネータの出力インピーダンスを等化す
るように働く。この抵抗器Ｒ３は、アッテネータ段を後
段の増幅器等に接続して広帯域のアッテネータを得る際
の入力インピーダンスを決定するのに非常に重要なもの
である。又、この抵抗ｅｒ　ＲａはＦＥＴＲａが導通状
態とされる時に入力信号に負荷される容量成分を減少す
るのに重要である。即ち、入力信号は抵抗器Ｒ３がない
と、ｆ＋’ｈＴＱｔのドレインーツース間容量を介して
直接バイパスされろ。

Ｍ２図に示す実施例の場合、選択同に無減衰及び酸膜の
設定を選択する場合であるけれども、本発明は３つ以上
の異なった減衰の設定を行なう際にも容易に適用できる
。第３図は、３つの異なる減衰比ン設定することができ
る本発明に係わるプログラマブルアッテネータの回路構
成を示すものである。この第３図の回路構成及び動作は
、分圧抵抗器（１０２）が３つの直列抵抗器Ｒｏ　、　
Ｒ１２及び）Ｒ１３を含み、第・３電子スイツチ、部ち
ＤＭＯ８，Ｆ　Ｅ　Ｔ　Ｑｔｓか付加されている以外は
、第２図のものと同様でぁる。Ｆ’ＥＴＱｔｔ又はＱｌ
２がオンする時には、信号は減衰されないが、ＦＥＴＱ
ｌ４及びＱｔｓがオンする時には例えば夫々−又はｉに
減衰される。更に、ＦＥＴＱｌ４と直列に抵抗器を接続
する必要→まない。即ち、ＦＥＴＱＩＩがオンして適当
な減衰比が得られている間、所定の出方抵抗を得る様に
、抵抗器Ｒ１１，Ｒ１２及びＲ４ａの値乞予め選定して
いるからである。しかしながら、抵抗器Ｒｔ４及びＲ，
ｔａは、各電子スイッチと直列接続されてその出方イン
ピーダンスを一定に保持する様にする。

なお、この第３図においても入カイに号の無減衰では、
第１電子スイツチが１対の直列ＤＭＯ８ＦＥＴＱｌｌ及
び漏洩信号を阻止するためのＱｌ２と付加短絡ＰＥＴｇ
３）を含むことに注目されたい。

次に第４図は、オシロスコープ又は同様の機器に、本発
明によるプログラマブルアッテネータを適用した場合の
一例を示す回路構成である。

同図において；入力コネクタ（１１０）に供給される入
力信号は、２つの縦続接続されたデシマルアッテネータ
（１１２）及び゛（１１４）によって選択的に減衰され
、これらのアッテネータ（１１２）及び（１１４）はス
イッチ（１１３）及び（１１５）によって夫々制御され
る。

これらのスイッチとしては、実開昭５５−１１０９７号
に開示されているようなリレーによって駆動する様にし
てもよい。デシマル（十進）アッテネータ段からの出力
は、例えば特開昭５７−３３８０７号に開示されている
ものと同様のインピーダンス変換器（１１６）にイＪ１
給される。

インピーダンス変換器（１１６）は結合コンデンサＣ２
０、入力インピーダンスを決定する抵抗分圧器）ｔ２ｏ
−托２１、低周波増幅器としての演算増幅器Ａ１、ソー
スフォロアＤＭＯ８ＦＥＴＱ２０及び電流源用トランジ
スタＱ２１、出力段エミッタフォロア増幅器用トランジ
スタＱ２２−　Ｑ２３及びプートストラップ用トランジ
スタＱ２４　Ｙ有する。トランジスタＱ２２−Ｑ２３の
出力は、抵抗分圧器Ｒ２ｏ　−Ｒ２１と同じ分圧比ン有
する抵抗分圧器Ｒ２２−Ｒ２３により、演算増幅器Ａ１
の反転入力端子に帰遠される。又、演算増幅器Ａ１の出
力は、大きな抵抗値を有する２抵抗器Ｒ２０Ｙ介してｆ
ｉ”ＥＴＱｚｏのゲートに供給される。

ＦＥＴＱ２０の過負荷保饅用としてダイオードＤ３及び
Ｄ５が設けられる。コンデンサＣ２２は人力容量を調整
し、一方コンデンサＣ２１は高周波利得を調整するため
に設けられている。又、演算増幅器ＡＩに負荷される基
板容量を減少するためにコンデンサＣ２３が使用される
。トランジスタＱ２４及びツェナーダイオードＤ４は、
ＦＥＴＱ２０が入力信号を最小の信号歪で増幅する様に
するために設けられている。勿論、インピーダンス変換
器（１１６）は高入力、低出力インピーダンスで利得１
の増幅器である。

サブΦデシマルアッテネータ部（１１８）は、実質的に
第３図のものと同様であり、３つの異なる減衰比、例え
ば−、−及び−ｉ−を選択する。分圧抵抗２器Ｒ１１＃　Ｒ１２及びＲ１３の両端にコンデンサを接
続してアッテネータを異なる減衰比を選択しても一定入
力容量で且つ広帯域で動作をするようにしている。

スイッチ制御回路（１０５）は、４個の比較器Ａ２〜Ａ
５及び基準電圧源Ｅｌ、Ｂ２を有する。制御端子（１２
０）　−（１２１）に供給される制御信号のいずれかが
論理的に高レベルとなると、この高レベルの電圧か印加
されるＦＥＴＱ１４又はＱ１５のいずれかがオン！し、（−又は−に）減衰された出力が出力端子５（１０１）に生ずる様になる。同様に制御端子（１２０
）　。

（１２１）のいずれかが高レベルであると、比較器Ａ３
が高レベルの出力を発生するので、ＦＢＴＱｒａがオン
し、これによって上述した漏洩信号が阻止される。しか
しながら、制御端子（１２０）及び（１２１）への制御
信号が共に論理的に低レベルならば、比較器Ａ４．Ａ５
は共に低レベル、比較器Ａ２は高レベル、比較器Ａ３は
低レベルの出力を発生し、これによって１！１１号ＴＱ
ＩＩ及びＱ１２がオンし、Ｂ″ＥＴＱ１３がオアして、
無減衰の出力が出力端子（１０１）に得られる。よって
、制御端子（１２０）　、　（１２１）の制御信号を共
に低レベル又は一方を高レベルに設定するのみ１で、−９−又はＴの減衰比が得られる。尚、制御２端子（１２０）及び（１２１）への制御信号は、例えば
テータラツチ回路を介してマイクロコンピュータ又は同
様の中央制御装置から供給される。

この様にして、第４図におけるプログラップルア２テネ
ータは・〒・ｉ・丁・１０’２０’５０・１００　’　
２００及び−の減衰比を呈し、１−２−５のステップで
電００圧感度を切り換える。従って、入力端子（１１０）及び
出力端子（１０１）間に配されたこのプログラマブルア
ッテネータシステムの利点は以下の如くである。

＋１１　　出力増幅器の利得をなんら切り換えることな
く、減衰比を１−２−５のステップで広い範囲に亘り切
り換えることができる。

（２）制御信号によりデシマル及びサブ・デシマルアッ
テネータ段に対する減衰比を切り換えることができるの
で、プログラマブル及び遠隔制御が可能となる。

（３）　　より低い抵抗のサブ・デシマルアッテネータ
用としてＤＭＯ８ＦＥＴスイッチを使用しているので、
より正確な減衰が可能となると共に何等温度変化によっ
て影響されることもない。

＋４１　　減衰設定状態では、電子スイッチとして１対
の直列ＤＭＯ８ＦＥＴ及び短絡Ｆ　Ｅ’ｒを使用するの
で、効果的に簾遊容量に暴く漏洩信号等の諸問題を除去
できる。

（５）高周波及び低周波増幅器が共にインピーダンス変
換器を有しているので非常に安定した低周波特性、即ち
直流特性を得ることができる。

なお、上述では、本発明の原理及び実施例について説明
してきたけれども、本発明は、これらに限定されず、本
発明の要旨を逸脱することなく、種々の変更、変形をな
しうろことに注目されたい。

又、本発明は３個以上の減衰比を得る場合にも適用可能
である。よって本発明は斯る変更、変形例を包含するこ
と勿論である。

【図面の簡単な説明】

第１図は従来のプログラマブルアッテネータの一例を示
す接続図、第２図は本ざ？５明の一実が１１例を示す接
続図、第３図は本発明の実施例暑示″１−接続図、第４
図は本発明をオシロスコープの垂直入力回路に適用した
場合の一例を示す接続図である。

Claims

【特許請求の範囲】

入力端子及び基準電位源間に直列接続された第１及び第
２抵抗器と、上記入力端子及び出力端子間忙接続された
第１電子スイツチと、上記第１及び第２抵抗器の接続点
及び上記出力端子間に接続された第２電子スイツチと、
上記第１及び第２電子スイツチを制御する制御手段とを
備え、上記第２１Ｔ子スイツチが単一のトランジスタを
有し、上記笑１電子スイッチは１対の直列トランジスタ
と該直列トランジスタの接続点及び基準電位源間に接続
された付加短絡トランジスタ乞有することケ特徴とする
プログラマブルアッテネータ。