JPS598004A - フエイル・セ−フ回路 - Google Patents
フエイル・セ−フ回路Info
- Publication number
- JPS598004A JPS598004A JP57116746A JP11674682A JPS598004A JP S598004 A JPS598004 A JP S598004A JP 57116746 A JP57116746 A JP 57116746A JP 11674682 A JP11674682 A JP 11674682A JP S598004 A JPS598004 A JP S598004A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- computer
- output
- program
- fail
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、プロセスを直接計算機制御する７ステムに係
り、特定の周期で実行される制御プログラムの故障を検
出する手段を設け、故障時には、計算機出力を定められ
たシステムの安全側の状態に固定するようにしたフェイ
ル・セーフ回路に関する。
り、特定の周期で実行される制御プログラムの故障を検
出する手段を設け、故障時には、計算機出力を定められ
たシステムの安全側の状態に固定するようにしたフェイ
ル・セーフ回路に関する。
プログラムの無限ループやデッドロックなどのソフトウ
ェア上の障害を検出する手段として、プログラムを一つ
のループ上に配列し、ループの開始時、あるいは、ルー
プの一巡終了時に、セットとリセットが交互に繰り返さ
れるような交番信号を、コンデンサＣと抵抗几を用いた
監視用の回路に出力するようにし、該監視用回路の出力
を、プログラムが正常である時は、一定出力範囲内で充
放電が繰り返されるように、また、プログラム異常によ
りセット信号あるいはリセット信号がある期間以上続く
場合は、充電あるいは故イしつ放しとなって前記出力範
囲を逸脱するように設定したフェイル・セーフ回路が考
えられる。しかし、この方法は、監視回路の出力がアナ
ログ信号であるため、誤診断防止のために、充放電の時
定数をプログラム異常より十分大きな直とする必要があ
るので故障検出の応答性が悪く、また、故障発生時の監
視回路の出力状態が、交番信号がセット状態かリセット
状態によって異なるという問題がある。
ェア上の障害を検出する手段として、プログラムを一つ
のループ上に配列し、ループの開始時、あるいは、ルー
プの一巡終了時に、セットとリセットが交互に繰り返さ
れるような交番信号を、コンデンサＣと抵抗几を用いた
監視用の回路に出力するようにし、該監視用回路の出力
を、プログラムが正常である時は、一定出力範囲内で充
放電が繰り返されるように、また、プログラム異常によ
りセット信号あるいはリセット信号がある期間以上続く
場合は、充電あるいは故イしつ放しとなって前記出力範
囲を逸脱するように設定したフェイル・セーフ回路が考
えられる。しかし、この方法は、監視回路の出力がアナ
ログ信号であるため、誤診断防止のために、充放電の時
定数をプログラム異常より十分大きな直とする必要があ
るので故障検出の応答性が悪く、また、故障発生時の監
視回路の出力状態が、交番信号がセット状態かリセット
状態によって異なるという問題がある。
本発明の目的は、直接計算機制御において、メモリ部の
ハード故障などにより制御プログラムが正常な実行状態
から逸脱した場合に、実際にＣＰＵの演算を止めるので
はなく、計算機のプロセスへの出力信号を自動的に安全
側に固定し、プログラムの暴走によるプロセスの誤制御
を防止するようにしたフェイル・セーフ回路を提供する
ことにある。
ハード故障などにより制御プログラムが正常な実行状態
から逸脱した場合に、実際にＣＰＵの演算を止めるので
はなく、計算機のプロセスへの出力信号を自動的に安全
側に固定し、プログラムの暴走によるプロセスの誤制御
を防止するようにしたフェイル・セーフ回路を提供する
ことにある。
本発明は、直接計算機制御システムのフェイルセーフ性
を保つため、プログラム自身に、プログラムの故障を検
出するだめの信号を外部出力する処理を設け、該信号の
状態からプログラムが正常に実行されていると判定され
ている場合のみ、プログラム演算結果をそのまま出力す
るようにし、それ以外の場合には、演算結果をキャンセ
ルして計算機出力の状態をシステムの安全側に固定する
ようにしたところに特徴がある。
を保つため、プログラム自身に、プログラムの故障を検
出するだめの信号を外部出力する処理を設け、該信号の
状態からプログラムが正常に実行されていると判定され
ている場合のみ、プログラム演算結果をそのまま出力す
るようにし、それ以外の場合には、演算結果をキャンセ
ルして計算機出力の状態をシステムの安全側に固定する
ようにしたところに特徴がある。
以丁、本発明の実施例について詳細に説明する。
第１図に、今回考案したフェイル・セーフ回路を設けた
制御用計算機の構成を示す。制御用計算機１ば、入力モ
ジュール３を介して与えられる指令信号２に基づいて、
ＣＰＵ４内でプロセスを制御するだめの信号を演算し、
該演算結果１０を出力モジュール６を介して、プロセス
へ割肌信号１１とし、て出力する。
制御用計算機の構成を示す。制御用計算機１ば、入力モ
ジュール３を介して与えられる指令信号２に基づいて、
ＣＰＵ４内でプロセスを制御するだめの信号を演算し、
該演算結果１０を出力モジュール６を介して、プロセス
へ割肌信号１１とし、て出力する。
メモリ５には、制御用のプログラムやデータなどが記憶
されている。ＣＰＵ４から監視回路８に出力される故障
検出信号７は、制御プログラムの実行周期に同期したパ
ルス信号であり、監視回路８は、故障検出信号７の状態
からプログラムが正常に実行されているか否かを常時判
定して、その判定結果を計算機出力制御信号９として、
出力モジュール６へ出力する。出力モジュール６は、計
算機出力制御信号Ｖ状態からＣＰＵ４からの演算結果１
０の妥当性を判断し、プログラム異常時には、演算結果
ｌＯを出力するのをブロックして、計算機出力信号１１
がプロセスに対して安全側となるように固定する機能を
有している。
されている。ＣＰＵ４から監視回路８に出力される故障
検出信号７は、制御プログラムの実行周期に同期したパ
ルス信号であり、監視回路８は、故障検出信号７の状態
からプログラムが正常に実行されているか否かを常時判
定して、その判定結果を計算機出力制御信号９として、
出力モジュール６へ出力する。出力モジュール６は、計
算機出力制御信号Ｖ状態からＣＰＵ４からの演算結果１
０の妥当性を判断し、プログラム異常時には、演算結果
ｌＯを出力するのをブロックして、計算機出力信号１１
がプロセスに対して安全側となるように固定する機能を
有している。
具体的なフェイル・セーフ回路の構成としては、故障検
出信号７として、制御プログラム起動毎にセット″１”
とリセット″０”が交互に繰り返されるような交番信号
を作成し、監視回路８に第２図に示すようなコンデン？
Ｃ１３と抵抗Ｒ１２とから成る積分回路１４を用いる方
法が一般的に考えられる。
出信号７として、制御プログラム起動毎にセット″１”
とリセット″０”が交互に繰り返されるような交番信号
を作成し、監視回路８に第２図に示すようなコンデン？
Ｃ１３と抵抗Ｒ１２とから成る積分回路１４を用いる方
法が一般的に考えられる。
時定数Ｃ−Ｒ，を調整して、積分回路１４のステップ応
答整定時間■がプログラム周期Ｔより十分長い適当な直
となるように設定しておけば、プログラムが正常に周期
起動されていて、故障検出信号７が第３図に示すような
周期Ｔの交番信号となっている間は、積分回路１４の出
力である計算機出力制御信号９は、高しきいＩ＊Ｈと低
しきい直りの間で充放電を繰り返すが、プログラムがメ
モリ部のハード故障等により正規の処理ループから逸脱
してしまい、第４図および第５図に示すように故障検出
信号７０セツト状態あるいはリセット状態がある期間以
上続くと、計算機出刃制御信号９は充電あるいは故成し
つばなしとなり、高・低両しきい直間の範囲を越えるよ
うに１６゜したがって、出力モジュール６に、計算機出
力ｊｔｆｌｌ Ｎ信号９の直が、高しきい値と低しきい
値の範囲内であるか否かによりプログラム異常を判定し
、異常と判定された場合、制御信号１１をプロセスの安
全側である瞳、例えば、０＃に固定するような機能を設
けておけば、フェイル・に−フが保たれる訳である。し
かし、この方法では、故障発生時の計算機出刃制御信号
９が、故障検出信号７の状態がセット状態かりセット状
態によって充直しっばなしと放鑞しっばなしの２つの′
アナログモードをとりうるため、故障判定処理が複雑と
なり、信頼性の面で好ましくない。また、誤同定防止の
ため、積分回路１４の整定時間■をプログラム周期Ｔに
対して十分長い呟とする必要があるため、ソフト故障が
発生してから、出力モジュール６が計算機制御出力信号
９を受けて計算機出力１１を安全側に固定するまでに要
する期間、すなわち、デッド・タイムの間に、プログラ
ムが数回実行されるという問題がある。
答整定時間■がプログラム周期Ｔより十分長い適当な直
となるように設定しておけば、プログラムが正常に周期
起動されていて、故障検出信号７が第３図に示すような
周期Ｔの交番信号となっている間は、積分回路１４の出
力である計算機出力制御信号９は、高しきいＩ＊Ｈと低
しきい直りの間で充放電を繰り返すが、プログラムがメ
モリ部のハード故障等により正規の処理ループから逸脱
してしまい、第４図および第５図に示すように故障検出
信号７０セツト状態あるいはリセット状態がある期間以
上続くと、計算機出刃制御信号９は充電あるいは故成し
つばなしとなり、高・低両しきい直間の範囲を越えるよ
うに１６゜したがって、出力モジュール６に、計算機出
力ｊｔｆｌｌ Ｎ信号９の直が、高しきい値と低しきい
値の範囲内であるか否かによりプログラム異常を判定し
、異常と判定された場合、制御信号１１をプロセスの安
全側である瞳、例えば、０＃に固定するような機能を設
けておけば、フェイル・に−フが保たれる訳である。し
かし、この方法では、故障発生時の計算機出刃制御信号
９が、故障検出信号７の状態がセット状態かりセット状
態によって充直しっばなしと放鑞しっばなしの２つの′
アナログモードをとりうるため、故障判定処理が複雑と
なり、信頼性の面で好ましくない。また、誤同定防止の
ため、積分回路１４の整定時間■をプログラム周期Ｔに
対して十分長い呟とする必要があるため、ソフト故障が
発生してから、出力モジュール６が計算機制御出力信号
９を受けて計算機出力１１を安全側に固定するまでに要
する期間、すなわち、デッド・タイムの間に、プログラ
ムが数回実行されるという問題がある。
そこで、今回性たに考案したフェイル・セーフ回路は、
以上述べてきたアナログのフェイル・セーフ回路の問題
点を解決するたゆに、監視回路８にワンショット・マル
チバイブレータを適用シテ、故障判定処理の簡単化・高
信頼化と故障検出応答性の向上を図ったものである。周
知のように、ワンショット・マルチパイプレークは、入
力端子からトリガパルスが入力されると同時に出力信号
が′１”すなわちセット状態となり、自己の回路定数に
よシ決まるリセット期間ｔＢ経過後、自動的にパ０”に
出力リセットされる論理素子である。
以上述べてきたアナログのフェイル・セーフ回路の問題
点を解決するたゆに、監視回路８にワンショット・マル
チバイブレータを適用シテ、故障判定処理の簡単化・高
信頼化と故障検出応答性の向上を図ったものである。周
知のように、ワンショット・マルチパイプレークは、入
力端子からトリガパルスが入力されると同時に出力信号
が′１”すなわちセット状態となり、自己の回路定数に
よシ決まるリセット期間ｔＢ経過後、自動的にパ０”に
出力リセットされる論理素子である。
したがって、故障検出信号７としてプログラム処理の中
でトリガ用のパルス信号を作成し、監視回路８、すなわ
ち、ワンショット・マルｔノ（イブレータに出力するよ
うにすれば、リセット期間を几を該トリガパルス信号の
周期ｔ↓り若干長くしておくことによシ、プログラムが
正常に起動していて、故障検出信号７が第６図に示すよ
うな一定周期ｔのトリガパルスとなっている場合は、計
算機出力信号９を論理酸′１″に、また、プログラム故
障が発生し、故障検出信号７が第７図および第８図に示
すように１”あるいは０”になりっ放しになると、論理
酸１１０ ′１になるように設定するできる。すなわち
、出力モジュールでのプログラム故障の判定処理として
は、計算機出力制御信号９が論理酸″０”が１”かを判
定すればよいだけになるので、判定が非常に容易となり
、また誤判定率も大幅に低下することができるため、フ
ェイル・セーフ判定処理の高信頼化が図れる。、また、
故障検出用のトリガパルス（ｄ号７の周期ｔを、プログ
ラム周Ｊ４１ＪＴに比べて十分短い１直とすることが可
能であるので、故障検出の応答性、すなわち、検出分解
能の大幅な向上が望める。
でトリガ用のパルス信号を作成し、監視回路８、すなわ
ち、ワンショット・マルｔノ（イブレータに出力するよ
うにすれば、リセット期間を几を該トリガパルス信号の
周期ｔ↓り若干長くしておくことによシ、プログラムが
正常に起動していて、故障検出信号７が第６図に示すよ
うな一定周期ｔのトリガパルスとなっている場合は、計
算機出力信号９を論理酸′１″に、また、プログラム故
障が発生し、故障検出信号７が第７図および第８図に示
すように１”あるいは０”になりっ放しになると、論理
酸１１０ ′１になるように設定するできる。すなわち
、出力モジュールでのプログラム故障の判定処理として
は、計算機出力制御信号９が論理酸″０”が１”かを判
定すればよいだけになるので、判定が非常に容易となり
、また誤判定率も大幅に低下することができるため、フ
ェイル・セーフ判定処理の高信頼化が図れる。、また、
故障検出用のトリガパルス（ｄ号７の周期ｔを、プログ
ラム周Ｊ４１ＪＴに比べて十分短い１直とすることが可
能であるので、故障検出の応答性、すなわち、検出分解
能の大幅な向上が望める。
本発明によれば、プロセスを直接計算機で制御するよう
なシステムにおいて、プログラムの無限ループやデッド
ロックなどのソフトウェア上の障害が発生した場合、Ｃ
ＰＵの演算を止めることなく、自動的に計算機出力をシ
ステムの安全側に固定することが５Ｔ能となり、システ
ムのフェイル・セーフ性を保つことができる。特に、障
害検出用の信号を監視する手段としてワンショット・マ
ルチバイブレータを用いることにより、障害判定処理の
高信頼化と、検出分解能の大幅な向上とを図ることがで
きる。
なシステムにおいて、プログラムの無限ループやデッド
ロックなどのソフトウェア上の障害が発生した場合、Ｃ
ＰＵの演算を止めることなく、自動的に計算機出力をシ
ステムの安全側に固定することが５Ｔ能となり、システ
ムのフェイル・セーフ性を保つことができる。特に、障
害検出用の信号を監視する手段としてワンショット・マ
ルチバイブレータを用いることにより、障害判定処理の
高信頼化と、検出分解能の大幅な向上とを図ることがで
きる。
今回発明したフェイル・セーフ回路の構成は非常にシン
プルでかつ風月性があるので、マイクロコンピュータ技
術を駆使した制御システムの開発に対するニーズが高ま
っている現在、その工業的制置は極めて大きい。
プルでかつ風月性があるので、マイクロコンピュータ技
術を駆使した制御システムの開発に対するニーズが高ま
っている現在、その工業的制置は極めて大きい。
第１図は、本発明のフェイル・セーフ回路を設けた制御
用計算機の全体構成図、第２図は、積分回路とそのステ
ップ応答特性のタイムチャート、第３図〜第５図はフェ
イル七−〕回路に積分回路を用いた時のタイムチャート
、第６図〜第８図はフＣイル・セーフ回路にワンショッ
ト・マルチバイブレータを用いた時の故障検出信号と計
算機出力信号の関係を示すタイムチャートを表している
。 １・・・制御用計算機、３・・・人力モジュール、４・
・・ＣＰＵ、５・・・メモ１ハ ６・・・出力モジュー
ル、７・・・故障検出信号、８・・・監視回路、９・・
・計算機出力制御信号、１０・・・演算結果、１１・・
・計算機出力信号。 第 １ 図 第 ２ 図 ９第 ３ 冴 第 ４ 閃 兜 ５ ロ
用計算機の全体構成図、第２図は、積分回路とそのステ
ップ応答特性のタイムチャート、第３図〜第５図はフェ
イル七−〕回路に積分回路を用いた時のタイムチャート
、第６図〜第８図はフＣイル・セーフ回路にワンショッ
ト・マルチバイブレータを用いた時の故障検出信号と計
算機出力信号の関係を示すタイムチャートを表している
。 １・・・制御用計算機、３・・・人力モジュール、４・
・・ＣＰＵ、５・・・メモ１ハ ６・・・出力モジュー
ル、７・・・故障検出信号、８・・・監視回路、９・・
・計算機出力制御信号、１０・・・演算結果、１１・・
・計算機出力信号。 第 １ 図 第 ２ 図 ９第 ３ 冴 第 ４ 閃 兜 ５ ロ
Claims (1)
- 【特許請求の範囲】 １、 プロセスを直接計算機で制御するシステムにおい
て、ソフトウェア上の障害を検出する信号として制御プ
ログラムの実行周期に同期したパルス信号を作成する手
段と、該パルス信号を常時監視する手段を設けて、該パ
ルス信号の変化によりプログラムの異常を検出した場合
には、自動的に、計算機出力をシステムの安全側に固定
するようにしたフェイル・セーフ回路。 Ｚ 第１項記載のフェイル・セーフ回路において、検出
用信号として制御プログラムの起動周期以内に最低１回
セット・リセットする信号を作成し、該信号を監視する
手段としてワン・ショット・マルチバイブレータを用い
るようにしたことにより、検出処理の簡素化・高信頼化
と、検出応答性の向上を図ったことを特徴とするフェイ
ル・セーフ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57116746A JPS598004A (ja) | 1982-07-07 | 1982-07-07 | フエイル・セ−フ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57116746A JPS598004A (ja) | 1982-07-07 | 1982-07-07 | フエイル・セ−フ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS598004A true JPS598004A (ja) | 1984-01-17 |
Family
ID=14694739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57116746A Pending JPS598004A (ja) | 1982-07-07 | 1982-07-07 | フエイル・セ−フ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598004A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61221903A (ja) * | 1985-03-22 | 1986-10-02 | ユナイテツド テクノロジーズ コーポレ―シヨン | バツクアツプ制御方法 |
| JPS62246205A (ja) * | 1986-04-18 | 1987-10-27 | 住友電装株式会社 | ワイヤハーネスの成形方法とその成形方法のための成形装置 |
-
1982
- 1982-07-07 JP JP57116746A patent/JPS598004A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61221903A (ja) * | 1985-03-22 | 1986-10-02 | ユナイテツド テクノロジーズ コーポレ―シヨン | バツクアツプ制御方法 |
| JPS62246205A (ja) * | 1986-04-18 | 1987-10-27 | 住友電装株式会社 | ワイヤハーネスの成形方法とその成形方法のための成形装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6076172A (en) | Monitoting system for electronic control unit | |
| JPS58201154A (ja) | アンチスキッド制御装置用マイクロコンピュータのモード監視制御装置 | |
| JPS62157953A (ja) | 異常検知機能を備えたマイクロコンピユ−タ | |
| JP2593915B2 (ja) | ダブルマイコンシステム暴走防止回路 | |
| JPS598004A (ja) | フエイル・セ−フ回路 | |
| CN100394396C (zh) | 具有微型计算机监视禁止功能的电子控制系统和方法 | |
| JPH08171507A (ja) | 異常監視方法 | |
| JPH11203173A (ja) | ウオッチドッグタイマ回路 | |
| JP7070206B2 (ja) | 車載制御装置 | |
| JPS5821281B2 (ja) | 演算装置 | |
| JPS5814204A (ja) | マイクロコンピユ−タ制御装置 | |
| EP0114896A4 (en) | FUNCTION DIAGNOSTIC SYSTEM. | |
| JPS62168204A (ja) | デジタル制御装置 | |
| JP4063699B2 (ja) | プログラム暴走検出回路 | |
| JPS62222318A (ja) | 情報処理装置 | |
| JPS6033474Y2 (ja) | コンピュ−タ異常検出回路 | |
| JPS61275943A (ja) | コンピユ−タの異常検出装置 | |
| JPH0520121U (ja) | マイクロコンピユータシステムの誤動作防止装置 | |
| JPH01169642A (ja) | 暴走検出回路 | |
| JPH01106231A (ja) | 異常処理検出方式 | |
| JPS6295646A (ja) | 走行監視機能付マイクロプログラム制御装置 | |
| JPS63123138A (ja) | マイコン暴走検知回路 | |
| JPS62229301A (ja) | Ｃｐｕを用いた制御システムの暴走検知装置 | |
| JPS62147538A (ja) | マイクロコンピユ−タ使用装置におけるウオツチドツグタイマリセツト方式 | |
| JPH04127092A (ja) | 原子炉の中性子計装システム |