JPS5981735A - 情報並べ換え装置 - Google Patents
情報並べ換え装置Info
- Publication number
- JPS5981735A JPS5981735A JP57191663A JP19166382A JPS5981735A JP S5981735 A JPS5981735 A JP S5981735A JP 57191663 A JP57191663 A JP 57191663A JP 19166382 A JP19166382 A JP 19166382A JP S5981735 A JPS5981735 A JP S5981735A
- Authority
- JP
- Japan
- Prior art keywords
- information
- address
- input
- circuit
- address number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/22—Arrangements for sorting or merging computer data on continuous record carriers, e.g. tape, drum, disc
- G06F7/24—Sorting, i.e. extracting data from one or more carriers, rearranging the data in numerical or other ordered sequence, and rerecording the sorted data on the original carrier or on a different carrier or set of carriers sorting methods in general
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/903—Querying
- G06F16/90335—Query processing
- G06F16/90348—Query processing by searching ordered data, e.g. alpha-numerically ordered data
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Databases & Information Systems (AREA)
- Computer Hardware Design (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロコンピュータ等を用いてなる情報並べ
換え装置に関する。
換え装置に関する。
一般に、中型や大型の１台のコンピュータでグラフィッ
ク処理や情報の並べ換え等の多くの仕事を同時に処理さ
せようとすると、例え高性能のものでも処理しきれない
場合がある。このため、個々の仕事をマイクロコンピュ
ータに移して分散化できている。ところで、情報の並べ
換えについては従来はソフトウェアでほとんど行なわれ
ており、マイクロコンピュータのような一種のハードウ
ェアで行なうようにしたものはなかった。
ク処理や情報の並べ換え等の多くの仕事を同時に処理さ
せようとすると、例え高性能のものでも処理しきれない
場合がある。このため、個々の仕事をマイクロコンピュ
ータに移して分散化できている。ところで、情報の並べ
換えについては従来はソフトウェアでほとんど行なわれ
ており、マイクロコンピュータのような一種のハードウ
ェアで行なうようにしたものはなかった。
本発明は、情報の並べ換えをマイクロコンピュータのよ
うな一種のハードウェアで安価にかつ簡単に行なえるよ
うにすることを目的とする。
うな一種のハードウェアで安価にかつ簡単に行なえるよ
うにすることを目的とする。
本発明はこのような目的のため、上位コンピュータから
入力されてくる順序、時間ともランダムな、しかも複数
のコード体系を有するデータをその入力毎に一定の規準
にしたがって並へ換える機能をファームウェア化してい
る。
入力されてくる順序、時間ともランダムな、しかも複数
のコード体系を有するデータをその入力毎に一定の規準
にしたがって並へ換える機能をファームウェア化してい
る。
以下、本発明を図面に示す一実施例に基づいて詳細に説
明する。
明する。
第１図はこの実施例の回路図である。第１図において、
（１）は上位コンピュータ、（２）はこの実施例のファ
ームウェア化された情報並べ換装置である。
（１）は上位コンピュータ、（２）はこの実施例のファ
ームウェア化された情報並べ換装置である。
この情報並べ換え装置（２）は入力レジスタ（３）、出
力レジスタ（４）、入出力制御回路（５）、ＲＯＭ（６
） （リードオンリメモリ）、ＣＰＵ（７） （中央処
理装置）、制御回路（８）、比較回路（９）、第１アド
レスカウ゛／りＣＩ、アドレス演算回路（１１）、ＲＡ
Ｍ（２）（ランダムアクセスメモリ）、第２アドレスカ
ウンタα枠、奇数／偶数回路α→、アンド回路０６．ス
タート信号発生回路ａ・、および割込発生回路α力を備
えてなる。入力レジスタ（３）は上位コンピュータ（１
）からのデータをＣＰＵ（７）に送る。出力レジスタ（
４）はＣＰＵ（７）からのデータを上位コンピュータ（
１）に送る。入出力制御回路（５）はそのデータの入出
力を制御する。ＲＯＭ（６）には上位コンピュータ（１
）から入力されてくるデータを処理するプログラムがメ
モリされる。ＣＰ Ｕ （７）は全体の制御を行う。制
御回路（８）はＣＰ Ｕ （７）からの信号により各回
路等（９）〜ａ［有］の動作を制御する。
力レジスタ（４）、入出力制御回路（５）、ＲＯＭ（６
） （リードオンリメモリ）、ＣＰＵ（７） （中央処
理装置）、制御回路（８）、比較回路（９）、第１アド
レスカウ゛／りＣＩ、アドレス演算回路（１１）、ＲＡ
Ｍ（２）（ランダムアクセスメモリ）、第２アドレスカ
ウンタα枠、奇数／偶数回路α→、アンド回路０６．ス
タート信号発生回路ａ・、および割込発生回路α力を備
えてなる。入力レジスタ（３）は上位コンピュータ（１
）からのデータをＣＰＵ（７）に送る。出力レジスタ（
４）はＣＰＵ（７）からのデータを上位コンピュータ（
１）に送る。入出力制御回路（５）はそのデータの入出
力を制御する。ＲＯＭ（６）には上位コンピュータ（１
）から入力されてくるデータを処理するプログラムがメ
モリされる。ＣＰ Ｕ （７）は全体の制御を行う。制
御回路（８）はＣＰ Ｕ （７）からの信号により各回
路等（９）〜ａ［有］の動作を制御する。
比較回路（９）は、複数のコード体系を有するデータに
おける注目するコード体系に属する情報を一定の規準例
えばアルファベットｌ１ｌｉＱに並び換えたものヲＲＡ
Ｍ（６）のアドレスにアドレス番号順にメモリさせたい
場合に、注目するコード体系に属する情報相互間のアル
ファベット類を比較する。なお、第１ 、第２アドレス
カウンタａｃｔ ａａ 、アドレス演算回路αη、奇数
／偶数製路ＱΦ等の機能については後述する。ここで、
この実施例で処理したいデータについてそのフォーマッ
トを第２図を参照して説明スル。コノデータは、（Ｃ）
Ｕ） ＣＭｌ （Ｒ）および（Ｒｅｆ）の複数のコー
ド体系を有している。ここで（Ｃ）は作曲音名、（Ｊ）
はジャンル、（２）は演奏家名、（胸はレコード番号、
（Ｒｅｆ ）はレコード盤がＡ面とＢ面とで異なる作曲
者のときの参照番号をそれぞれあられすコード体系であ
る。なお、このコード体系は単なる１つの例にすぎず、
説明を分かり易くするためにすぎない。（１）はインデ
ックス情報であり、（Ｓ）は区切り信号である。インデ
ックス情報（１）は例えば作インデックス情報Ｃ１，）
を参照すれば他のコード体系Ｕ）（至）（Ｒ）（Ｒｅｆ
）に属する情報がどのアドレスに入力されているかが分
かるようにするた０めのものである。区切り信号（Ｓ）
は各コード体系（Ｑ （Ｊ） （Ｍｌ （Ｒ） （Ｒｅ
ｆ ）に属する情報の各々の量がランダムであったと
しても自由にこれらの情報が配置できるようにするため
のものである。
おける注目するコード体系に属する情報を一定の規準例
えばアルファベットｌ１ｌｉＱに並び換えたものヲＲＡ
Ｍ（６）のアドレスにアドレス番号順にメモリさせたい
場合に、注目するコード体系に属する情報相互間のアル
ファベット類を比較する。なお、第１ 、第２アドレス
カウンタａｃｔ ａａ 、アドレス演算回路αη、奇数
／偶数製路ＱΦ等の機能については後述する。ここで、
この実施例で処理したいデータについてそのフォーマッ
トを第２図を参照して説明スル。コノデータは、（Ｃ）
Ｕ） ＣＭｌ （Ｒ）および（Ｒｅｆ）の複数のコー
ド体系を有している。ここで（Ｃ）は作曲音名、（Ｊ）
はジャンル、（２）は演奏家名、（胸はレコード番号、
（Ｒｅｆ ）はレコード盤がＡ面とＢ面とで異なる作曲
者のときの参照番号をそれぞれあられすコード体系であ
る。なお、このコード体系は単なる１つの例にすぎず、
説明を分かり易くするためにすぎない。（１）はインデ
ックス情報であり、（Ｓ）は区切り信号である。インデ
ックス情報（１）は例えば作インデックス情報Ｃ１，）
を参照すれば他のコード体系Ｕ）（至）（Ｒ）（Ｒｅｆ
）に属する情報がどのアドレスに入力されているかが分
かるようにするた０めのものである。区切り信号（Ｓ）
は各コード体系（Ｑ （Ｊ） （Ｍｌ （Ｒ） （Ｒｅ
ｆ ）に属する情報の各々の量がランダムであったと
しても自由にこれらの情報が配置できるようにするため
のものである。
次に、この実施例の動作を作曲音名コード体系（０に属
する情報（Ｃ１）〜（Ｃｎ）をアルファベット類にＲＡ
Ｍ（２）のアドレスに順次メモリさせる場合について説
明する。ここで、作曲音名情報（Ｃｎ）における添字「
ｎ」はアルファベット類とは関係がな、＜、単にインデ
ックス情報（Ｉｎ）の添字ｒｎＪに対応しているにすぎ
ない。なお、ＲＡＭ（イ）の各アドレスには第３図に示
すように既にアドレス番号「０」から［ｎ −２Ｊまで
に順次、作曲音名情報（Ｃ３） （Ｃ’＋００） （Ｃ
Ｉ ） （Ｃ１００Ｏ）・・・、シ作曲音名のアルファ
ベット類にメモリされているものとする。即ち、アドレ
ス番号「０」のところにはアルファベット類で言えば最
先の作曲音名情報（Ｃ３）が、次のアドレス番号「１」
のところにはアルファベット類で次の作曲音名情報（Ｃ
Ｉｏｏ）が・・・、アドレス番号［ｎ−２ｊのところに
はアルファベット類で最後の作曲音名情報（Ｃｓａ ）
がメモリされている。このとき、同時にインデックス情
報（Ｉ３）（Ｉｌ。０）（Ｉｌ ） （ＩｌＯＯ［＋）
・・・もメモリされている。
する情報（Ｃ１）〜（Ｃｎ）をアルファベット類にＲＡ
Ｍ（２）のアドレスに順次メモリさせる場合について説
明する。ここで、作曲音名情報（Ｃｎ）における添字「
ｎ」はアルファベット類とは関係がな、＜、単にインデ
ックス情報（Ｉｎ）の添字ｒｎＪに対応しているにすぎ
ない。なお、ＲＡＭ（イ）の各アドレスには第３図に示
すように既にアドレス番号「０」から［ｎ −２Ｊまで
に順次、作曲音名情報（Ｃ３） （Ｃ’＋００） （Ｃ
Ｉ ） （Ｃ１００Ｏ）・・・、シ作曲音名のアルファ
ベット類にメモリされているものとする。即ち、アドレ
ス番号「０」のところにはアルファベット類で言えば最
先の作曲音名情報（Ｃ３）が、次のアドレス番号「１」
のところにはアルファベット類で次の作曲音名情報（Ｃ
Ｉｏｏ）が・・・、アドレス番号［ｎ−２ｊのところに
はアルファベット類で最後の作曲音名情報（Ｃｓａ ）
がメモリされている。このとき、同時にインデックス情
報（Ｉ３）（Ｉｌ。０）（Ｉｌ ） （ＩｌＯＯ［＋）
・・・もメモリされている。
このようなときに、ＣＰＵ（７）から作曲音名情報（Ｃ
ｎ）に関するデータがＲＡＭＨに一時的に入力される。
ｎ）に関するデータがＲＡＭＨに一時的に入力される。
そうすると、ＲＡＭ（２）にメモリされている最低位の
アドレス番号「０」のところの作曲音名情報（Ｃ３）よ
りも作曲音名情報（Ｃｎ）のアルファベットの方が先に
なるか、または最高位のアドレス番号ｒｎ−２Ｊのとこ
ろの作曲音名情報（’Ｃｎ ）のアルファベットの方が
後になるかが比較回路（９）で比較判断される。この結
果、前者の場合であれば各アドレス番号「０」〜ｒｎ−
２Ｊに対応する各アドレスにメモリされている作曲音名
情報をそれぞれ１つずつずらしたアドレス番号のアドレ
スにメモリさせるとともに第１アドレスカウンタＣｌＣ
ｌのカウントをＩｎ−２Ｊ→ｒｎ−ＩＪにした上で、ア
ドレス番地「０」のところへ作曲音名情報（Ｃｎ）をイ
ンデックス情報（Ｉｎ）とともにメモリする。アドレス
演算回路αυはこのアドレスの演算を司どる。また、後
者の場合であれば、アドレス番号「ｎ−ＩＪのアドレス
のところへ作曲音名情報（Ｃｎ）をインデックス情−’
１ｉｌｉ）（Ｉｎ）とともにメモリし、アドレスカウン
タ（ＩＩのカウントを１’−ｎ−２Ｊ→［ｎ−ＬＩＪと
する。
アドレス番号「０」のところの作曲音名情報（Ｃ３）よ
りも作曲音名情報（Ｃｎ）のアルファベットの方が先に
なるか、または最高位のアドレス番号ｒｎ−２Ｊのとこ
ろの作曲音名情報（’Ｃｎ ）のアルファベットの方が
後になるかが比較回路（９）で比較判断される。この結
果、前者の場合であれば各アドレス番号「０」〜ｒｎ−
２Ｊに対応する各アドレスにメモリされている作曲音名
情報をそれぞれ１つずつずらしたアドレス番号のアドレ
スにメモリさせるとともに第１アドレスカウンタＣｌＣ
ｌのカウントをＩｎ−２Ｊ→ｒｎ−ＩＪにした上で、ア
ドレス番地「０」のところへ作曲音名情報（Ｃｎ）をイ
ンデックス情報（Ｉｎ）とともにメモリする。アドレス
演算回路αυはこのアドレスの演算を司どる。また、後
者の場合であれば、アドレス番号「ｎ−ＩＪのアドレス
のところへ作曲音名情報（Ｃｎ）をインデックス情−’
１ｉｌｉ）（Ｉｎ）とともにメモリし、アドレスカウン
タ（ＩＩのカウントを１’−ｎ−２Ｊ→［ｎ−ＬＩＪと
する。
前者、後者いずれでもない場合には、第２アドレスカウ
ンタα葎によりアドレス番号「０」〜ｒｎ−２Ｊの各ア
ドレスについて領域を２′−）に分け、分けられた領域
のいずれに作曲音名情報（Ｃｎ）がはいるがをチェック
する。この場合、アドレス番号が小さい方の領域におけ
る最高位のアドレス番号にある作曲音名情報のアルファ
ベットと比較し、このアルファベットよりも作曲音名情
報（Ｃｎ）のそれの方が順位が先になる場合にはその情
報（Ｃｎ ）はアドレス番号が小さい方の領域に入いる
。そうでなければアドレス番号が大きい万の領域に入い
る。一方の領域に入った後は、上述と同様１こして前者
と後者のいずれになるかが判断される。このようにして
、領域を細分化していくことにより、作曲音名情報（Ｃ
ｎ）がメモリされるべきアドレスのアドレス番号が定ま
る。なお、この場合、必ずインテックス情報（Ｉｎ）
もその情報（Ｃｎ）と同じアドレス番号のアドレスにメ
モリされる。
ンタα葎によりアドレス番号「０」〜ｒｎ−２Ｊの各ア
ドレスについて領域を２′−）に分け、分けられた領域
のいずれに作曲音名情報（Ｃｎ）がはいるがをチェック
する。この場合、アドレス番号が小さい方の領域におけ
る最高位のアドレス番号にある作曲音名情報のアルファ
ベットと比較し、このアルファベットよりも作曲音名情
報（Ｃｎ）のそれの方が順位が先になる場合にはその情
報（Ｃｎ ）はアドレス番号が小さい方の領域に入いる
。そうでなければアドレス番号が大きい万の領域に入い
る。一方の領域に入った後は、上述と同様１こして前者
と後者のいずれになるかが判断される。このようにして
、領域を細分化していくことにより、作曲音名情報（Ｃ
ｎ）がメモリされるべきアドレスのアドレス番号が定ま
る。なお、この場合、必ずインテックス情報（Ｉｎ）
もその情報（Ｃｎ）と同じアドレス番号のアドレスにメ
モリされる。
次に、領域を上述のように２つに分ける場合に、−万も
しくは両方の領域に属するアドレス数が奇数になる場合
がある。ところが、このような領域の細分化は最終的に
はアドレス数が「１」の奇数になるはずである。このと
き第２アドレスカウンタα罎からの出力により奇数／偶
数回路Ｃ１４）は論理「１」の信号を出力する。そうす
ると、−万の入力部に常に論理「１」の信号が入力され
ているアンド回路（ハ）の他方の入力部には奇数／偶数
回路０荀から論理「１」の信号が入力される。その結果
、アンド回路α時から論理「１」の信号、つまり作曲音
名情報（Ｃｎ ）が最終的にメモリされるアドレスの位
置が定まったことをあられす信号が制御回路（８）に入
力されることになる。最終のアドレス位置が定まるとそ
れ以降はアドレスを１つずつずらした上で、そのアと ドレス位置に作曲音名情報（Ｃｎ）のデータ゛楡ンデッ
クス情報（Ｉｎ’）とを入れて、第１アドレスカウンタ
ａＱを１つだけカウントアツプしてこの情報（Ｃｎ、）
についての情報の並べ換えが終了する。出力表示が必要
なときにはいつでも作曲音名情報（Ｃｎ ）の列とイン
デックス情報（Ｉｎ）とによって関連する他のコード体
系が採し出されて表示を行うことができる。
しくは両方の領域に属するアドレス数が奇数になる場合
がある。ところが、このような領域の細分化は最終的に
はアドレス数が「１」の奇数になるはずである。このと
き第２アドレスカウンタα罎からの出力により奇数／偶
数回路Ｃ１４）は論理「１」の信号を出力する。そうす
ると、−万の入力部に常に論理「１」の信号が入力され
ているアンド回路（ハ）の他方の入力部には奇数／偶数
回路０荀から論理「１」の信号が入力される。その結果
、アンド回路α時から論理「１」の信号、つまり作曲音
名情報（Ｃｎ ）が最終的にメモリされるアドレスの位
置が定まったことをあられす信号が制御回路（８）に入
力されることになる。最終のアドレス位置が定まるとそ
れ以降はアドレスを１つずつずらした上で、そのアと ドレス位置に作曲音名情報（Ｃｎ）のデータ゛楡ンデッ
クス情報（Ｉｎ’）とを入れて、第１アドレスカウンタ
ａＱを１つだけカウントアツプしてこの情報（Ｃｎ、）
についての情報の並べ換えが終了する。出力表示が必要
なときにはいつでも作曲音名情報（Ｃｎ ）の列とイン
デックス情報（Ｉｎ）とによって関連する他のコード体
系が採し出されて表示を行うことができる。
このようにして、この実施例では順次、次の情報を並べ
換えていく。なお、この実施例において、コード体系（
Ｒｅｆ）により関連事項の逆に情報を探し出すことがで
きる。また、区切り信号（Ｓ）で任意の分類規定を複合
させているが、これを固定にすれば更に情報の並べ換え
が簡単になる。
換えていく。なお、この実施例において、コード体系（
Ｒｅｆ）により関連事項の逆に情報を探し出すことがで
きる。また、区切り信号（Ｓ）で任意の分類規定を複合
させているが、これを固定にすれば更に情報の並べ換え
が簡単になる。
なお、この例のように作曲音名すごけを分類するとき、
同一の作曲者のレコードが多数あって、作曲音名のみで
は同一作曲者の中での順序が定まらない場合には、作曲
音名そのものに順列を定めレコードを付加〔例、生年月
日や作曲者番号〕するか、他のレコードの複合〔例、レ
コード番号（Ｒ）〕を区切りコード等により指定すれば
よい。
同一の作曲者のレコードが多数あって、作曲音名のみで
は同一作曲者の中での順序が定まらない場合には、作曲
音名そのものに順列を定めレコードを付加〔例、生年月
日や作曲者番号〕するか、他のレコードの複合〔例、レ
コード番号（Ｒ）〕を区切りコード等により指定すれば
よい。
以上のように本発明によれば−Ｌ位コンピュータから入
力されてくる順序、時開ともランタムで、かつ複数のコ
ード体系を有するデータ群において注目するコード体系
に属する情報をマイクロコンピュータのような一種のハ
ードウェアで容易かつ簡単に一定の規準に［７たがって
並び換えることができる。
力されてくる順序、時開ともランタムで、かつ複数のコ
ード体系を有するデータ群において注目するコード体系
に属する情報をマイクロコンピュータのような一種のハ
ードウェアで容易かつ簡単に一定の規準に［７たがって
並び換えることができる。
図面は本発明の一実施例を示し、第１図は回路図、第２
図はデータのフォトマットを示す図、第３図はＲＡＭの
内容を概念的に示す図である。 （１）・・・上位コンピュータ、（２）・・・情報並べ
換え装置、（７）・・・ＣＰＵ、’（９）・・・比較回
路、０００１１・・・第１．第２アドレスカウンタ、（
１１）・・・アドレス演算回路、（６）・・・ＲＡＭ
１α→・・・奇数／偶数回路 出願人 株式会社 高滓製作所 代理人 弁理士 岡田和秀
図はデータのフォトマットを示す図、第３図はＲＡＭの
内容を概念的に示す図である。 （１）・・・上位コンピュータ、（２）・・・情報並べ
換え装置、（７）・・・ＣＰＵ、’（９）・・・比較回
路、０００１１・・・第１．第２アドレスカウンタ、（
１１）・・・アドレス演算回路、（６）・・・ＲＡＭ
１α→・・・奇数／偶数回路 出願人 株式会社 高滓製作所 代理人 弁理士 岡田和秀
Claims (1)
- （１）上位コンピュータから順序および時間がランダム
になって入力されてくる複数のコード体系を有するデー
タ群に属する情報を、メモリのアドレスへ注目するコー
ド体系にしたがって入力する手段と、メモリに入力され
る注目するコード体系に属する第１情報を、メモリの各
アドレスに一定の基準にしたがって既に入力されている
各情報の内、最低位と最高位のアドレス番号を有するア
ドレスに入力されている第２．第３情報と比較する手段
と、第１情報が第２情報よりも低位または第３情報より
も高位のアドレス番号を有するアドレスに入力されるべ
きとの比較出力により第１情報を最低位または最高位の
アドレス番号を有するアドレスに入力し、いずれでもな
いとの比較出力により最低位から最高位までのアドレス
番号を有するアドレスを少なくとも２つの領域に分ける
とともに第１情報がいずれの領域に入いるかをチェック
して後、前記比較を繰返す手段とを有する情報並べ換え
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57191663A JPS5981735A (ja) | 1982-10-30 | 1982-10-30 | 情報並べ換え装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57191663A JPS5981735A (ja) | 1982-10-30 | 1982-10-30 | 情報並べ換え装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5981735A true JPS5981735A (ja) | 1984-05-11 |
Family
ID=16278383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57191663A Pending JPS5981735A (ja) | 1982-10-30 | 1982-10-30 | 情報並べ換え装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5981735A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028306A (ja) * | 1973-07-12 | 1975-03-22 |
-
1982
- 1982-10-30 JP JP57191663A patent/JPS5981735A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028306A (ja) * | 1973-07-12 | 1975-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293616A (en) | Method and apparatus for representing and interrogating an index in a digital memory | |
| US4924385A (en) | Method of detecting types of parts constituting a larger group of parts | |
| JPS58119033A (ja) | テキスト処理装置 | |
| US3644898A (en) | Information association through logical functions derived from language | |
| JP2752634B2 (ja) | ソート処理装置 | |
| HK1002838A1 (en) | Data processing apparatus | |
| JPS5981735A (ja) | 情報並べ換え装置 | |
| US3646524A (en) | High-level index-factoring system | |
| JPH0666050B2 (ja) | ソート処理方法 | |
| US5737556A (en) | Document management system for displaying and shifting a plurality of regions | |
| GB2189913A (en) | Word processor | |
| JP2980303B2 (ja) | 仕分け方法 | |
| JPS61168070A (ja) | 住所の漢字入力装置 | |
| JPH01281526A (ja) | データ検索装置 | |
| JP2852253B2 (ja) | データ検索装置 | |
| JPS58120288A (ja) | パタ−ン記憶方式 | |
| JPH03147036A (ja) | 可変長データ処理装置 | |
| JP2835366B2 (ja) | 高速フーリエ変換用アドレス情報発生装置 | |
| JPH0212328A (ja) | 並列式分類装置 | |
| JPS6168636A (ja) | デ−タ処理装置 | |
| JPH02501604A (ja) | 連想記憶メモリシステム | |
| JPH0583995B2 (ja) | ||
| JPH02300821A (ja) | 情報処理装置 | |
| JPH01106228A (ja) | データ駆動型計算機 | |
| JPS61144019A (ja) | 電子ビーム露光装置のパターン・データ転送方法 |