JPS59823Y2

JPS59823Y2 - 受信機

Info

Publication number: JPS59823Y2
Application number: JP8911878U
Authority: JP
Inventors: 義一前川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1978-06-28
Filing date: 1978-06-28
Publication date: 1984-01-11
Also published as: JPS555669U

Description

【考案の詳細な説明】この考案は、いわゆるスキャンニング受信機に関する。

例えば、マルチチャンネルのトランシーバにおいて、受
信時、各チャンネルを順次スキャンしていき、送信が行
われているチャンネルでスキャンを停止するようにした
ものがある。

第１図はその一例の受信系を示すもので、１はアンテナ
、２は高周波アンプ、３はミキサ回路、４は局部発振回
路、５は中間周波アンプ、６は検波回路、７は低周波ア
ンプ、８はスピーカを示す。

この場合、局発回路４は、水晶発振子を切り換えること
によって、あるいはＰＬＬの分周比を変更することによ
って例えば１０段階に局部発振周波数を切り換えること
ができるようにされている。

また、１１はスキャン用の１０進カウンタで、このカウ
ンタ１１のカウント内容が局発回路４に局発周波数の制
御信号として供給され、カウンタ１１のカラントイ直が
Ｎ（０≦Ｎ≦９）のときには、（Ｎ十１）チャンネルを
受信するための局発信号が形成される。

さらに、１２はクロックパルスの発生回路で、これから
は周期が０．３〜１秒程度のクロックパルスが取り出さ
れ、このパルスか′カウンタ１１にカウント入力として
供給される。

また、１３はスキャンロックの制御回路で、これは、例
えばＡＧＣ電圧によって受信信号の有無を検出し、その
検出信号がカウンタ１１にイネーブル入力として供給さ
れ、カウント動作が制御される。

従って、カウンタ１１がクロックパルスをカウントして
そのカウント値は順次１づつ増加（９の次にはオーバー
フローして０になる）するので、このカウント値に対応
して局発周波数が順次変化し、これにより受信チャンネ
ルが１チヤンネルづつクロックパルスの周期で変化して
いく。

そして、あるチャンネルになったとき、受信入力があれ
ば、これによるＡＧＣ電圧の変化が制御回路１３で検出
され、その検出信号によりカウンタ１３のカウントが停
止する。

従って、そのチャンネルの受信状態にロックされる。

しかし、任意の時点にリセットスイッチＳ１をオンにす
れば、あるいは、電波が受信できなくなれば、そのロッ
ク状態が解除され、以後、引き続き受信チャンネルのス
キャンが行われる。

ところが、この場合、第１図の受信機では、リセットス
イッチＳ□をオンにした後の最初のチャンネル期間が不
規則になってしまう。

すなわち、カウンタ１１はクロックパルスＰｃの立ち上
がりをカウントするものとし、また、制御回路１３の検
出信号（カウンタ１１のイネーブル入力）Ｓｅが、５ｅ
＝０のときには、カウンタ１１のカウントが行われるが
、５ｅ＝１のときには行わないものとする。

すると、第２図ＡあるいはＢに示すように、時点ｔ１に
例えば第１チヤンネルが選局されるが、この第１チヤン
ネルで受信入力がないとすれば、ＳｅＯであり、時点ｔ
２に次のクロックパルスＰｃによりカウンタ１１のカウ
ント値が１増加して第２チヤンネルが選局される。

そして、第２チヤンネルの受信入力があれば、直ちに５
ｅ＝１となるので、カウンタ１１のカウントは停止し、
以後、クロックパルスＰｃに関係なく、第２チヤンネル
の受信状態が続く。

そして、任意の時点ｔ３にリセットスイッチＳｌをオン
にすると、５ｅ＝０になるが、この５ｅ＝０になると、
カウンタ１１のカウント値が１増加するので、時点ｔ３
から第３チヤンネルが選局されてしまう。

そして、時点ｔ４には次のクロックパルスＰｃによって
第４チヤンネルが選局されてしまう。

従って、この受信機では、リセットスイッチＳ１をオン
にした時点ｔ３後の最初のチャンネルの受信期間、すな
わち、第３チヤンネルの受信期間が、スイッチＳ１をオ
ンにした時点ｔ３によってばらついてしまう。

この考案は、このようなばらつきをなくそうとするもの
である。

以下その一例について説明しよう。

第３図において、電源端子Ｔ１と接地との間に、抵抗器
Ｒ１とコンデンサＣ１とが直列接続されると共に、コン
テ゛ンサＣ１に例えばＰＵＴ（Ｑｌ）のアノード・カソ
ード間が並列接続され、また、端子Ｔ１と接地との間に
、抵抗器Ｒ２，Ｒ３が直列接続され、その接続中点にＰ
ＵＴ（Ｑｌ）のゲートが接続されてクロックパルス発生
回路１２が構成される。

そして、ＰＵＴ（Ｑｔ）のゲートが、カウンタ１１の入
力端子に接続される。

さらに、受信信号のレベルを示す信号として、中間周波
アンプ５からＡＧＣの電圧が取り出され、このＡＧＣ電
圧が感度調整用の可変抵抗器Ｒ４を通じ、さらにバッフ
ァ用兼整形用のインバータＱ２゜Ｑ３に供給されて第４
図に示すように検出信号Ｓｅが形成され、この信号Ｓｅ
がトランジスタＱ４のベースに供給されると共に、その
コレクタ・エミッタ間がコンデンサＣ１に並列接続され
てロック制御回路１３が構成・される。

なお、この場合、トランジスタＱ４のベースにトランジ
スタＱ５が接続されると共に、このトランジスタＱ５に
リセットスイッチＳ１が接続される。

このような構成において、第４図の時点ｔ１以前に示す
ように、受信信号がないときには、５ｅ−０であり、従
って、トランジスタＱ４はオフである。

そして、トランジスタＱ４がオフであれば、コンデンサ
Ｃ１は抵抗器Ｒ１を通じて充電され、その端子電圧ＶＣ
は上昇すルカ、ｖＣ−■ＤＤニナルト、ＰＵＴ（Ｑｌ）
がオンとなり、コンデンサＣ１は放電し、放電が終ると
、再び充電が行われる。

従って、電圧Ｖｃは、第４図に示すように鋸歯状に変化
する。

そして、抵抗器Ｒ２，Ｒ３の接続中点の電圧は、これら
の抵抗器Ｒ２，Ｒ３による分圧電圧となるが、ＰＵＴ（
Ｑｌ）がオンのときには、０となるので、これが第４図
に示すようにクロックパルスＰｃとして取り出され、カ
ウンタ１１に供給されてカウントされる。

従って、ＰＵＴ（Ｑｌ）がオフになるごとに（コンデン
サＣ１が充電されるごとに）、カウンタ１１のカウント
値がｌづつ増加し、１チヤンネルづつスキャンされてい
く。

そして、時点ｔ１に例えば４チヤンネルが選局され、こ
のとき、受信入力があれば、直ちに５ｅ＝１になるので
、トランジスタＱ４はオンとなる。

そして、トランジスタＱ４がオンであれば、コンテ゛ン
サＣ１の充電は行われず、クロックパルスＰｃが形成さ
れないので、その第４チヤンネルの受信状態が続く。

そして、任意の時点ｔ２にスイッチＳ１をオンにすれば
、これによりトランジスタＱ５がオンになるので、トラ
ンジスタＱ４がオフになり、この時点ｔ２から再びコン
テ゛ンサＣ１の充電がスタートし、時点ｔ３に第５チヤ
ンネルが選局される。

また、時点ｔ２にリセットスイッチＳ１をオンにする代
わりに、受信入力がなくなった場合でも、５ｅ＝０とな
るので、同様に時点ｔ３に第５チヤンネルが選局される
。

こうして、この考案によれば、スキャンニング受信及び
スキャンロックが行われるが、この場合、特にこの考案
によれば、時点ｔ３における充電のスタ−トは、常に初
期状態（Ｖｃ＝０）から行われるので、期間ｔ３〜ｔ４
は時点ｔ２にかかわらず一定となり、従って、リセット
スイッチＳ１をオンにした時点ｔ１後の最初のチャンネ
ルである第５チヤンネルの受信期間ｔ３〜ｔ４にばらつ
きを生じることがない。

しかも、そのための構成は簡単であり、従来例に比べ、
特に複雑化することがない。

【図面の簡単な説明】

第１図は従来例の系統図、第２図はその波形図、第３図
はこの考案の一例の接続図、第４図はその波形図である
。４は局部発振回路、１１はカウンタである。

Claims

【実用新案登録請求の範囲】

クロックパルスの立ち上がり（または立ち下がり）をカ
ウンタするカウンタと、このカウンタのカウント値に対
応した周波数の局部発振信号を形成する局部発振回路と
、一定の初期状態からスタートして上記クロックパルス
を形成するクロックパルス発生回路と、受信入力に対応
して上記クロックパルス発生回路における上記クロック
パルスの形成を制御するスキャンロック回路と、スキャ
ンロック状態を解除するリセットスイッチを有し、上記
クロックパルス発生回路の形成するクロックパルスは、
上記スキャンロック状態においては立ち上がっている状
態（または立ち下がっている状態）に固定され、上記リ
セットスイッチの操作時には上記クロックパルス発生回
路が上記一定の初期状態からスタートするようにされた
受信機。