JPS5982648A - ビデオテ−プレコ−ダのコントロ−ル装置 - Google Patents
ビデオテ−プレコ−ダのコントロ−ル装置Info
- Publication number
- JPS5982648A JPS5982648A JP57192290A JP19229082A JPS5982648A JP S5982648 A JPS5982648 A JP S5982648A JP 57192290 A JP57192290 A JP 57192290A JP 19229082 A JP19229082 A JP 19229082A JP S5982648 A JPS5982648 A JP S5982648A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- vtrs
- microprocessor
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/023—Control of operating function, e.g. switching from recording to reproducing remotely controlled
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
- G11B27/022—Electronic editing of analogue information signals, e.g. audio or video signals
- G11B27/028—Electronic editing of analogue information signals, e.g. audio or video signals with computer assistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B31/00—Arrangements for the associated working of recording or reproducing apparatus with related apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- General Engineering & Computer Science (AREA)
- Management Or Editing Of Information On Record Carriers (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はビデオテープレコーダのコントロール装置に関
し、特に複数のビデオテープレコーダを関連制御する際
に適用して好適なものである。
し、特に複数のビデオテープレコーダを関連制御する際
に適用して好適なものである。
この種のコントロール装置として従来複数のビデオテー
プレコーダ（ＶＴＲ）を用いて構成された自動編集シス
テムにおいて、複数のＶＴＲの画像情報′（！′所定の
順序で自動編集しようとする場合、各ＶＴＲの制御系に
対して共通にリモートコントロール装置を設け、各ＶＴ
Ｒからケーブルでなる通信同値を介して伝送されて来る
情報信号（ステータス信号及びタイムコード信号でなる
）をリモートコントロール装置で監視しながら各ＶＴＲ
に対して応動動作を指示するコマンド信号を返送するよ
うにしたものが用いられている。ここでステータス信号
はＶＴＲの現在の動作モードを表わし、タイムコード信
号はビデオヘッドのテープ位置（例えば各フィールドご
とに附された番地でなる）を表わす。
プレコーダ（ＶＴＲ）を用いて構成された自動編集シス
テムにおいて、複数のＶＴＲの画像情報′（！′所定の
順序で自動編集しようとする場合、各ＶＴＲの制御系に
対して共通にリモートコントロール装置を設け、各ＶＴ
Ｒからケーブルでなる通信同値を介して伝送されて来る
情報信号（ステータス信号及びタイムコード信号でなる
）をリモートコントロール装置で監視しながら各ＶＴＲ
に対して応動動作を指示するコマンド信号を返送するよ
うにしたものが用いられている。ここでステータス信号
はＶＴＲの現在の動作モードを表わし、タイムコード信
号はビデオヘッドのテープ位置（例えば各フィールドご
とに附された番地でなる）を表わす。
ところでこのような制御系に用いられる通信回線におい
てはその特性上ボーレートに制限があシ、通常２−５２
−５Ｃ〕 程度の周波数の信号を使用して各ＶＴＲを制
御するようになされ、ＶＴＲの互換性をもたせる必要か
ら標準規格が決められている。
てはその特性上ボーレートに制限があシ、通常２−５２
−５Ｃ〕 程度の周波数の信号を使用して各ＶＴＲを制
御するようになされ、ＶＴＲの互換性をもたせる必要か
ら標準規格が決められている。
実際上リモートコントロール装置は例えばマイクロプロ
セッサでなる情報信号処理回路を有し、各ＶＴＲを制御
するための各種のコマンド信号を形成する際にマづクロ
グロセツサを通信回線の標準規格の周波数に相当するク
ロック周波数で動作させてＶＴＲ５＞・ら到来する情報
信号の処理及びコマンド信号の返送を実行するようにな
されている。
セッサでなる情報信号処理回路を有し、各ＶＴＲを制御
するための各種のコマンド信号を形成する際にマづクロ
グロセツサを通信回線の標準規格の周波数に相当するク
ロック周波数で動作させてＶＴＲ５＞・ら到来する情報
信号の処理及びコマンド信号の返送を実行するようにな
されている。
しかしこのようにすると、ＶＴＲの台数が多くなったり
、複雑な制御をしようとしたシする場合のように処理す
べき情報量が多くなった場合これを処理し切れなくなる
おそれがある。
、複雑な制御をしようとしたシする場合のように処理す
べき情報量が多くなった場合これを処理し切れなくなる
おそれがある。
本発明はこの不都合を解決するためになされたもので、
通信回線における信号の周波数の制限を満足しながらリ
モートコントロール装置内での情報信号の処理量を必要
に応じて十分に大きくすることができるようにしたコン
トロール装置を提案しようとするものである。
通信回線における信号の周波数の制限を満足しながらリ
モートコントロール装置内での情報信号の処理量を必要
に応じて十分に大きくすることができるようにしたコン
トロール装置を提案しようとするものである。
し発明の概要〕
かかる目的を達成するため本発明においては、リモート
コントロール装置及びＶＴＲ間の信号の伝送を第１の周
波数をもつクロック信号によって実行すると共に、リモ
ートコントロール装置内部の信号処理動作を第１の周波
数より高い周波数の第２の周波数をもつクロック信号に
よって実行する。
コントロール装置及びＶＴＲ間の信号の伝送を第１の周
波数をもつクロック信号によって実行すると共に、リモ
ートコントロール装置内部の信号処理動作を第１の周波
数より高い周波数の第２の周波数をもつクロック信号に
よって実行する。
以下図面について本発明の一実施例を詳述する。
第１図において、（１）はプレーヤ（ないしマスク）と
して動作する第１のＶＴＲ，（２）はレコーダ（ないし
スレーブ）として動作する第２のＶＴＲ，（３）はこれ
ら第１及び第２のＶ Ｔ Ｒ（１）及び（２）に対して
共通に設けられたリモートコントロール装置で、リモー
トコントロール装置（３）は通信回線としてのケーブル
（４）及び（５）を通じて伝送される時間直列の信号形
式の伝送信号を入力及び出力する直列入出力回路（６）
と、この直列入出力回路（６）に接続されたマイクロプ
ロセッサ（７）及びタイマコントローラ（８）を具える
情報信号処理回路（９）とを有する。
して動作する第１のＶＴＲ，（２）はレコーダ（ないし
スレーブ）として動作する第２のＶＴＲ，（３）はこれ
ら第１及び第２のＶ Ｔ Ｒ（１）及び（２）に対して
共通に設けられたリモートコントロール装置で、リモー
トコントロール装置（３）は通信回線としてのケーブル
（４）及び（５）を通じて伝送される時間直列の信号形
式の伝送信号を入力及び出力する直列入出力回路（６）
と、この直列入出力回路（６）に接続されたマイクロプ
ロセッサ（７）及びタイマコントローラ（８）を具える
情報信号処理回路（９）とを有する。
直列入出力回路（６）は第１のクロック発振器（１０）
のクロック信号Ｓ１によって駆動され、ＶＴＲ（１）及
び（２）からケーブル（４）及び（５）を介して伝送さ
れて来る伝送信号としてステータス信号及びタイムコー
ド信号でなる情報信号Ｓ２を受けると共に、ケーブル（
４）及び（５）を介してＶＴＲ（１）及び（２）へ返送
すべき伝送信号としてコマンド信号Ｓ３を送出する。
のクロック信号Ｓ１によって駆動され、ＶＴＲ（１）及
び（２）からケーブル（４）及び（５）を介して伝送さ
れて来る伝送信号としてステータス信号及びタイムコー
ド信号でなる情報信号Ｓ２を受けると共に、ケーブル（
４）及び（５）を介してＶＴＲ（１）及び（２）へ返送
すべき伝送信号としてコマンド信号Ｓ３を送出する。
ここでクロック発振器（１０）の発振周波数は通信回線
の標準規格周波数（例えば２．５（：Ｍｎ２））に選定
され・ これにより通信回線に対する周波数の制限を満
足しながらリモートコントロール装置（３）とＶＴＲ（
１）及び（２）との間に伝送信号を授受できるようにな
されている。
の標準規格周波数（例えば２．５（：Ｍｎ２））に選定
され・ これにより通信回線に対する周波数の制限を満
足しながらリモートコントロール装置（３）とＶＴＲ（
１）及び（２）との間に伝送信号を授受できるようにな
されている。
これに対してマイクロプロセッサ（７）は第２のクロッ
ク発振器（１１）によって駆動され、直列入出力回路（
６）がｌｌｌｓ次時間直列的に受けたステータス信号及
びタイムコード信号でなる情報信号Ｓ２を所定の処理手
順と比較してこれと一致するようにＶＴＲ（１）及び（
２）を制御するためのコマンド信号Ｓ３を送出スる。マ
イクロプロセッサ（７）はステータス信号又はタイムコ
ード信号が到来するごとにインタラブトされて当該各信
号についての処理を実行する。
ク発振器（１１）によって駆動され、直列入出力回路（
６）がｌｌｌｓ次時間直列的に受けたステータス信号及
びタイムコード信号でなる情報信号Ｓ２を所定の処理手
順と比較してこれと一致するようにＶＴＲ（１）及び（
２）を制御するためのコマンド信号Ｓ３を送出スる。マ
イクロプロセッサ（７）はステータス信号又はタイムコ
ード信号が到来するごとにインタラブトされて当該各信
号についての処理を実行する。
このマイクロプロセッサ（７）の動作はタイマコントロ
ーラ（８）の基準同期信号Ｓ４のタイミングに基づいて
実行される。タイマコントローラ（８）はステータス信
号又はタイムコード信号が到来するごとにマイクロプロ
セッサ（７）の命令によりクロック発振器（１１）のク
ロック信号Ｓ５によってカウント動作をするカウンタで
構成され、マイクロプロセッサ（７）に内蔵されている
プリセットデータＳ６を読込んでカウント内容がこのプ
リセットデータ値に到達するごとに基準同期信号Ｓ４を
発生し、かくしてプリセットデータ値によってタイマコ
ントローラ（８）のカウント比を決めるようになされて
いる。
ーラ（８）の基準同期信号Ｓ４のタイミングに基づいて
実行される。タイマコントローラ（８）はステータス信
号又はタイムコード信号が到来するごとにマイクロプロ
セッサ（７）の命令によりクロック発振器（１１）のク
ロック信号Ｓ５によってカウント動作をするカウンタで
構成され、マイクロプロセッサ（７）に内蔵されている
プリセットデータＳ６を読込んでカウント内容がこのプ
リセットデータ値に到達するごとに基準同期信号Ｓ４を
発生し、かくしてプリセットデータ値によってタイマコ
ントローラ（８）のカウント比を決めるようになされて
いる。
ここでマイクロプロセッサ（７）からタイマコントロー
ラ（８）にプリセットされるプリセットデータＳ６の値
は例えば１６．６（ｍｓｅｃ） （ＮＴＳＣ方式のビデ
オイｇ号を処理する場合で、フィールド周波数６（１（
ｆ（ｚ）０１周期を表わす）に相当する値に選定され、
これによりタイマコントローラ（８）から１フイールド
に相当する時間１６．６［ｍ５ｅｃ）ごとに基準同期信
号Ｓ４ （第２図Ａ）を発生する。マイクロプロセッサ
（７）はこの基準同期信号Ｓ４を受けると第２図Ｂに示
す如く、２つのフィールド区間ＦＬｌ 及びＦＬ２（従
って１フレ一ム区間ＦＩＶＩ ）の間に当該１フレ一ム
分の画像に関する信号を処理するようになされている。
ラ（８）にプリセットされるプリセットデータＳ６の値
は例えば１６．６（ｍｓｅｃ） （ＮＴＳＣ方式のビデ
オイｇ号を処理する場合で、フィールド周波数６（１（
ｆ（ｚ）０１周期を表わす）に相当する値に選定され、
これによりタイマコントローラ（８）から１フイールド
に相当する時間１６．６［ｍ５ｅｃ）ごとに基準同期信
号Ｓ４ （第２図Ａ）を発生する。マイクロプロセッサ
（７）はこの基準同期信号Ｓ４を受けると第２図Ｂに示
す如く、２つのフィールド区間ＦＬｌ 及びＦＬ２（従
って１フレ一ム区間ＦＩＶＩ ）の間に当該１フレ一ム
分の画像に関する信号を処理するようになされている。
因みに第１のフィールド区間ＦＬＩ においてマイク
ロプロセッサ（７）は第１の時間Ｔ１においてステータ
ス信号についてＶＴＲ（１）及び（２）との信号の受渡
しを行い、その後第２の時間Ｔ２において受けたステー
タス信号の処理を行い、その後第３の時間Ｔ３において
処理結果に対応してＶＴＲ（１）又は（２）へのコマン
ド信号を送出する。かくして第１及び第２の時間Ｔ１及
びＴ２においてステータス処理を実行する。また第２の
フィールド区間ＦＬ２においてマイクロ７゛ロセツサ（
７）は第４の時間Ｔ４においてタイムコード信号につい
てＶ Ｔ Ｒ（１）及び（２）との信号の受渡しを行い
、その後第５の時間 。
ロプロセッサ（７）は第１の時間Ｔ１においてステータ
ス信号についてＶＴＲ（１）及び（２）との信号の受渡
しを行い、その後第２の時間Ｔ２において受けたステー
タス信号の処理を行い、その後第３の時間Ｔ３において
処理結果に対応してＶＴＲ（１）又は（２）へのコマン
ド信号を送出する。かくして第１及び第２の時間Ｔ１及
びＴ２においてステータス処理を実行する。また第２の
フィールド区間ＦＬ２においてマイクロ７゛ロセツサ（
７）は第４の時間Ｔ４においてタイムコード信号につい
てＶ Ｔ Ｒ（１）及び（２）との信号の受渡しを行い
、その後第５の時間 。
Ｔ５において受けたタイムコード信号の処理を行い、そ
の後第６の時間Ｔ６において処理結果に対応してＶＴＲ
（１）又は（２）へのコマンド信号を送出する。かくし
て第４及び第５の時間Ｔ４及びＴ５においてタイムコー
ド処理を実行する。
の後第６の時間Ｔ６において処理結果に対応してＶＴＲ
（１）又は（２）へのコマンド信号を送出する。かくし
て第４及び第５の時間Ｔ４及びＴ５においてタイムコー
ド処理を実行する。
第３及び第６の時間Ｔ３及びＴ６において送出するコマ
ンド４Ｗ号の内容としては編集命令、チャンネルの選択
命令、調相出力、オーディオ・ビデオ選択命令などＶ
Ｔ Ｒ（１） 、 （２＞を制御するに必要な命令、デ
ータが含まれる。なお時間Ｔ１及びＴ４に先立って設け
られた時間ＴｏはＶＴＲ（１）及び（２）が伝送信号を
確認するに要する時間である。
ンド４Ｗ号の内容としては編集命令、チャンネルの選択
命令、調相出力、オーディオ・ビデオ選択命令などＶ
Ｔ Ｒ（１） 、 （２＞を制御するに必要な命令、デ
ータが含まれる。なお時間Ｔ１及びＴ４に先立って設け
られた時間ＴｏはＶＴＲ（１）及び（２）が伝送信号を
確認するに要する時間である。
マイクロプロセッサ（７）は第１及び第２のＶＴＲ（１
）及び（２）を所定の手順で制御するために第３図のよ
うに機能する。すなわち第１及び第２のＶＴＲ（１）及
び（２）からテープのトラックパターンにおいて各フィ
ールドごとに附されたタイムコ−トイｇ号８１１ナタイ
ムコードレジスタ（１５）に受けると共に、クロック発
振器（１１）のクロック信号Ｓ５をタイムコード発生器
（１６）に受けてこのタイムコード発生器（１６）にお
いて発生されたタイムコードを第１の比較器（１７）に
おいて比較し、差があればその差出力８１２に応じてコ
ントローラ（１８）を動作させて調相出力Ｓ１３を第１
及び第２のＶＴ、Ｒ（１）及び（２）に送出する。この
とき第１及び第２のＶ Ｔ Ｒ（１）及び（２）は調相
動作してタイムコードなタイムコー１発生器（１６）に
よって発生されるタイムコードに合せる。
）及び（２）を所定の手順で制御するために第３図のよ
うに機能する。すなわち第１及び第２のＶＴＲ（１）及
び（２）からテープのトラックパターンにおいて各フィ
ールドごとに附されたタイムコ−トイｇ号８１１ナタイ
ムコードレジスタ（１５）に受けると共に、クロック発
振器（１１）のクロック信号Ｓ５をタイムコード発生器
（１６）に受けてこのタイムコード発生器（１６）にお
いて発生されたタイムコードを第１の比較器（１７）に
おいて比較し、差があればその差出力８１２に応じてコ
ントローラ（１８）を動作させて調相出力Ｓ１３を第１
及び第２のＶＴ、Ｒ（１）及び（２）に送出する。この
とき第１及び第２のＶ Ｔ Ｒ（１）及び（２）は調相
動作してタイムコードなタイムコー１発生器（１６）に
よって発生されるタイムコードに合せる。
一方タイムコードレジスタ（１５）の記憶内容は第２の
比較器（１９）においてシステムＲＡ Ｍ （３））か
ら順次読出されるタイムコードと比較され、一致したと
きコントローラ（１８）からモード切換信号Ｓ１４を第
１及び第２のＶＴＲ（１）及び（２）にそれぞれ送出し
、かくして第１及び第２のＶＴＩ）及び（２）の動作モ
ードをシステムＲＡＭ（２０）に書込まれた編集手順情
報に応じて順次切換えて行くようになされている。
比較器（１９）においてシステムＲＡ Ｍ （３））か
ら順次読出されるタイムコードと比較され、一致したと
きコントローラ（１８）からモード切換信号Ｓ１４を第
１及び第２のＶＴＲ（１）及び（２）にそれぞれ送出し
、かくして第１及び第２のＶＴＩ）及び（２）の動作モ
ードをシステムＲＡＭ（２０）に書込まれた編集手順情
報に応じて順次切換えて行くようになされている。
以上の構成において、ＶＴＲ（１１又は（２）からステ
ータス信号又はタイムコード信号が伝送されると直列入
出力回路（６）はクロック発振器（１０）のり６ツク信
号Ｓ１によって順次読込む。このときマイクロプロセッ
サ（７）からタイマコントローラ（８）にプリセット信
号Ｓ６が与えられ、タイマコントローラ（８）はクロッ
ク発振器（１１）のクロック信号Ｓ５をカウントしてプ
リセット値に達するごとに基準同期信号Ｓ４を発生して
これをマイクロプロセッサ（７）に対して処理ステップ
を進めるインタラフ０ト信号として送出する。従ってマ
イクロプロセッサ（７）はタイマコントローラ（８）か
ら基準同期信号Ｓ４が到来するごとに第２図について上
述した処理動作を実行し、かくしてＶＴＲ（１）及び（
２）から１フレーム（すなわち２フイールド）分の情報
信号が到来するごとに所定の編集手順に従ったコマンド
信号Ｓ３をＶＴＲ（１）及び（２）に返送する。
ータス信号又はタイムコード信号が伝送されると直列入
出力回路（６）はクロック発振器（１０）のり６ツク信
号Ｓ１によって順次読込む。このときマイクロプロセッ
サ（７）からタイマコントローラ（８）にプリセット信
号Ｓ６が与えられ、タイマコントローラ（８）はクロッ
ク発振器（１１）のクロック信号Ｓ５をカウントしてプ
リセット値に達するごとに基準同期信号Ｓ４を発生して
これをマイクロプロセッサ（７）に対して処理ステップ
を進めるインタラフ０ト信号として送出する。従ってマ
イクロプロセッサ（７）はタイマコントローラ（８）か
ら基準同期信号Ｓ４が到来するごとに第２図について上
述した処理動作を実行し、かくしてＶＴＲ（１）及び（
２）から１フレーム（すなわち２フイールド）分の情報
信号が到来するごとに所定の編集手順に従ったコマンド
信号Ｓ３をＶＴＲ（１）及び（２）に返送する。
かくするにつき、直列入出力回路（６）と通信回縁との
間の情報信号及びコマンド信号の受渡しは標準規格の周
波数（２，５［ＭＨｚ〕）と同じ周波数のクロック発振
器（１０）のクロック信号Ｓ１によって行われるのに対
して、マイクロプロセッサ（７）及びタイマコントロー
ラ（８）による情報信号の処理及びコマント信号の発生
動作はクロック信号Ｓ１の周波数より高い周波数（４（
ＭＨｚ））をもつクロック発振器（１１）のクロック信
号Ｓ５によって高速度で実行される。従って第１図の構
成によれば、通信回線の標準規格の周波数のクロック信
号で全ての情報の処理する場合と比較して必璧に応じて
格段的に大きい情報量の処理な７１クロプロセツサ（７
）によって実行できることにより、複数台のＶＴＲ（１
）及び（２）の同時制御を、かなり複雑な制御手順でも
制御できる。
間の情報信号及びコマンド信号の受渡しは標準規格の周
波数（２，５［ＭＨｚ〕）と同じ周波数のクロック発振
器（１０）のクロック信号Ｓ１によって行われるのに対
して、マイクロプロセッサ（７）及びタイマコントロー
ラ（８）による情報信号の処理及びコマント信号の発生
動作はクロック信号Ｓ１の周波数より高い周波数（４（
ＭＨｚ））をもつクロック発振器（１１）のクロック信
号Ｓ５によって高速度で実行される。従って第１図の構
成によれば、通信回線の標準規格の周波数のクロック信
号で全ての情報の処理する場合と比較して必璧に応じて
格段的に大きい情報量の処理な７１クロプロセツサ（７
）によって実行できることにより、複数台のＶＴＲ（１
）及び（２）の同時制御を、かなり複雑な制御手順でも
制御できる。
以上の構成のリモートコントロール装置（３）は第４図
に示す具体的構成によって実現できる。第４図において
リモートコントロール装置（３）と第１及び第２のＶＴ
Ｒ（１１及び（２）との間の信号はケーブル（３１）及
び（３２）を介して時間直列の信号形式で端子（３３Ａ
） 、 （３３Ｂ ）及び（３４Ａ） 、 （３４Ｂ
）に与えられ、直列入出力回路（６）によって授受され
る。
に示す具体的構成によって実現できる。第４図において
リモートコントロール装置（３）と第１及び第２のＶＴ
Ｒ（１１及び（２）との間の信号はケーブル（３１）及
び（３２）を介して時間直列の信号形式で端子（３３Ａ
） 、 （３３Ｂ ）及び（３４Ａ） 、 （３４Ｂ
）に与えられ、直列入出力回路（６）によって授受され
る。
直列入出力回路（６）は伝送信号のうちデータ信号をデ
ータバス（３６）を通じさらにバッファ回路（３７）を
遇してマイクロプロセッサ（７）との間に転送すると共
Ｋ、各種の制御信号を制御信号ライン（３８）を通じさ
らにバッファ回路（３９）を通じてマイクロプロセッサ
（７）との間に転送する。因みに制御信号としては、リ
クエスト信号（ＩＯＲＥＱ）、リード信号（ＲＤ）、イ
ンタラフ６ト信号（ＩＮＴ）、リセット信号（ＲＥＳＥ
Ｔ）などを含んでなる。
ータバス（３６）を通じさらにバッファ回路（３７）を
遇してマイクロプロセッサ（７）との間に転送すると共
Ｋ、各種の制御信号を制御信号ライン（３８）を通じさ
らにバッファ回路（３９）を通じてマイクロプロセッサ
（７）との間に転送する。因みに制御信号としては、リ
クエスト信号（ＩＯＲＥＱ）、リード信号（ＲＤ）、イ
ンタラフ６ト信号（ＩＮＴ）、リセット信号（ＲＥＳＥ
Ｔ）などを含んでなる。
このように直列入出力回路（６）が第１及び第２のＶＴ
Ｒ（１）及び（２）との間で伝送信号の授受をするため
にクロック発振器（１０）が用意され、そのクロック信
号Ｓ１によって直列入出力回路（６）から端子（３３Ａ
） 、 （３３Ｂ ）及び（３４Ａ ） 、 （３４
Ｂ ）への伝送信号の送出し又は取込みを行うようにな
されている。このクロック発振器（１０）の発振周波数
はＶＴＲ（１）及び（２）との間の伝送ライン（３１）
及び（３２）の使用周波数（例えば２．５ ＣＭＨｚ）
）と一致するように選定されている。
Ｒ（１）及び（２）との間で伝送信号の授受をするため
にクロック発振器（１０）が用意され、そのクロック信
号Ｓ１によって直列入出力回路（６）から端子（３３Ａ
） 、 （３３Ｂ ）及び（３４Ａ ） 、 （３４
Ｂ ）への伝送信号の送出し又は取込みを行うようにな
されている。このクロック発振器（１０）の発振周波数
はＶＴＲ（１）及び（２）との間の伝送ライン（３１）
及び（３２）の使用周波数（例えば２．５ ＣＭＨｚ）
）と一致するように選定されている。
一方タイマコントローラ（８）は、データバス（３６）
を通じさらにバッファ回路（３７）を通じてプリセット
値データを受けると共に、制御信号ライン（３８）を通
じさらにバッファ回路（３９）を通じて制御信号を受け
る。タイマコントローラ（８）はマイクロプロセッサ（
７）のクロック発振器（１１） （例えば４ （Ｍ、Ｈ
ｚ〕のパルス発振器でなる）のクロック信号Ｓｌによっ
てカウント動作し、データバス（３６）にマイクロプロ
セッサ（７）から送出されたプリセット値に達すること
にづンタラプト信号をマイクロプロセッサ（７）に送出
することにより、１フイ一ルド区間ごとにマイクロプロ
セッサ（７）のスデータス処理又はタイムコード処理プ
ログラム（第２図Ｂ）を開始させるようになされている
。
を通じさらにバッファ回路（３７）を通じてプリセット
値データを受けると共に、制御信号ライン（３８）を通
じさらにバッファ回路（３９）を通じて制御信号を受け
る。タイマコントローラ（８）はマイクロプロセッサ（
７）のクロック発振器（１１） （例えば４ （Ｍ、Ｈ
ｚ〕のパルス発振器でなる）のクロック信号Ｓｌによっ
てカウント動作し、データバス（３６）にマイクロプロ
セッサ（７）から送出されたプリセット値に達すること
にづンタラプト信号をマイクロプロセッサ（７）に送出
することにより、１フイ一ルド区間ごとにマイクロプロ
セッサ（７）のスデータス処理又はタイムコード処理プ
ログラム（第２図Ｂ）を開始させるようになされている
。
かくしてマイクロプロセッサ（７）における処理動作は
クロック発振器（１１）のクロック信号Ｓ５によって面
速度で実行されると共に、処理されるべきデータをマイ
クロプロセッサ（７）に取シ込み、かつ処理されたデ・
−夕をマイクロプロセッサ（７）に送り出すために、直
列入出力回路（６）にクロック発振器（１０）のクロッ
ク信号Ｓ１が与えられる。かくして直列入出力回路（６
）は、クロック発振器（１０）のクロック信号Ｓ１によ
ってその周波数（２’、５ 〔ＭＨｚ：） ）でＶＴＲ
（１）及び（２）との間の伝送信号の受渡しを実行する
と共に、クロック発振器（１１）のクロック信号Ｓ５に
よってその周波数（４（：ＭＨｚ））でマイクロプロセ
ッサ（７）との間のデータ及び信号の受渡し及びその演
算処理を実行するようになされている。
クロック発振器（１１）のクロック信号Ｓ５によって面
速度で実行されると共に、処理されるべきデータをマイ
クロプロセッサ（７）に取シ込み、かつ処理されたデ・
−夕をマイクロプロセッサ（７）に送り出すために、直
列入出力回路（６）にクロック発振器（１０）のクロッ
ク信号Ｓ１が与えられる。かくして直列入出力回路（６
）は、クロック発振器（１０）のクロック信号Ｓ１によ
ってその周波数（２’、５ 〔ＭＨｚ：） ）でＶＴＲ
（１）及び（２）との間の伝送信号の受渡しを実行する
と共に、クロック発振器（１１）のクロック信号Ｓ５に
よってその周波数（４（：ＭＨｚ））でマイクロプロセ
ッサ（７）との間のデータ及び信号の受渡し及びその演
算処理を実行するようになされている。
従ってリモートコントロール装置（３）の内部における
信号処理速度をリモートコントロール装置（３）とＶＴ
Ｒ（１）及び（２）との間の信号処理速度よシ高速度で
実行し得ることにより、容易に複数台のＶＴＲ（１）及
び（２）を同時に制御することかできる。
信号処理速度をリモートコントロール装置（３）とＶＴ
Ｒ（１）及び（２）との間の信号処理速度よシ高速度で
実行し得ることにより、容易に複数台のＶＴＲ（１）及
び（２）を同時に制御することかできる。
なお上述においてはＮＴＳＣ方式のＶＴＲに本発明を適
用した実施例について述べたがこれに限らず、その他の
方式例えばＰＳ方式と切換えることができるようになさ
れた場合には、マイクロプロセッサ（７）からタイマコ
ントローラ（８）へのプリセット値を変更するようにす
れば良い。
用した実施例について述べたがこれに限らず、その他の
方式例えばＰＳ方式と切換えることができるようになさ
れた場合には、マイクロプロセッサ（７）からタイマコ
ントローラ（８）へのプリセット値を変更するようにす
れば良い。
以上のように本発明によれば、リモートコントロール装
置（３）の情報信号処理回路（９）を、通信回線と入出
力回路（６）との間の情報信号及びコマンド信号の受渡
しに使用されるクロック信号Ｓ１の周波数より高い周波
数をもつクロック信号Ｓ５によって駆動するようにした
ことによシ、容易に複数のＶＴＲを同時にしかも複雑な
制御手順で制御できる。
置（３）の情報信号処理回路（９）を、通信回線と入出
力回路（６）との間の情報信号及びコマンド信号の受渡
しに使用されるクロック信号Ｓ１の周波数より高い周波
数をもつクロック信号Ｓ５によって駆動するようにした
ことによシ、容易に複数のＶＴＲを同時にしかも複雑な
制御手順で制御できる。
第１図は本考案によるテープレコーダのコントロール装
置の一実施例を示すブロック図、第２図はその信号処理
動作の説明に供する′Ｒｒ線図、第３図は第１図のマイ
クロプロセッサの詳ａｓ成を示すブロック図、第４図は
コントロール装置の具体的構成を示すブロック図である
。 （１） 、 （２）−Ｖ Ｔ Ｒ１（３） ・・・リモ
ートコントロール装置、（６）・・・直列入出力回路、
（７）・−・マイクロプロセッサ、（８）・・・タイマ
コントローラ、（９）・・・情＠信号処理回路、（ｉｏ
） 、 （ｉｉ）・・・クロック発振器、（３７） 、
（３９）・・・バッファ回路。 弗 ｌ 画 第 ２ 図 ３１１− 弗 ３ 図
置の一実施例を示すブロック図、第２図はその信号処理
動作の説明に供する′Ｒｒ線図、第３図は第１図のマイ
クロプロセッサの詳ａｓ成を示すブロック図、第４図は
コントロール装置の具体的構成を示すブロック図である
。 （１） 、 （２）−Ｖ Ｔ Ｒ１（３） ・・・リモ
ートコントロール装置、（６）・・・直列入出力回路、
（７）・−・マイクロプロセッサ、（８）・・・タイマ
コントローラ、（９）・・・情＠信号処理回路、（ｉｏ
） 、 （ｉｉ）・・・クロック発振器、（３７） 、
（３９）・・・バッファ回路。 弗 ｌ 画 第 ２ 図 ３１１− 弗 ３ 図
Claims (1)
- ビデオテープレコーダから伝送されて来る少くともステ
ータス信号及びタイムコード信号とよシなる情報信号に
基づいて上記ビデオテープレコーダを制御するコマンド
信号を形成する情報信号処理回路を具えたリモートコン
トロール装置を有し、上記情報信号及び上記コマンド信
号を第１の周波数で伝送すると共に、上記情報信号処理
回路を上記第１の周波数より高い周波数をもつ第２のク
ロック信号によって駆動することを特徴とするビデオテ
ープレコーダのコントロール装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57192290A JPS5982648A (ja) | 1982-11-01 | 1982-11-01 | ビデオテ−プレコ−ダのコントロ−ル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57192290A JPS5982648A (ja) | 1982-11-01 | 1982-11-01 | ビデオテ−プレコ−ダのコントロ−ル装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5982648A true JPS5982648A (ja) | 1984-05-12 |
| JPH0413781B2 JPH0413781B2 (ja) | 1992-03-10 |
Family
ID=16288816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57192290A Granted JPS5982648A (ja) | 1982-11-01 | 1982-11-01 | ビデオテ−プレコ−ダのコントロ−ル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5982648A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2644959A1 (fr) * | 1989-03-25 | 1990-09-28 | Broadcast Television Syst | Procede de reproduction de signaux video en direct avec des scenes au ralenti |
-
1982
- 1982-11-01 JP JP57192290A patent/JPS5982648A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2644959A1 (fr) * | 1989-03-25 | 1990-09-28 | Broadcast Television Syst | Procede de reproduction de signaux video en direct avec des scenes au ralenti |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0413781B2 (ja) | 1992-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0722224B1 (en) | Method for setting addresses for electronic appliances | |
| EP0810739B1 (en) | System feature starting method and controlling method for audio/visual system | |
| CA2438370C (en) | Command synchronization establishment system | |
| EP0197768B1 (en) | Digital control systems for electronic apparatus | |
| KR100297395B1 (ko) | 통신방법 | |
| JPS5982648A (ja) | ビデオテ−プレコ−ダのコントロ−ル装置 | |
| JPS5934031B2 (ja) | デ−タ伝送方式 | |
| JPH0229595Y2 (ja) | ||
| JPH071496B2 (ja) | 制御方法及び制御装置 | |
| KR100446568B1 (ko) | 통신제어방법및전자장치 | |
| JPS61161568A (ja) | 情報伝送方式 | |
| JP3239371B2 (ja) | 機器接続処理方式 | |
| JPH0851447A (ja) | 通信システム | |
| JP2847984B2 (ja) | 通信装置及びマルチ画面表示装置 | |
| EP0533229B1 (en) | Method of identifying a signal path and signal processing apparatus | |
| JPH0314877Y2 (ja) | ||
| JPS61113395A (ja) | リモ−トコントロ−ル装置 | |
| JPS61259495A (ja) | 照明制御システム | |
| JP2516930B2 (ja) | ビデオテ―プレコ―ダ | |
| JPS6068169A (ja) | 自動溶接機 | |
| JP3415820B2 (ja) | 画像記録方式 | |
| JP2001045017A (ja) | デジタルインターフェイス制御機能を備えた電子機器 | |
| JPH0671345B2 (ja) | 複数機器のグループ制御装置 | |
| JPH01168173A (ja) | 予約録画方式 | |
| JP2003234711A (ja) | 放送システム |