JPS59835B2 - 表示回路 - Google Patents

Description

【発明の詳細な説明】 本発明は液晶腕時計等のディジタル電子機器における表
示＝回路に関するものである。

本発明は表示回路の低電流化に関する。

本発明の目的は表示体セグメントに加えられる信号を制
御することにより表示体に流れる電流を制御し、表示回
路の低電流化をはかるものである。

近年ディジタル腕時計や電子式卓上計算機等の各種ディ
ジタル機器において、回路の低電流化と合まつて回路の
ＬＳＩ化が活発になつている。低電流化をはかるため、
表示体に液晶を用い、ＬＳＩ化においての問題点を解決
するための表示系との結合が容易で、かつ信号の転送が
容易な直列信号系を用い、回路構成要素としてシフトレ
ジスタが用いられるようになつた。しかし従来、シフト
レジスタを用いてスタティックな表示を行なおうとする
場合にはシフトレジスタで一定期間毎表示信号の転送を
し、ドライブ回路を兼ねた前記シフトレジスタに一定期
間表示信号の停止により行なつていた。

シフトレジスタと表示体が直接接続されているため、表
示期間以外の時間、すなわち転送期間において転送信号
が直接表示体に加わり、等価的に表示体に交流が印加さ
れていた。このため表示体にもともと含まれる容量成分
により転送時間におせる消費電流が増加し、表示期間の
消費電流の数十倍にもおよび、表示桁数が増加すればす
る程消費電流は増大する。本発明は以上のことを考慮し
、転送期間は表示体とシフトレジスタを遮断し、定信号
を加えることにより消費電流の低減をはかろうというも
のである。以下表示体に液晶を用いた場合でもつて説明
しよう。

第１図に従来の回路構成による表示回路ブロック図を示
す。１は記憶回路で計時用とすれば、時刻内容が電卓用
とすれば置数内容や、演算内容がＢＣＤコードで記憶さ
れている。

２は４ビットからなるシフトレジスタで、表示一桁分に
あたるＢＣＤデータの読み込みを順次行ない、ＢＣＤ−
７セグメント変換のデコーダ回路３に転送される。

デコーダ回路での読み込みのタイミング１６は一桁（４
ビット）分がシフトレジスタに転送されるタイミング１
５と同期している。４は７ビットシフトレジスタで、並
列に転送されてきたセグメント信号を直列セグメント信
号に変換する。

４に加えられるクロック信号は１２であるが、この例で
は４桁の表示を行なうため、一周期７×４＝２８のパル
スで全桁分が交流駆動用回路５に転送される。

５は液晶を交流１駆動するための排他的０Ｒ回路で、液
晶表示体１０の共通電極１７に加えられる交流信号１１
の極性に対して点灯セグメント信号は反転、非点灯のセ
グメント信号は非反転の信号となる。

（１２００）表示の場合の反転、非反転信号を１３に示
す。上記信号は、１桁分７ビツトからなるシフトレジス
タ６，７，８，９に順次転送される。シフトレジスタ６
，７，８，９にはシフトレジスタ４と同一クロツク信号
１２が加らられているため、４Ｘ７（２８）パルスが印
加された後には６，７，８，９の各レジスタには表示す
べき信号が転送されている。この転送期間は交流信号１
１に示すようにＴ，であり、レジスタ６，７，８，９が
スタテイツク型であるため転送後は転送内容を保持して
いる。前記各レジスタの各出力は表示体１０の各セグメ
ントＡｌ，ｂｌ，ｃｌｊｄｌｊｅｌ５ｆｌ５ｇｌｌｌｌ
ａ４５ｂ４ｊｃ４ｊｄ４５ｅ４５ｆ４ラＧ４に対応して
いるため、各レジスタの保持している内容により目的と
する数字を表示する。レジスタ６に対応する数字は（１
）であるため、ｂ１、Ｃ１セグメントのみ点灯している
。点灯しないセグメントａ１に加わる信号１４は、交流
信号１１と同相となつている。交流信号１１に同期して
クロツク信号１２，１５，１６が各レジスタに印加され
るため、上記と同様の過程によりレジスタ６，７，８，
９に表示用セグメント信号が新たに転送され、保持され
る。この保持期間が１１に示すようにＴ２である。表示
信号の転送と表示体のドライブ機能を兼ねたシフトレジ
スタによる表示方法は以上のようであるが、液晶を用い
た表示体セグメントが直接シフトレジスタの各出力と結
合されているため、転送期間中は全セグメントに表示信
号１３が印加されることとなる。

液晶表示体はたの構造から容量性負荷となり、例えば通
常液晶腕時計に用いられている表示体１セグメント当り
の容量は数＋ＰＦ〜百ＰＦ程度である。このため転送期
間における転送信号（表示信号１３）により各セグメン
トでは充放電を繰返し、表示体での消費電流が保持期間
における消費電流（保持期間では抵抗負荷となる）に比
べ著るしく増大する。また表示桁数が増加すれば同様に
増加する。また転送期間を短縮するためのクロツク信号
の高周波をはかれば、容量負荷のため表示信号の歪みを
引き起こし、レジスタにおける消費電流が増加する。こ
れはシフトレジスタがＤＭＯＳで構成されている場合顕
著である。このように、シフトレジスタを用いて回路構
成を行なうことにより、信号系が直列系になり、信号の
転送が容易になり、更には回路上での実装が容易になる
反面、消費電流の増大を招くことになる。本発明はこれ
らの点を考慮し、転送期間表示体セグメントに表示とは
無関係な定信号を加えることによつて表示体の消費電流
、更には表示用ドライブ回路の消費電流の低減をはかり
、低電流化が要求されている全電子腕時計用表示回路を
提供するものである。第２図Ａ，ｂに本発明の回路プロ
ツク構成の一実施例を示す。

第２図Ａ，ｂにおいて、第１図と同じ機能とタイミング
信号を有するプロツクには同じ信号が当ててあるが、簡
単に説明しよう。

１は記憶回路、２は４ビツトシフトレジスタ、３はＢＣ
Ｄ−JャZグメント変換デコーダ回路、４は７ビツトシフ
トレジスタで並列信号→直列信号変換を行なう。

５は排他０Ｒゲート、６，７，８，９は表示信号転送及
び表示体ドライブ用シフトレジスタ、１０は液晶を用い
た表示体である。

信号１１は液晶の交流駆動用信号で、視覚上から２０Ｈ
ｚから数百Ｈｚまでの周波数帯が選択される。この回路
プロツク間の信号の転送は第１図説明と同様である。排
他的０Ｒゲートの出力信号は１３に示すごとくであり、
本例では〔１２００〕の表示用セグメント信号となつて
いる。２２は転送期間中表示体１０とレジスタ６〜９の
各出力とを遮断し、定信号を加えるゲート回路である。

この回軸においてクロツク信号１２に同期した遮断信号
１８によりレジスタ６〜９の各出力端に設けられたＡＮ
Ｄゲート群２３〜２９を制御することにより転送期間の
み表示体とレジスタ６〜９が遮断される。

遮断状態のみでは遮断期間中すべて各セグメントはＬＯ
Ｗレベルになつてしまい、直流的にアンバランスとなつ
てしまい、液晶の寿命の低下をきたすための０Ｒゲート
群３０〜３６によりバランス用信号１９を印加している
。これによつて転送期間中は各セグメントに交流信号１
１に同相の信号が加えられ、表示信号の如何によらず、
セグメントは点灯しない。更に保持期間Ｔ２はゲート回
路２２が０Ｎされるため、シフトレジスタの内容が表示
体に転送され、所定の表示を行なう。転送期間Ｔ，と保
持（表示）期間Ｔ２の割合、Ｔ１／Ｔ２は小さい′まど
よいが、クロツク信号や、表示桁数により決まるが、Ｔ
，／Ｔ２−１の状態においても実用可能である。具体的
なセグメント信号を２０，２１に示す。２０は点灯しな
いセグメントａ１の信号であり、交流信号１８と同相に
、２１は点灯するセグメントｂ１の信号であり、交流信
号１８と逆相になつている。

なお、１『，２０″，２１′は、１１，２０，２１の時
間軸（横軸）を縮めたもので、各波形間の変化をはつき
りさせている。次に本発明の他の実施例について、第３
図において説明する。

第２図と同じ図番を有する回路、プロツクは同じ機能を
有し、同じ動作を行なうため詳細な説明は省略する。５
は表示体交流５駆動用排他的０Ｒゲート回路、６，７，
８，９は表示用シフトレジスタ、１０は液晶表示体、そ
して２２は表示体制御回路である。

上記回路構成において、転送期間、保持期間（表示期間
）における表示体に印加される信号について説明しよう
。制御回路２２は１セグメント当り２つのトランスミツ
シヨンゲートＴＧ，，ｔｇｌのトランスミツシヨンゲー
ト群で構成され、転送期間（Ｔ１）中、表示信号の遮断
と定信号の印加を行なつている。ここで説明は表示体１
０のセグメントａ１についての説明の行なうが、他のセ
グメントも同様の動作を行う。

トランスミツシヨンゲートＴＧ，の入力はシフトレジス
タ９の出力の一つに、出力は表示体ａ１セグメントに接
続され、トランスミツシヨンゲートＴｇｌの入ガｌま交
流信号１１，１１′、出力はＴＧｌの出力と同じく表示
体ａ１セグメントに接続されている。トランスミツシヨ
ンゲートＴＧｌ，ｔｇｌの各ゲートにはパルス巾Ｔ１で
交流信号１１，１１′と同じ周波数の制御信号１８が印
加され、スイツチング動作を行なう。なお３７は制御信
号１８の反転用インバータでトランスミツシヨンゲート
ＴＧｌ，ｔｇｌの一方のゲートに印加され又ＴＧｌのゲ
ート信号をＴｇｌのゲート信号が逆極性であるためＴＧ
ｌが導通状態であればＴｇ，は非導通状態、ＴＧｌが非
導通状態であればＴｇｌは導通状態である。このため制
御信号１８，１８″により転送期間Ｔ，にＴＧｌに非導
通、Ｔｇｌは導通状態であるため、シフトレジスタの信
号は遮断され、表示体には交流信号１１，１Ｖが印加さ
れ、保持期間（表示期間）Ｔ２にはＴＧ，は導通、Ｔｇ
，は非導通状態となるため表示体はシフトレジスタと直
結し、表示用信号が印加され所定の表示を行う。なお２
０，２０″は非点灯時のａ１のセグメント信号、２１，
２１′は点灯時のｂ１のセグメント信号で、交流信号に
対して反転している。このように非常に少ない素子数で
転送期間一転送信号の遮断と定信号の印加を行なつてい
る。以上のように表示セグメント信号が転送される転送
期間中は表示体とシフトレジスタが完全に遮断され、表
示信号による負荷容量（セグメントの容量）への充放電
はなくなり、更に消灯信号が可えられているため全セグ
メントは点灯せず、表示体の消費電流は従来の方式に比
べ非常に減少する。

また、転送用クロツク信号の高周波化をはかつても、容
量性負荷が非常に少なくなつているため、表示信号（転
送信号）の波形歪みを起こさない。このように信号の転
送が容易で、しかも回路上での実装が容易なので、低電
流表示が可能な回路構成となり、全電子腕時計用回路と
して最適である。なお表示体は液晶によつて説明したが
、他の表示体、例えばエレクトロクロミツク等にも適用
できる。

【図面の簡単な説明】

第１図は従来のシフトレジスタを用いた表示回路プロツ
ク図。 第２図、第３図は本発明による表示回路プロツク図であ
る。２，４，６，７，８，９・・・・・・シフトレジス
タ、３・・・・・・デコーダ、１０・・・・・・表示体
、２２・・・・・・制御用ゲート回路、ＴＧ，，ｔｇｌ
・・・・・・トランスミツシヨンゲート。

Claims (1)

【特許請求の範囲】
1. １ 表示信号を直列的に取出す手段と、前記取出された
   信号を一定期間毎転送し、一定期間表示のため前記信号
   を保持する少なくとも全表示セグメント数に対応するビ
   ット数より成るシフトレジスタと、前記転送期間中は前
   記表示体、セグメントに定信号を与える手段を有するこ
   とを特徴とする表示回路。