JPS5984457A - ゲ−トタ−ンオフサイリスタ - Google Patents
ゲ−トタ−ンオフサイリスタInfo
- Publication number
- JPS5984457A JPS5984457A JP57194821A JP19482182A JPS5984457A JP S5984457 A JPS5984457 A JP S5984457A JP 57194821 A JP57194821 A JP 57194821A JP 19482182 A JP19482182 A JP 19482182A JP S5984457 A JPS5984457 A JP S5984457A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- external
- gate
- electrode
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
- H10W44/226—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for HF amplifiers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Thyristors (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はゲートターンオフサイリスクの制御用陰極電
極及びゲート電極の外部への取出しのための内部配線リ
ードの構造に関する。
極及びゲート電極の外部への取出しのための内部配線リ
ードの構造に関する。
現在、省資源、省エネルギー化への対応は社会的使命と
なっている。これに対応するために、パワーエレクトロ
ニクスの分野では新機能素子の開発と実現により、その
需要は益々急増する傾向にある。最近とくにインパーク
、チョッパ回路に用いられる素子として、ゲートターン
オフサイリスク（以下［’ＧＴＯＪという。）が脚光を
あびるようになってきている。この理由としてはＧＴＯ
が従来のトランジスタや高速スイッチングサイリスタの
いずれにも優り、高速スイッチング素子として理想的な
特長をもっていることである。即ち、その大きな特長の
主なものを列挙すると、■自己遮断能力を持っている。
なっている。これに対応するために、パワーエレクトロ
ニクスの分野では新機能素子の開発と実現により、その
需要は益々急増する傾向にある。最近とくにインパーク
、チョッパ回路に用いられる素子として、ゲートターン
オフサイリスク（以下［’ＧＴＯＪという。）が脚光を
あびるようになってきている。この理由としてはＧＴＯ
が従来のトランジスタや高速スイッチングサイリスタの
いずれにも優り、高速スイッチング素子として理想的な
特長をもっていることである。即ち、その大きな特長の
主なものを列挙すると、■自己遮断能力を持っている。
■僅かな制御電力で素子のオン・オフ制御ができる。従
って従来の高速スイッチングサイリスタの場合のように
転流回路部が不要となり、適用装置の小形軽量化が可能
となる。■従来の高速スイッチングサイリスタに比較し
てターンオフ時間の短かいものが比較的容易に得られる
。■高耐圧・大電流の素子が作り易い。■ヤージ室流耐
鼠がサイリスタ並みの耐量ヲもっている。
って従来の高速スイッチングサイリスタの場合のように
転流回路部が不要となり、適用装置の小形軽量化が可能
となる。■従来の高速スイッチングサイリスタに比較し
てターンオフ時間の短かいものが比較的容易に得られる
。■高耐圧・大電流の素子が作り易い。■ヤージ室流耐
鼠がサイリスタ並みの耐量ヲもっている。
などがあげられる。現在、ＧＴＯの主な応用分野は電動
力応用を主体とした産業機器やインバータなどの電力変
換機器及び電源装置などであるが、今後共々応用分野の
拡大が期待できる。
力応用を主体とした産業機器やインバータなどの電力変
換機器及び電源装置などであるが、今後共々応用分野の
拡大が期待できる。
ＧＴＯ’ｉインバータ回路ま友はチョッパ回路へ適用す
る場合、第１図に示されるようにＧＴＯ（ｌｔＪに逆並
列にフライホイールダイオード（ホ）が接続され、かつ
ダイオード（１）３ ”Ｉと抵抗器（Ｒ９）とコンデン
サ（ｃ、３）とで構成されたスナバ回路がＧＴＯ叫に並
列に接続される。このスナバ回路の役割は大きく分けて
２つあり、その１つはＧＴＯαＯｅターンオフさせると
き、今迄ＧＴＯ四を流れていた電流をスナノ（回路にバ
イパスさせて、ＧＴＯ叫に流れる電流を速かに減少させ
、ＧＴＯＬＩＵ内ターンオフ時の発生損失を小さくさせ
ることであり、他の１つはクーンオフ時にＧＴＯ叫に印
加される電圧上昇率をある値以下に押えるために必要と
されるものである。
る場合、第１図に示されるようにＧＴＯ（ｌｔＪに逆並
列にフライホイールダイオード（ホ）が接続され、かつ
ダイオード（１）３ ”Ｉと抵抗器（Ｒ９）とコンデン
サ（ｃ、３）とで構成されたスナバ回路がＧＴＯ叫に並
列に接続される。このスナバ回路の役割は大きく分けて
２つあり、その１つはＧＴＯαＯｅターンオフさせると
き、今迄ＧＴＯ四を流れていた電流をスナノ（回路にバ
イパスさせて、ＧＴＯ叫に流れる電流を速かに減少させ
、ＧＴＯＬＩＵ内ターンオフ時の発生損失を小さくさせ
ることであり、他の１つはクーンオフ時にＧＴＯ叫に印
加される電圧上昇率をある値以下に押えるために必要と
されるものである。
ＧＴＯｔｌＯの特徴は、ＧＴＯ囮が導通（オン）状態の
時、即ちＧＴＯ叫を１通してオン電流ＩＡが流れている
状態で第゛１図に示すように、制御回路用陰極端子に’
（３５１ａ）とゲート電極端子〇 （３６１ａ ）と
の間に実線矢印で示す方向、即ちゲート・陰極間に逆方
向に十分なゲート電流１ｏＲｋ流すことによってオン電
流ｉＡｉ遮断（オフ）することができることである。
時、即ちＧＴＯ叫を１通してオン電流ＩＡが流れている
状態で第゛１図に示すように、制御回路用陰極端子に’
（３５１ａ）とゲート電極端子〇 （３６１ａ ）と
の間に実線矢印で示す方向、即ちゲート・陰極間に逆方
向に十分なゲート電流１ｏＲｋ流すことによってオン電
流ｉＡｉ遮断（オフ）することができることである。
ＧＴＯ叫をオフ状態からオン状態に移行させる、即ちス
イッチオン（点弧）させる方法は一般のサイリスタと同
じ方法で行うことができる。陽極端子Ａ （３４ａ）と
陰極主電極端子Ｋ （３５ａ）との間に陽極側が正の電
圧になるように電圧を印加した状態でゲート電極１子Ｇ
（３６１ａ）と制御回路用陰極端子ｘＬ （３５１ａ
）との間に破線矢印で示す方向に十分な順方向ゲート
電流ｉＧＦを流すことによってＧＴＯＧＱ ｆオフ状態
からオン状態に移行させること、即ちスイッチオン（点
弧）させることができる。ＧＴＯ（１（Ｊのターンオフ
過程での陽極電流１人とゲート電流ＩＧの各電流波形を
第２図に示す。陽極電流１Ａのターンオンし得る最大値
金工ＴＧＱ 、ゲート逆電流の最大値金工ＧＲとすると
ターンオフ利得Ｇｏｆｆは〔１９式で表わされる。
イッチオン（点弧）させる方法は一般のサイリスタと同
じ方法で行うことができる。陽極端子Ａ （３４ａ）と
陰極主電極端子Ｋ （３５ａ）との間に陽極側が正の電
圧になるように電圧を印加した状態でゲート電極１子Ｇ
（３６１ａ）と制御回路用陰極端子ｘＬ （３５１ａ
）との間に破線矢印で示す方向に十分な順方向ゲート
電流ｉＧＦを流すことによってＧＴＯＧＱ ｆオフ状態
からオン状態に移行させること、即ちスイッチオン（点
弧）させることができる。ＧＴＯ（１（Ｊのターンオフ
過程での陽極電流１人とゲート電流ＩＧの各電流波形を
第２図に示す。陽極電流１Ａのターンオンし得る最大値
金工ＴＧＱ 、ゲート逆電流の最大値金工ＧＲとすると
ターンオフ利得Ｇｏｆｆは〔１９式で表わされる。
Ｇｏｆｆ ＝ −！’…
ＩＧＲ・・・〔ｌ〕
ＧＴＯＬｌｔＪのターンオフ利得（Ｇｏｒｆ）の値とし
ては、」工ｚ在３〜５の値のものが得られている。従っ
てターンオフ利得（Ｇａｆｆ）が５と仮定しても（１）
式からゲート逆電流（工ＧＲ）は可制御オン電流（ＩＴ
ＧＱ）の２０％の値となる。ＧＴＯの電流容量ヲ表わす
目安としての定格の１つとして繰返し可制御オン電流が
一般に用いられる。ＧＴＯのターンオフ利得は約３〜５
の値であり、ＧＴＯの繰返し可制御オン電流が２０ＯＡ
のものを例にとると、〔１〕式がら工ＧＨの電流値は４
０〜７０Ａとなり、かなり大きな電流が制御電極として
の陰極とゲート′市極との間を流れることになる。
ては、」工ｚ在３〜５の値のものが得られている。従っ
てターンオフ利得（Ｇａｆｆ）が５と仮定しても（１）
式からゲート逆電流（工ＧＲ）は可制御オン電流（ＩＴ
ＧＱ）の２０％の値となる。ＧＴＯの電流容量ヲ表わす
目安としての定格の１つとして繰返し可制御オン電流が
一般に用いられる。ＧＴＯのターンオフ利得は約３〜５
の値であり、ＧＴＯの繰返し可制御オン電流が２０ＯＡ
のものを例にとると、〔１〕式がら工ＧＨの電流値は４
０〜７０Ａとなり、かなり大きな電流が制御電極として
の陰極とゲート′市極との間を流れることになる。
次に第３図を用いて従来のＧＴＯの構造について詳細に
説明する。０ηは銅などの熱伝導の艮い金属板からなる
放熱板、（３１ａ）、 （３１ｂ）は放熱板（３υを装
置に組込み固定するためのネジ穴、（ハ）はアルミナ。
説明する。０ηは銅などの熱伝導の艮い金属板からなる
放熱板、（３１ａ）、 （３１ｂ）は放熱板（３υを装
置に組込み固定するためのネジ穴、（ハ）はアルミナ。
ベリリアなどの熱伝導率が比較的によいセラミック基板
でセラミック基板（至）の下側表面にあらかじめ設けら
れたメクライズ層を介し放熱板Ｏ刀に半田（２）で融鴬
固定される。セラミック基板（至）の上側表面にはあら
かじめ部分的にメタライズされた領域が設けられており
、夫々のメタライズされた領域に、銅などの金属板を加
工整形された陽極電極板■、陰極電極板（７）及びゲー
ト電極板（７）の下側面が夫々半田（至）、＠、＠を介
して融着固定される。各電極板図、（至）、■はいずれ
もニッケルメッキなどの表面処理が施され、半田付及び
以降の工程でのアルミ細線の超音波溶接作業が可能にな
るように考慮されている。陽極電極板−の上側表面には
、ＧＴＯ（ＩＱの下面の陽極メタライズ電極と７ライホ
イ−ルダイオード（イ）の下面の陰極メタライズ電極と
が夫々半田４Ｇ、←〃にて融着され、各チップの共通の
址ｊ萬板から加工整形されたものが用いられる。
でセラミック基板（至）の下側表面にあらかじめ設けら
れたメクライズ層を介し放熱板Ｏ刀に半田（２）で融鴬
固定される。セラミック基板（至）の上側表面にはあら
かじめ部分的にメタライズされた領域が設けられており
、夫々のメタライズされた領域に、銅などの金属板を加
工整形された陽極電極板■、陰極電極板（７）及びゲー
ト電極板（７）の下側面が夫々半田（至）、＠、＠を介
して融着固定される。各電極板図、（至）、■はいずれ
もニッケルメッキなどの表面処理が施され、半田付及び
以降の工程でのアルミ細線の超音波溶接作業が可能にな
るように考慮されている。陽極電極板−の上側表面には
、ＧＴＯ（ＩＱの下面の陽極メタライズ電極と７ライホ
イ−ルダイオード（イ）の下面の陰極メタライズ電極と
が夫々半田４Ｇ、←〃にて融着され、各チップの共通の
址ｊ萬板から加工整形されたものが用いられる。
（ｘｂ）は外部陽極端子（翼ａ）に設けられｆｃ外部配
線接続用の孔である。陰極電極板（ハ）は外部主陰極端
子（３５ａ）及び制御用陰極取出し内部配線接続用端子
部（３５Ｃ）と連なる一体のものとして銅などの金１萬
板を加工整形されたものが用いられる。（３５ｂ）は外
部主陰極端子（３５ａ）に設けられた外部配線接続用の
孔である。ま之、（３５ｄ）は制御陰極取出し内部配線
接続用端子部（３５ｃ） ｉｃ設けられた内部配線接続
用孔である。Ｂｓ５ｈ）は外装容！１５（図示せず）Ｋ
固定保持されるように通常設けられる制御用外部陰ｔＭ
１ｍ子であり、（３５１０）は内部配線接続用の孔部
下、（ａ５１ｂ）は外部配線接続用の孔である。陰極電
極板（７）と制御用外部陰極端子（３５１ａ）との間の
電気的接続は夫夫の端子の内部配線接続用の孔（３５１
（！ ）と（ｙｓｊ）とを利用し被覆銅線などを内部配
線用リード線−として用い各端子の孔（３５１０）と（
３５ｄ）の部分にて半田付固定して電気的に短絡接続さ
れる。ゲート電極板（至）はゲート成極取出し内部配線
接続用端子部（３６ａ）と連なる一体のものとして銅な
どの金属板を加工整形されたものが用いられる。（３６
ｂ）はゲート電極取出し内部配線接続用端子部（３６ａ
）に設けられた内部配線接続用の孔である。（３６１ａ
）は外装容器に固定保持されるよう通常設けられる外部
ゲート電極端子であり、（３６１ｃ）は内部配線接続用
の孔部で、（３６１１））は外部配線接続用の孔である
。ゲート電極板■と外部ゲーｚ４極端子（３６１Ａ）と
の間の電気的接続は夫々の端子の内部配線接続用の孔（
ａ６ｂ）と（３６１０）とを利用し、被榎°銅線などを
内部配線用リード線（ハ）として用い、各端子の孔（３
６ｂ）と（３６１０）との部分にて半田付固定して電気
的に短絡接続される。また、陰極電極板−とＧＴ○チッ
プの表面にアルミニウムを蒸着シンターして形成せられ
た陰極メタライズ４極（Ｉｌｌ及びフライホイルダイオ
ード０１１０１０表面にアルミニウムを蒸着シンターし
て形成せられた陽極メタライズ電極■〃との間はアルミ
ニウム細線働ヲ用いて夫々の表面に超廿肢浴接され電気
的に短絡接続される。ま７ｊ、同様にゲート電極板（至
）とＧＴＯチップ叫の表面にアルミニウムを蒸着・シン
ターして形成せられたゲートメタライズ電極（Ｉ２１と
の間をアルミニウム細線（／４３を用いて夫々の表面に
超音波溶接され電気的に短絡接続される。このような構
造の従来のＧＴＯにおいては次のような欠点があげられ
る。制御用陰極及びゲート電極の内部配線リード■及び
に）として被覆銅線などが各端子に設けられた配線接続
用孔（ａ５ｄ）と（３５１Ｃ）及び（３ｓｂ）と（３６
１Ｃ）とで半田付され固定されるが、インバータ回路な
どへの応用で間周波領域で使用される場合、内部配線リ
ードに流れる、〔１〕式にピーク電流工ＧＲとして示さ
れる電流及びＧＴＯをオンするために順方向に流れる電
流ＩＧＦの実効値が増大し、リード線の温度上昇が大き
くなる。このようなリード線の温度上昇をおさえるため
に内部配線用として用いるリード線径を太くすることが
行われるが、リード線径が太くなると配線の為のリード
整形加工や配線接続用孔部への取付は加工及び半田付に
関する作業性が非常に悪くなり、使用し得る内部配線と
してのリード線径には限界がでてくる。ま之、このよう
な従来の構造のＧＴＯサイリスタで可制御オン電流工Ｔ
ＧＱＯ値が２００Ａ Ｑ上位のもので画周波領域で使用
される場合、使用される内部配線リードの線径によって
は内部配線リードの温度が半田の融点近くまたは融点以
上に上がる可能性があり、この・ような異常温度上昇発
生の場合の半田付部の劣化や再溶解に伴うはずれによる
致命的不良の発生などの原因となる。
線接続用の孔である。陰極電極板（ハ）は外部主陰極端
子（３５ａ）及び制御用陰極取出し内部配線接続用端子
部（３５Ｃ）と連なる一体のものとして銅などの金１萬
板を加工整形されたものが用いられる。（３５ｂ）は外
部主陰極端子（３５ａ）に設けられた外部配線接続用の
孔である。ま之、（３５ｄ）は制御陰極取出し内部配線
接続用端子部（３５ｃ） ｉｃ設けられた内部配線接続
用孔である。Ｂｓ５ｈ）は外装容！１５（図示せず）Ｋ
固定保持されるように通常設けられる制御用外部陰ｔＭ
１ｍ子であり、（３５１０）は内部配線接続用の孔部
下、（ａ５１ｂ）は外部配線接続用の孔である。陰極電
極板（７）と制御用外部陰極端子（３５１ａ）との間の
電気的接続は夫夫の端子の内部配線接続用の孔（３５１
（！ ）と（ｙｓｊ）とを利用し被覆銅線などを内部配
線用リード線−として用い各端子の孔（３５１０）と（
３５ｄ）の部分にて半田付固定して電気的に短絡接続さ
れる。ゲート電極板（至）はゲート成極取出し内部配線
接続用端子部（３６ａ）と連なる一体のものとして銅な
どの金属板を加工整形されたものが用いられる。（３６
ｂ）はゲート電極取出し内部配線接続用端子部（３６ａ
）に設けられた内部配線接続用の孔である。（３６１ａ
）は外装容器に固定保持されるよう通常設けられる外部
ゲート電極端子であり、（３６１ｃ）は内部配線接続用
の孔部で、（３６１１））は外部配線接続用の孔である
。ゲート電極板■と外部ゲーｚ４極端子（３６１Ａ）と
の間の電気的接続は夫々の端子の内部配線接続用の孔（
ａ６ｂ）と（３６１０）とを利用し、被榎°銅線などを
内部配線用リード線（ハ）として用い、各端子の孔（３
６ｂ）と（３６１０）との部分にて半田付固定して電気
的に短絡接続される。また、陰極電極板−とＧＴ○チッ
プの表面にアルミニウムを蒸着シンターして形成せられ
た陰極メタライズ４極（Ｉｌｌ及びフライホイルダイオ
ード０１１０１０表面にアルミニウムを蒸着シンターし
て形成せられた陽極メタライズ電極■〃との間はアルミ
ニウム細線働ヲ用いて夫々の表面に超廿肢浴接され電気
的に短絡接続される。ま７ｊ、同様にゲート電極板（至
）とＧＴＯチップ叫の表面にアルミニウムを蒸着・シン
ターして形成せられたゲートメタライズ電極（Ｉ２１と
の間をアルミニウム細線（／４３を用いて夫々の表面に
超音波溶接され電気的に短絡接続される。このような構
造の従来のＧＴＯにおいては次のような欠点があげられ
る。制御用陰極及びゲート電極の内部配線リード■及び
に）として被覆銅線などが各端子に設けられた配線接続
用孔（ａ５ｄ）と（３５１Ｃ）及び（３ｓｂ）と（３６
１Ｃ）とで半田付され固定されるが、インバータ回路な
どへの応用で間周波領域で使用される場合、内部配線リ
ードに流れる、〔１〕式にピーク電流工ＧＲとして示さ
れる電流及びＧＴＯをオンするために順方向に流れる電
流ＩＧＦの実効値が増大し、リード線の温度上昇が大き
くなる。このようなリード線の温度上昇をおさえるため
に内部配線用として用いるリード線径を太くすることが
行われるが、リード線径が太くなると配線の為のリード
整形加工や配線接続用孔部への取付は加工及び半田付に
関する作業性が非常に悪くなり、使用し得る内部配線と
してのリード線径には限界がでてくる。ま之、このよう
な従来の構造のＧＴＯサイリスタで可制御オン電流工Ｔ
ＧＱＯ値が２００Ａ Ｑ上位のもので画周波領域で使用
される場合、使用される内部配線リードの線径によって
は内部配線リードの温度が半田の融点近くまたは融点以
上に上がる可能性があり、この・ような異常温度上昇発
生の場合の半田付部の劣化や再溶解に伴うはずれによる
致命的不良の発生などの原因となる。
この発明は以上のような従来の欠点に鑑みてなされたも
ので、内部配線リードの温度上昇を容易に押えられ信頼
性を高める構造で、かつ従来のように内部配線リードの
接続を必要としない組立作業性のよい構造のＧＴＯ’ｉ
提供するものである。
ので、内部配線リードの温度上昇を容易に押えられ信頼
性を高める構造で、かつ従来のように内部配線リードの
接続を必要としない組立作業性のよい構造のＧＴＯ’ｉ
提供するものである。
第４図はこの発明の一実施例であるＧＴＯの構造を示す
斜視図で、この実施例になるＧＴＯの構成は、その一部
を除いて＠３図の従来のＧＴＯの構成と同じである。従
って従来の構造と同一の構成部分の説明はここでははふ
き、相違する個所について第４図ケ用いて以下に詳細に
説明する。捷す、第１の相違点としては、陰極ｆｔ極板
ｃ埒と外部主陰極端子部（３５ａ）と制御用外部陰極端
子部（３５１ａ）と陰極電極板（ハ）及び制御用外部陰
極端子（：５５１ａ）の間の内部配線リード部（Ｆ５１
ｄ）とを銅などの金属板全一体ものとして整形加工され
たものを用いることがあげられる。第２の相違点として
は、ゲート電極板（７）と外部１４ｉ極端子部（３６１
ａ）とゲート電極板□□□及び外部′小極端子部（３６
１Ａ）の間の内部配線リード部（３６１ｄ）とを銅など
の金属板を一体ものとして整形加工されたものを用いる
ことである。
斜視図で、この実施例になるＧＴＯの構成は、その一部
を除いて＠３図の従来のＧＴＯの構成と同じである。従
って従来の構造と同一の構成部分の説明はここでははふ
き、相違する個所について第４図ケ用いて以下に詳細に
説明する。捷す、第１の相違点としては、陰極ｆｔ極板
ｃ埒と外部主陰極端子部（３５ａ）と制御用外部陰極端
子部（３５１ａ）と陰極電極板（ハ）及び制御用外部陰
極端子（：５５１ａ）の間の内部配線リード部（Ｆ５１
ｄ）とを銅などの金属板全一体ものとして整形加工され
たものを用いることがあげられる。第２の相違点として
は、ゲート電極板（７）と外部１４ｉ極端子部（３６１
ａ）とゲート電極板□□□及び外部′小極端子部（３６
１Ａ）の間の内部配線リード部（３６１ｄ）とを銅など
の金属板を一体ものとして整形加工されたものを用いる
ことである。
このように制御用陰極電極端子及びゲート市極端子と全
一体ものとして整形加工されたものを用いるこの実施例
の構造を採用することにより、■制御用陰極・ゲート電
極間に流れる大きな実効電流に対しても内部配線リード
部（３５１１）及び（３６Ｍ）での発熱による異常温度
上昇に伴う半田付部の劣化や再溶解によるはずれなどの
致命的不良の発生を防止することができ信頼性が向上す
る。ｔｉ、■従来のように内部配線リードの配線と半田
付作業が不要となり組立作業性が著しく向上する。さら
に、■第４図の（３６１ａ）で示されるゲート電極の内
部配線リード部４５江半−全セラミック基板（ハ）上に
あらかじめ設けられたメタライズ層上に半田付して這わ
せることにより、第３図の（ト）で示されるような空中
を配線するリード部分が本発明の構造ではなくすことが
可能となり、内部配線リード部（ｓ６１ａ）で発生する
熱をセラミック基板（慢と放熱板Ｃυｔａし外部へ効率
よく放熱することができ、内部配線シ汀ド部分の温度上
昇を押え得る構造のものにすることが容易となる。また
、構造によっては制御用陰極電極端子取出し用の内部配
線リードに関しても同様の方法、構造を採用することに
よって同様の効果が得られることはいうまでもない。
一体ものとして整形加工されたものを用いるこの実施例
の構造を採用することにより、■制御用陰極・ゲート電
極間に流れる大きな実効電流に対しても内部配線リード
部（３５１１）及び（３６Ｍ）での発熱による異常温度
上昇に伴う半田付部の劣化や再溶解によるはずれなどの
致命的不良の発生を防止することができ信頼性が向上す
る。ｔｉ、■従来のように内部配線リードの配線と半田
付作業が不要となり組立作業性が著しく向上する。さら
に、■第４図の（３６１ａ）で示されるゲート電極の内
部配線リード部４５江半−全セラミック基板（ハ）上に
あらかじめ設けられたメタライズ層上に半田付して這わ
せることにより、第３図の（ト）で示されるような空中
を配線するリード部分が本発明の構造ではなくすことが
可能となり、内部配線リード部（ｓ６１ａ）で発生する
熱をセラミック基板（慢と放熱板Ｃυｔａし外部へ効率
よく放熱することができ、内部配線シ汀ド部分の温度上
昇を押え得る構造のものにすることが容易となる。また
、構造によっては制御用陰極電極端子取出し用の内部配
線リードに関しても同様の方法、構造を採用することに
よって同様の効果が得られることはいうまでもない。
上記実施例では１個のＧＴＯチップを用いた構造につい
て説明したが、２個以上の複数のＧＴＯチ゛ンプを用い
た複合形のモジュール製品への適用も可能で、かつ効果
があることはいうまでもない。
て説明したが、２個以上の複数のＧＴＯチ゛ンプを用い
た複合形のモジュール製品への適用も可能で、かつ効果
があることはいうまでもない。
以上説明したように、この発明になるＧＴＯでは外装容
器に固定保持された制御回路用の陰極外部端子およびゲ
ート外部端子とそれぞれＧＴＯチ・ンフ”の陰極電極お
よびゲート電極との開音電気的に短絡接続する内部配線
全それぞれ対応する上記外部端子と一体に金属板で構成
し友ので、内部配線部分の温度上昇による故障が防止さ
れ、かつ組立て作業も簡単になる。
器に固定保持された制御回路用の陰極外部端子およびゲ
ート外部端子とそれぞれＧＴＯチ・ンフ”の陰極電極お
よびゲート電極との開音電気的に短絡接続する内部配線
全それぞれ対応する上記外部端子と一体に金属板で構成
し友ので、内部配線部分の温度上昇による故障が防止さ
れ、かつ組立て作業も簡単になる。
第１図は一般的なＧＴＯ周辺回路構成を示す回路図、第
２図はＧＴＯのゲートターンオフ過程における陽極およ
びゲート電流の波形図、第３図は従来のＧＴＯの構造を
示す斜視図、第４図はこの発明の一実施例の構造を示す
斜視図である。 図において、＋ｌ［ＪはＧＴＯチップ、（１１）は陰極
メタライズ電極、０２）はケートメタライズ電極、Ｇ１
）は放熱板、に）は半田、０３はセラミック基板、■は
陽極電極板、（克）は陽極主電極外部端子、に）は陰極
電極板、（３５ａ）は陰極主電極外部端子、（ｉ３５１
ａ）は制御回路用陰極外部端子、田はゲート電極板、（
３６１ａ）はゲート外部端子、（３５コａ） 、 （ａ
６１ａ）は内部配線部分である。 なお、図中同一符号は同一または相当部分を示す。 代理人 為野 信 −（外１名） 第１図 Ａ 第３図
２図はＧＴＯのゲートターンオフ過程における陽極およ
びゲート電流の波形図、第３図は従来のＧＴＯの構造を
示す斜視図、第４図はこの発明の一実施例の構造を示す
斜視図である。 図において、＋ｌ［ＪはＧＴＯチップ、（１１）は陰極
メタライズ電極、０２）はケートメタライズ電極、Ｇ１
）は放熱板、に）は半田、０３はセラミック基板、■は
陽極電極板、（克）は陽極主電極外部端子、に）は陰極
電極板、（３５ａ）は陰極主電極外部端子、（ｉ３５１
ａ）は制御回路用陰極外部端子、田はゲート電極板、（
３６１ａ）はゲート外部端子、（３５コａ） 、 （ａ
６１ａ）は内部配線部分である。 なお、図中同一符号は同一または相当部分を示す。 代理人 為野 信 −（外１名） 第１図 Ａ 第３図
Claims (1)
- 【特許請求の範囲】 Ｉｌｌ ｐｎｐｎ ４層構造を有し、陽極電極、陰極
電極及びゲート電極を備えたゲートターンオフサイリス
クチップが少なくとも１個外装容器内に組込まれ、上記
外装容器に固定保持された外部電極端子として陽極主電
極外部端子及び陰極主電極外部端子並びに制御回路用の
陰極外部端子及びゲート外部端子を有し、上記ゲートタ
ーンオフサイリスクチップの上記各電極とそれぞれ対応
する上記外部端子とが電気的に短絡接続されてなるもの
において、上記制御回路用の陰極外部端子と上記陰極電
極との間、及び制御回路用のゲート外部端子と上記ゲー
ト電極との間をそれぞれ電気的に短絡接続する内部配線
部分の主要部をそれぞれ対応する上記外部端子と一体と
なるように金属板を打抜き整形加工してなる端子リード
を用いたことを特徴とするゲートターンオフサイリスク
。 （２） 内部配線部分は外装容器底面に固着され放熱
を良好ならしめるようにしたことを特徴とする特許請求
の範囲第１項記載のゲートターンオフサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194821A JPS5984457A (ja) | 1982-11-04 | 1982-11-04 | ゲ−トタ−ンオフサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194821A JPS5984457A (ja) | 1982-11-04 | 1982-11-04 | ゲ−トタ−ンオフサイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5984457A true JPS5984457A (ja) | 1984-05-16 |
Family
ID=16330808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57194821A Pending JPS5984457A (ja) | 1982-11-04 | 1982-11-04 | ゲ−トタ−ンオフサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984457A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6194351A (ja) * | 1984-10-15 | 1986-05-13 | Mitsubishi Electric Corp | サイリスタスタツク |
| JPS61109144U (ja) * | 1984-12-20 | 1986-07-10 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5797661A (en) * | 1980-12-10 | 1982-06-17 | Mitsubishi Electric Corp | Semiconductor device |
-
1982
- 1982-11-04 JP JP57194821A patent/JPS5984457A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5797661A (en) * | 1980-12-10 | 1982-06-17 | Mitsubishi Electric Corp | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6194351A (ja) * | 1984-10-15 | 1986-05-13 | Mitsubishi Electric Corp | サイリスタスタツク |
| JPS61109144U (ja) * | 1984-12-20 | 1986-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7535606B2 (ja) | パワー半導体装置およびその製造方法 | |
| US10756057B2 (en) | Half-bridge power semiconductor module and method of manufacturing same | |
| JP5915350B2 (ja) | パワー半導体モジュール | |
| CN112753101B (zh) | 半导体装置 | |
| US10396057B2 (en) | Half-bridge power semiconductor module and method for manufacturing same | |
| JP6945418B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6640165B2 (ja) | 電力変換装置 | |
| WO2011040313A1 (ja) | 半導体モジュールおよびその製造方法 | |
| JPS5968958A (ja) | ゲ−トタ−ンオフサイリスタ組立体 | |
| JP4645406B2 (ja) | 半導体装置 | |
| JP6965706B2 (ja) | 半導体モジュール、その製造方法及び電力変換装置 | |
| JP6331543B2 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
| JP3974747B2 (ja) | パワー回路 | |
| JP4085563B2 (ja) | パワー半導体モジュールの製造方法 | |
| JPS5984457A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP2014096412A (ja) | 半導体モジュール | |
| JP2015005583A (ja) | 半導体装置及びその製造方法 | |
| JP5418654B2 (ja) | 半導体装置 | |
| JP7329578B2 (ja) | 電力用半導体装置 | |
| JP7218564B2 (ja) | 半導体装置 | |
| JP6272459B2 (ja) | 半導体モジュール | |
| JP7827973B2 (ja) | 半導体装置 | |
| JP2023162108A (ja) | 樹脂封止型半導体装置及び電力変換装置 | |
| JPS60119777A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP2001358244A (ja) | パワー半導体モジュール |