JPS5985164A - デジタル信号の時間ずれ補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデジタル信号を腹数個に分割１−でに送し、受
信（〜で合成する際にＣべ送路上で発生する上記デジタ
ル信号の位相ずれやビットずれを補正する時間ずれ補正
回路に関するものである。

デジタル信号ｔ　腹数個に分割１−て伝送し、受信して
元の信号に合成するとき位相ずれやビットずれの時間ず
れが生じる。

該時間ずれが生じる原因を、上記伝送路が磁気ヘッドと
磁気テープ全周いる場合について第１図を参照ｌ−なが
ら説明すると、記録用（１Ｇ気ヘツド１の各トラックの
ヘッドギャップ２及び再生用磁気ヘッド乙の各トランク
のヘッドギャップ４はそれぞれその製造技術上の問題に
より第１図に示す如く若干のずれが生じている。従って
各トランクにおける上記記録用磁気ヘッドと再生用磁気
ヘッドとのヘッドギャップの距離に相違が生じることに
なる。これが静的時間ずれの原因である。＠的時間ずれ
の原因となるものに上記磁気テープのｋＡ！１ＩＪｌ系
に起因するものや上記磁気テープの変形（片のび等）に
よるもの等がある。

従来技術 従来よシ上記時間ずれ全補正する回路として第２し］に
示すものが知られている。以下第２図において説明する
と、入力するシリアル信号を分割回路６によりパラレル
信号となして静的スキュー補正回路７に伝達する。該静
的スキュー補正回路７は上記した記録用磁気ヘッド１の
各トラックのヘンドギャソブ２の物理的ずれによって生
じる時間ずれを補正し、磁気テープ８上に記録される各
トランク間の時間ずれ全なくすように作動する。

このようにして記録された信号を再生するとき、上記し
た再生用磁気ヘッドろの各トランクギャップ４の物理的
ずれや磁気テープ８の１こわみ等によって各トランクの
再生出力に時間ずれを生じる。

上記再生され定信号は静的スギュー踊）Ｅ回路９によっ
て上記各トランクギャップ４によって生じる時間ずれが
補正され、続いて上記磁気テープ８の１こわみ等によっ
て生じる動的スキューが動的スキュー補正回路１０によ
って補正され、次の合成回路１１に紙滓される。該合成
回路１１は時間ずれの補正’ｔ　サｈ　７．：パラレル
信号をシリアル信号に変換して元のデジタル信号に戻す
。該尤に戻され１こデジタル信号は磁気テープの駆動系
によって生じる周期的な時間ずれ全袖市するべく次のシ
ソクー補正回路１２へに達されて該シソクー補正回路１
２より時間ずれのない元のデジタル信号が出力される。

このような従来技術の欠点としては、記録時に補正する
静的スキューの竜を記録用磁気へソドの各トランクギャ
ップの物理的ずれの量と略々同じに調整する必要がある
し、両生時に補正する静的スキューの量金町生用＜ｍ気
ヘッドの各トランクギャップの物理的ずれの量と略々同
じに調整する必要があり、又記＠時及び再生時の静的ス
キューを補正し１こ陵動的スキュー全補正するので調整
個所が多く補正回路も該雑である。更に該調整量が経時
変化を起こすので定期的に円調整を行わなければならな
いという欠点がある。

発明の目的 本発明は上記の欠点を排【−１回路構成が筒中で調整個
所もなく、又時間ずれ補正と共にジッター補正及びイン
ターリーブも行うことができるものである。

発明の構成 以下第６図において本発明による時間ずれ補正回路の一
実施例全磁気テープ全穴居媒体とした場合において説明
すると、入力するシリアル信号を分割回路６によ）変調
してパラレル信号に変換して磁気テープ８に記録する。

該記録されたパラレル信号は再生時に再生アンプ１６に
よって増「ＩＪされてスキュー・シソクー補正回路１４
に伝達され、該スキュー・シソクー補正回路１４におい
て時間ずれ補正がなされ合成回路１１に伝達される。該
か成回路１１によ）元のシリアル信号に変換され、時間
ずれのないデジタル信号が出力される。

第４図は上記スキュー・ジッター補旧回路１４の詳細図
であシ、１トラック分の補正回路を示し１こものである
。

以下第４図において説明すると、１５は再生アンプ１６
から出力される変調されたデジタル信号ρ・らクロフク
パルスを抽出するクロック再生回路、１６は上記変調さ
れたデジタル信号を復調する復調回路、１７は該復調さ
れたデジタル信号から同ル」信号全分離する同期分離回
路、１８は上記デジタル信号全記憶する記憶回路、１９
は上記同期信号の数分カウントする書込アドレスカウン
タ、２０は水晶発振回路、２１は該水晶発振回路の出力
信号をカウントする読出アドレスカウンタ、２２は上記
記憶回路１８に上記デジタル信号を記憶する１こめの又
は読出しするためのアドレスを指定するアドレス制ａ＜
＋回路、２６は上記書込アドレスカラ／り１９及び読出
アドレスカウンタ２１ヲ所定の時期にリセットさせるパ
ルス全発生′ｒるリセット回路である。

発明の作用 以下第４図と第５図に示す磁気テープ上の信号データフ
ォーマント図を参照しながら説明すると、ｐ）化アンプ
１３より出力され１こ変調信号Ｃエクロソク再生回路１
５及び復調回路１６に印加される。

上記クロック再生回路１５は、入力した信号からスキュ
ー、ジッター成分を含んだクロック信号を抽出し、上記
復調回路１６は該り′ロック信号に基づいて上記変調信
号音スギュー、ジッター成分子：営んだ４＞復調し次の
同期分離回路１７へ出力すると共に記１意回路１８へ信
号データを伝送する。

該同期分離回路１７は後調され１こ信号よｐ同期信号の
みを上記クロック信号に基づいて分離し次の１込アドレ
スカウ／り１９へ出力する。

該書込アドレスカウンタ１９及びん゛Ｃ出アト１／スカ
ウンタ２１はリセント回路２３によって予じめ定められ
１こ初期値であるＷｌ及びＲ，、Ｉｃ設定されており、
上３記書込アドレスカウンタ１９は上記クロック信号に
より上記同期信号の数を初期値Ｗ１よりカウントアンプ
する。一方上記読出アドレスカタンク２１は水晶発振回
路２０の出力信号を初期値Ｉ？、□よりカウントアツプ
する。

上記２つのカウント値はそれぞれ書込アドレス値及び読
出アドレス値としてアドレス制１ｎ４１　ｌＩＪ回路２
２へ献達される。該アドレス開側１回路２２は上記水晶
発振回路２０よシ入力される切換信号に応じて上記記憶
回路１８に書込アドレス値と脱出アドレス値全切換えて
出力する。

上記し１こ一連の動作から、例えば第５図のトランクＡ
の信号（工同期信号５ＹＮｃ　の部分からデータ１ビツ
ト毎に１込アドレスカウンク１９の指示するアドレス値
に対応１−る記憶回路１８のアドレスにスキュー、ジッ
ター成分を含んだまＸ、記憶される。

次に水晶発振回路２０の切換信号により読出アドレスカ
ウンタ２１の指示するアドレス値に対応する上記記憶回
路１８のアドレスよりデータを１ビツトづつ読出し出力
する。従って該出力され１こデータ（ニスキュー　、ジ
ッター成分を含まない信号として出力される。又、上記
書込アドレス値と読出アドレス［直の差（工人■１〜１
（１□となっている。

次にトラックＡからトランクト゛迄の信号の記１、シ回
路１８への書込及び読出の動作全説明すると、杏込時は
スギュ、ジッター成５＋全含んでし・るので各トランク
共誓込アドレスカウノタ１９の示すアドレス値は同じに
なっているとは限らず、各トランク毎に同期信号５ＹＮ
ｅの位置に対比、１〜で遂次記１意回路１８に記１．減
される。

読出時は店込時力・ら定められ′ｆこ時間遅れて読出ア
ドレスカウンタ２１の指示するアドレス値より上ｌ己各
゛トラックの言己′１魚され１こデータが１ピツ１、づ
つ−斎に読出されて合成回路１１に出力される。

従って、上記定められた時間全容トランクにおける対応
するデータの書込終了時間の差以上の時間どし、かつジ
ッター全吸収し得る時間以上とすることによシ、上記合
成回路１１よシ出力される信号はスギュー、ジッター成
分のない元のデジタル信号となる。

又、バースト訃のデータ欠落ヲ榎元さぜる周知のインタ
ーリーブを施こすことも、分り、１１回路６に入力すゐ
信号と読出アドレスカウンタ２１の指定するアドレス値
との関係を所定の関係になるようにすることによシ、本
発明による時間ずれ補正回路で行うことができる。

発明の効果 本発明は上述した如く、入力するデジタル信号からクロ
ック信号を抽出する手段（クロック再生回路１５）及び
同期信号を抽出する手段（同ｊｖ」分離回路１７）と、
予じめ足められｆこ直から上記クロック信号により上記
同期信号をカウントする第１のカウンタ（畳込アドレス
カウンタ１９）と、予じめ定められ１こ値から基（’Ａ
クロック信号（水晶発振回路２０）ヲカウントする第２
のカラ７り（読出アドレスカウンタ２１）と、上記基準
クロック信号により上記第１のカウンタと第２のカラ／
りの出力信号を切換えアドレス信号として出力する手段
（アドレス絹制御卸回路２２）と、該出力する手段から
のアドレス信号に従って上記デジタル信号を１込み又は
胱出す手段（記１、は回路１８）を有するから、記録用
磁気ヘッドの各ギヤツブ及び再生用（ＩＢ気ヘッドの各
ギャップの位置ずれに伴う静的スキューや、磁気テープ
の片のび等の変形や磁気テープ１駆動系に起因する動的
スキュー或いはジッターを従来のように偵へＩＬな調整
を必要とすることなく補正することができ、又伝送路上
で発生する時間起れも同一構成で補正することができる
。

更に記憶回路の記憶容硅を増加さぜることによシ、該増
加量に応じ１こ量の時間ずれ補正ができろため、より高
密度のデータが云゛送できる。

【図面の簡単な説明】

第１図は録廿用磁気ヘッド及び阿生用磁気ヘソドの各ト
ランクにおけるギヤツブの位置ずれを示“す図、第２図
は磁気テープｋ　（ｉ送媒体として用いた場合の従来の
時間ずれ補正の構成金示す図、第６図は本発明による時
間ずれ補正の構成を示す図、第４図は第６図における時
間ずれ補正の部分詳細金示す構成図、第５図は本発明に
よる時間ずれ補正において磁気テープ上にＬ［されてい
るデータフォーマット図である。 °配置回路、１９；書込了ドレスカウンタ、２０：水晶
発掘回路、２１：読出アドレスカウンタ、２２ニアドレ
ス制面回路。 特許出願人　赤井亀機株式会社 第３図 第４図 第５図 手続補正書（自発） 昭和５８年２．、；＼月１０日 特許庁長官若杉和夫　殿 １、事件の表示 デジタル信号の時間ずれ補正回路 ３、補正をする者 事件との関係　　　　特許出願人 代■　　　　脇　　　　　　′イー ４、代　理　人 （１）　　上記出願に関し、明細書中第４頁第１８行目
から同頁第１９行目の「ジッター補正及びインターリー
ブ」を「ジッタ補正及びディインターリーブｊと補正す
る。 （２）上記出願に関し、明細書中力６貞第９行目ら同頁
第１０行目の「所定の時期にリセットさせるパルスを発
生するりセット回路である。」を「所定の時期にプリセ
ットさせるパルスを発するプリセント回路である。」と
補正する。 ／３ｊ　　上記出願に関し、明細書中第７頁第６行目「
リセット回路２３」を「プリセット回路２３ｊと補正す
る。 （４１Ｊ１記出願に関し、明細書中第９頁第９行目「イ
ンターリーブ」を「ティインターリーブ」補正する。 う）　上記出願に関し、明細書中力４図を別紙の奢り補
正する。　　゛

Claims (1)

【特許請求の範囲】
1. デジタル信号を腹数蘭に分割１−１広送して合成するデ
   ジタル信号伝送方式において、分割されたデジタル信号
   からクロック信号を抽出する手段及び同期信号を抽出す
   る手段と、予じめ定められ１こ値から上記クロック信号
   によシ上記同期信号をカウントする第１のカウンタと、
   予じめ定められ１こ値から基準クロック信号をカウント
   する第２のカウンタと、上記基準クロック信号によｐ上
   記第１のカウンタと第２のカウンタの出力信号を切換え
   アドレス信号として出力する手段と、該出力する手段か
   らのアドレス信号に従って上記分割され１こデジタル信
   号を書込み又は読出す手段を有するデジタル信号の時間
   ずれ補正回路。