JPS5986944A - デイジタルハフマンエンコ−デイングのための方法と装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ハフマンエンコーディング（Ｈｕｆｆｍａｎ　ｅｎｃｏ
ｄｉｎｇ　）による固定語長ディジタルデータの圧縮は
、Ｐｒｏ、　ＩＲＥ、　４’　０　：　／　０７ｇ、／
りｊ２年パ最小冗長度コードの構成法”と称するり、Ａ
、／・フマン氏（Ｈｕｆｆｍａｎ　）による論文に記載
さまたように１周知である。また截頭ハフマン形エンコ
ーディングは、ＩＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏ
ｎ　Ｂｉｏｍｅｄｉｃａｌ　Ｅｎｇｉｎｅｅｒｉｎｇ。

ＢＭＥ−ノ乙巻、／９７り年／／月号、乙／３−乙２３
頁、°′予知または補間およびエントロピーエンコーデ
ィングによるＥＣＧの圧縮″と称するＵ、Ｅ、ラッチマ
ン氏（Ｒｕｔｔｉｍａｎ　）および）（、Ｖ、ピップベ
ルガー氏（Ｐｉｐｂｅｒｇｅｒ　）による論文ならびに
Ｐｒｏ、　Ｃｏｍｐｕｔ。

Ｃａｒｄｉｏｌ、　／　９７６年、≠３９−≠≠ｊ頁″
捕獲過渡電気心臓運動計データのコンピュータシステム
″と称するに、Ｌ、リゾレイ氏（Ｒｉｐｌｅｙ　）およ
びＪ、Ｒ。

ジュニアコックス氏（Ｃｏｘ　、　Ｊ’ｒ　）による論
文に記載されたように周知である。ハフマンコードは、
２つもしくはそれ以上の語を連続して配置し、コード語
組の他のメンバーを発生させることはできないという特
性を有している。この特性のため、語長がエンドオグワ
ード（ｅｎｄ　−ｏｆ　−ｗｏｒｄ　）記号なしに可変
であるとき、おのおののコード語の最初と最後を見つけ
ることが可能となる。コード語あたりの平均ビット数は
、ソー不のエントロピープラス／よシ大きくはない。

截頭ハフマンコードに関し、そのコード語は、ディノタ
ルデータの小数の最確値をエンコードするだけに割シ当
てられている。そして他のすべての値に対しては、実際
のデ、イノタルデータは、ラベルと一体で伝送されるよ
うになっている。

この発明の主な目的は、最小の論理および計算能力で迅
速に実行できる簡単な截頭ハフマンコーディングおよび
デコーディング手段を提供することである。

一般に、本発明による截頭ハフマンコーディングおよび
デコーディング手段は、圧縮−再構成（非圧縮）フィル
タ組合せと関連して使用され、そしてその圧縮−再構成
フィルタ組合せにおいて、圧縮フィルタは、サンプル信
号とその評価値間の差に関連したディジタル差信号を発
生するようになる。この差信号は、この発明によるハフ
マンコーダ（Ｈｕｆｆｍａｍ　ｃｏｄｅｒ　）　ヘ供給
され、そしてそのハフマンコーダによシ、最下位の数字
位置においてコード語の７個の／ビットを有する新規な
截頭ハフマン形コードが実行されるようになる。そのコ
ード語の何等かの他のビット位置は、０ビツトを有する
だけである。デコーディングはただ／ビット間００ビッ
トの数を計算する工程を備えるだけでアシ、そして最小
の７・−ドウエアで高速で迅速に実行されるようになっ
ている。

この発明の実施例について添付図面を参照して説明する
。

まず第１八図を参照すると、そこではシステムの伝送ユ
ニットが示され、そしてその伝送ユニットは、アナログ
ツウデイジタルコンノぐ一タ（Ａ／Ｄコンバータ）２０
を備え、アナログ入力信号ｆ　（ｔ）をディジタルフオ
ームへ変換するようになシ、つき゛にそのアナログツウ
デイジタルコンノぐ一タ２０″／Ｊ：１らのｎ次すンプ
ル信号は、参照符号ｆｎで識ｆｆ’ｌされる。１２図の
Δ）において、図示のアナログイ言号２２は、アナログ
ツウデイジタルコンノ々−夕２０への入力を構成する。

そこではＡ／Ｄコン／ぐ一タ２０の出力も示され、そし
てその出力は、ｆｎ−１ないしｆｎ＋ｉの等長語のサン
プル信号よりなる。アナログツウディノタルコンパータ
２０は、タイミングおよび制御ユニット２Ｉｌ−からト
ランスミッタタイミング線ノ乙を介して供給される制御
信号により確立されたサンプリング速度で動作する。こ
の明細書に用いられるように、タイミ・ングおよび制御
ユニット＝ｔ、ｔからの線ノ乙は、複数個のタイミング
回路出力を示し、そしてその１つもしくはそれ以上は、
システムの構成素子へ供給され、適正にシステムのタイ
ミングおよび制御を行うようになる。

また線２ｇを介してタイミングおよび制御ユニット２≠
へ入力が供給され、そしてこの明細書において下記に詳
細に記載するように他の種々のシステム構成素子からの
信号で、ユニット、２≠を制御する。そのため明らかに
Ａβコンバータ２０は、固定のサンプリング速贋でかつ
固定語長の出力で通常の方法で動作するようになってい
る。

Ａ／Ｄコンバータ２０からのディジタル出力は、ディジ
タル圧縮フィルタ３０へ供給され、そしてそのディジタ
ル圧縮フィルタ３０は、説明のためだけにエステイメー
タ３２および減算手段３１Ｉ−を備えるように示される
。そのエステイメータ３２は、評価すべきサンプル信号
ｆｎの前後に発生する実際のサンプル信号に基いてサン
プル信号ｆｎの評価値を提供し、そしてその評価値は、
ここでは△　　　　　　　　　　　　　　△ 参照符号ｆｎで示される。このような評価ｆｎ値を提供
するためのエステイメータは勿論周知である。

圧縮フィルタ３０によシ発生される差信号Δ。ば、△ 実際の信号人力ｆｎと評価信号ｆｎとの間の差よシなシ
、そしてそれは減算手段３≠において、下記△ のように、実際値ｆｎから評価値ｆｎを減することによ
りえられる。

△ Δ。−ｆｎ−ｆｎ　　　　・・・・・・・・（１）第２
図のＣ）で示す圧縮フィルタ出力の図形信号表示に・　
Δｎ、Δｎキ１．Δｎ＋２．Δｎ＋３．Δｎ＋４　””
”Δｎ＋ｉが示されておυ、そして図示のためだけに、
これらの記号の下に実際の差信号値を括弧で示す。

差信号値Δ。は、エンコーダｔｌＬ０へ供給され、そし
てそのエンコーダ４ＬＯは、新規な截頭ハフマンコード
を備え、差信号値Δ。をエンコードするようになる。一
般トテ、ハフマンエンコーディング技術は、圧縮フィル
タ３０が、異なった発生確率を有する差信号出力Δ。を
有するという事実を利用し、そしてこの事実を用いて、
入力信号についてエンコード信号における全ビット数の
低減を図るようにする。まれに発生する差信号に対し、
７個のコード語が割シ当てられ、そしてそれは、実際の
差信号値Δ。のラベルとして供給される。第１Ａ図にお
いて、エンコーダ１１０の出力Ｆ：ｉ、Ｈ（Δｎ）で指
定され、そして第２図のＤ）において、値Ｈ（Δｎ）。

Ｈ（Δｎ＋１）などがそれぞれΔ。、Δｎ＋ｉなどのエ
ンコード値を示している。最も頻繁に発生するΔ□の値
（ここでは０）は最短コード語を用いてエンコードされ
る。新規な截頭ハフマンコードは、それを実行する新規
なエンコーダおよびデコーダ手段とともに、下記に詳細
に説明する。そのため、エンコーダ弘０の出力は、明ら
かに最も頻繁に発生するΔユ値のためのコード語を有し
、そしてそれらのコード語は、より少なく発生するΔ。

値のための組合せコード語ラベルおよび実際の一差信号
Δ。

値と一緒になっている。説明のため、もし差信号値が±
３を超えると、エンコーダｌ１−０の出力に、実際の差
信号Δ□が、コード語ラベルと一体で現れる。エンコー
ドされた差信号値Ｈ（Δｎ）を示す第２図のＤ）におい
て、信号Δｎ＋２のエンコード値Ｈ（Δｎ＋２）は、捷
れに発生する差値Δｎ　＋、２のためのラベルおよび実
際の差信号Δ。＋２を有することが分シ、そしてそのイ
直はここでは乙である。

エンコーダ≠０からのエンコードされた信号Ｈ（’ｎ　
）は、遠隔レシーバまたはレコーダまたはその両方へ伝
送される。遠隔レシーバへ伝送するため、エンコーダ１
１０の出力は、スイッチ１１トを介してバッファメモリ
ーｊＯへ接続され、つぎにディジタルモデム！！へ接続
されて伝送ｉｔ≠へ伝送される。スイッチ／Ｉ−トが他
の位置すなわち破線位置にあると、エンコーダ出力は、
記碌装置乙０へ供給され、エンコードされた差信号およ
びラベルΔ。信号が記録される。

たとえば電話伝送を用いると、゛エンコード信号は、線
夕≠を介して第１Ｂ図に示すレシーバのディジタルモデ
ム７０へ伝送される。そのディジタルモデム７０の出力
は、バッファメモリ７４’により緩衝され、そしてその
バッファメモリ７．２の出力は、スイッチ７４’を介し
てデコーダｇｏへ供給され、截頭ハフマンエンコー、ド
信号をデコードするよう（【なる。そのデコー、ダ（０
において、ハフマンコード語は、元の差信号Δ。へ変換
される。〕・フマンコード語がラベル付の実際の差信号
よりなる場合、そのラベルはそこから剥され、そしてラ
ベルなしの実際の差信号が、デコーダ出力へ供給される
ようになる。この発明を実施した新規なエンコーディン
グおよびデコーディング手段は、下記に詳細に説明する
。

デコーダｇｏからの差信号Δ。は、小型の／語バッファ
メモリｆ≠を介して再構成すなわち非圧縮フィルタタ０
へ供給される。デコーダｆ０の出力信号は、可変速度で
発生され、そして小型のバッフアメ％　！Ｊ　ｆ　’ｌ
は、再構成フィルタタ０の入力速度要求に適応できるよ
う構成される。そのディジタル再構成フィルタタθにお
いて、差信号値Δユから、あらゆるサンプルのだめの実
際の信号値ｆｎが決定される。圧縮フィルタ３ｏおよび
再構成（非圧縮）フィルタ９０の組合せは周知である。

ディ）タル対アナログコンバータ（Ｄ／Ａコンバータ）
り乙は、ディジタル再構成フィルタタ０からの実際の信
号サンプルｆｎをアナログフオームへ変換し、そしてそ
のアナログ信号を、何等かの所望の使用に供することが
できるようになる。レシーバタイミングおよび制御ユニ
ット１０≠は、線１０乙を介して種々のレシーバ構成素
子へタイミング信号を供給し、受信動作の適正なりィミ
ングを提供する。またこのユニットｉｏｐのための制御
信号は、レシーバの種々の構成素子から線１０１を介し
て供給され、下記にょシ詳細に説明する方法でユニット
１０４Ｉ−を制御するようになっている。

たとえば第１八図の記録装置乙０で記録されるような記
録されたエンコーードディジタル信号を、デコーディン
グおよびそののちの処理のため、デコーダ♂０へ供給さ
せることもできる。スイッチ７≠を破線位置におくと、
上記の信号は、プレーバック装置１００からデコーダｇ
ｏへ供給される。

第１八図の説明で上記に記載したように、ディジタル圧
縮フィルタ３０は、エステイメータ３２を備え、そして
その出力は、評価すべきサンプル信号ｆｎの前後に発生
する実際のサンプルｆｎ−１お△ よびｆｎ’−，１に基いて評価さ・れたサンプル値ｆｎ
よシ構成される。屡々公知の技術によるエステイメータ
が用いられ、そしてそのエステイメータ社、出力 △ ｆｎ　＝　ａ１ｆｎ＋１　＋　ａ２ｆｎ−１・・・・・
・・・・　（２）を提供し、ここで係数ａ１およびａ２
は、差Δ。の平均二乗誤差を最小化するよう選択されて
おシ、そしてその差Δ。は、上記の方程式（１）に記載
し△ たようにΔ。＝ｆｎ−ｆｎである。たとえばＥＣＧ信号
の圧縮のため、もし係数ａ１およびａ２が０．ｊに等し
ければ、それらは実質的に最適である。従ってａ　１’
＝　ａ２　＝　０．３に対し、方程式（１）および（２
）を組合せ、 Δｎ　””　０．３；　〔ｆｎ＋１　−２ｆｎ　＋　ｆ
ｎ−１１−〇、３　ｆｎ＋１−ｆｎ＋　０．３　ｆｌ−
１−−−（３）を提供することができる。角型括弧内の
量は、実際のサンプル信号ｆｎの２次差であシ、そして
サンプル速度は、ナイキス）　（Ｎｙｑｕｉｓｔ）速度
よシ大きいのヤ、上記の２次差は、２次微分値（導関数
）に等しいことは明らかでちる。そのような２重差圧縮
フィルタを用いたディジタルデータ圧縮システムは、レ
シーバユニットにλ重積分形の再構成（非圧縮）フィル
タを備え、そして上記のようなλ重差信号をデコードす
るようになる。従ってシステムに公知の技術によるλ重
差形圧縮フィルタ３０を使用するところでは、それと一
体で２重積分形再構成（非圧縮）フィルタ９０を関連し
て使用する。このような場合には、再構成フィルタ９０
は、下記の方程式を利用するように動作する：△ 循環的な方程式（夕）から、その解を求るため、差Δ□
の値とともに、２つの隣接するサンプル値が必要である
ことは明らかである。そののち、−たん２つのサンプル
信号ｆｎの初期値を供給したならば、差信号Δ。の値だ
けを必要とする。いずれかの数の係数に対し同様なアル
ゴリズムが導かれるようになっている。

図示のシステムに使用できる新規な截頭ハフマンコード
が、第３図の表に示される。最も頻繁に発生する差信号
Δ□に、コード語が割シ当てられる。

システムへの入力は、数字化されたＥＣＧ信号よシなり
、そして上記記載の形式のディジタル圧縮フィルタが使
用され、差信号Δ。の確率は、＋３と−３との間の値で
、はぼ０．９ｆを有している。これらの差信号に、異な
った長さのコード語が割シ当てられ、そしてそのうちの
最も頻繁に発生する差信号に、最短のコード語が割シ当
てられる。＋３の範囲外のすべての他の差信号は、テー
ブル中で堕（他）で識別され、そしてそれらには、第２
図を参照して上記に記載したように、７つのコード語が
割シ当てられ、そのコード語は、実際の差値Δｎのだめ
のラベルを有し、そののちそのラベルは記録されまたは
伝送されまたは記録かつ伝送されるようになる。このシ
ステムに関し、実際の差Δ。の値の伝送に、記号あたシ
の平均値に対し、はぼ０．／乙ビットが必要である（約
７０％）。しかしこれは、截頭されないハフマンコード
のビット率へ１０％加算されるものではなく、何となれ
ば截頭されたコードにおける旦三を補う差信号Δ３へ割
シ当てられる截頭されないコードにおけるコード語は、
截頭されたコードで一二が発生したことを示すコード語
よシ長くはないからである。

第３図において、差信号Δ。のおよその発生確実は、最
大０．≠６７から最小０．０／／までの範囲にあること
が分る。ユニークなコード語組は、最下位のビット位置
に、′ビットを有する。いずれかの他のビット位置は、
θビットである。このコードの実行に、簡単なコーディ
ングおよびデコーディングハードウェアを使用できるこ
とは明らかである。デコーダは、第３図に含まれるｔｒ
ｅｅ（）リー）で示すことができ、そしてそこで左側の
分岐はＯを示しかつ右側の分岐は／を示す。この場合す
べて／である最終の分岐は、デコードされたコード語を
示す。最初のビットがｔｒｅｅの底部に入ると、最終の
分岐に到達するまで分岐に沿って進み、そこで再びｔｒ
ｅｅは底部に入るようになる。

ディジタル圧縮フィルタ３０から差信号Δ。が供給され
る新規なエンコー、ダ・≠０は第≠図に示される。そこ
で、図示のエンコーダ≠０は、リードオンリーメモリー
（ＲＯＭ　）　２　！；　０を備え、そしてそのＲＯＭ
　２夕０へ、第１図のディジタル圧縮フィルタ３０から
の差信号Δ。が、アドレス入力として供給される。ＲＯ
Ｍ　２５０は、下記のｇビット語を蓄積している： ｏｏｏｏｏｏｑ　　１ ０ｏｏｏｏｏｉ。

ｏｏｏｏｏｉｏ。

ｏｏｏｏｉｏｏ。

ｏｏｏｉｏｏｏ。

ｏｏｉｏｏｏｏ。

Ｏ／　　００００００ ／　　　０　　０　０　０　０　０　．０これらの出力
もまた、第３図に示すテーブルにおいて、それらの出力
を発生させる差信号Δ□大入力瞬接して含まれている。

たとえば入カッは、ｏｏｏｏｉ　ｏｏｏが蓄積されてい
る位置をアドレスする。ここで、±３の範囲外のｅｌｓ
ｅの範ちゅうのいずれかの差信号Δ。入力は、ｏｏｉｏ
ｏｏｏ。

が蓄積されている位置を゛アドレスするようになってい
る。

ＲＯＭ　２　夕０の出力は、ｇ×／マルチプレクサ２５
．２への入力として供給され、そしてそのど×／マルチ
プレクサ、２ｊ２は、カウンタ、２ｊ４’からの出力で
アドレスされるようになる。そのカウンタ、２．５≠は
、タイミングおよび制御ユニット２≠（第１八図）から
のクロックパルスによシ駆動されかつインバータ２ｊ乙
を介してマルチプレクサ２ｊ２の出力端子からカウンタ
２≠へ供給される信号の印加によりクリヤされる。２の
差信号Δ。

が、ＲＯＭ２ｊＯからｏｏｏｏｉｏｏｏの出力を提供す
るようになっている上記の例では、データ線ＤＢ３は高
かつ他のデータ線は低である。この例ではデータ線Ｄ　
Ｂ　３において最初の／出力に到達するまで、マルチプ
レクサ２３２の動作によりビットは連続的にＲＯＭ　２
　ｊ　Ｏからスイッチされ、そしてそのときインバータ
２夕乙を介してカウンタ２ｊ≠ヘクリア信号が供給され
、そのカウンタ２！；’ｌをクリアする。インバ−タ２
ｊ乙からタイミングおよび制御ユニット２≠への他の出
力によシ、つぎの差信号Δ□がエンコーダへ供給される
まで、カウンタノｊｌｌ−へのクロック入力は停止され
る。またマルチプレクサ２５．２の出力は、スイッチ２
５ｇを介してシフトレジスタノ乙０へ接続され、その結
果ＲＯＭ　２３０の出力は、最初の／が現れるまでシフ
トレジスタノ乙０へ連続してスイッチされるようになる
。この例において、シフトレジスタ、２乙０は、そのシ
フト左直列入力端子を用いてコード語０００／でロード
される。本質的に、このマルチプレクサ２タノの動作に
よシ、最初の／よシ高次の位置のＲＯＭ　２　ｊ　Ｏの
ビット出力が取除力れる。シフトレジスタλ乙０へ入っ
たコード語は、そこからシフトアウトされ、伝送まだは
記録または伝送かつ記録されるように々る。

上記記載のように、血の範ちゅう、ここでは±３の範囲
外、のいずれかの差信号Δｎは、００１０ｏｏｏｏが蓄
積されている位置をアトｌメスし、そしてそこではデー
タ線ＤＢ夕が高がっ他のデータ線は低となる。データ線
ＤＢ夕は、線、２ｇ１ｉしてタイミングおよび制御ユニ
ット２１１−Ｃ第、、Ｉ　Ａ図）へ接続される。このユ
ニット２≠への入力に関連し、スイッチ、２３．ｇ’は
、並直列変換レジスタ２ｔ４１を介してシフトレジスタ
、２　Ａ　Ｏり　入力端子をデータ圧縮フィルタ３ｏの
出力端子へ接続するよう動作する。そこで再びレジスタ
ノ乙。のシフ゛ト左直列入力端子を用いて実際の差信号
Δ。がシフトレジスタノ乙０へ入れられる。上記記載の
ようニ、す三のコード語は実際の差信号Δ。のラベルと
して作用し、デコーディングのため、差信号Δ。

を識別するようになる。

伝送またはプレイバック後、コードされた差信号Ｈ（Δ
ｎ）は、第５図に詳細に示す新規なデコーダど０により
実際の差信号値Δ□へ変換される。第５図で２．（第５
図のＤ）で示す）線２り６上のデータの流れは、同期カ
ウンタ３００へ、そのリセット信号として供給される。

タイミングおよび制御ユニット７０グ（第１Ｂ図）から
の線１０１．のクロックパルスは、カウンタ３００の入
力端子へ供給され、そのカウンタ３０，０をクロックす
る：データ流およびクロックパルスは、同じ速度で動作
する。データ入力がＬＯＷ　（低）である限シ、カウン
ティングが進行する。入力データ線２り乙がＨＩＧＨ（
高）に向うと、カウンタ３００は、υセントされるよう
になる。

そのカウンタ３００がらの出力は、リードオンリーメモ
リー（ＲＯＭ）３ｏ２へ供給され、そのＲＯＭ　ラフド
レスする。ＲＯＭ　３０．２は、ハフマンエンコード差
信号Ｈ（Δｎ）をデコードするため、コードコンバータ
として作用し、そしてここでハフマンエンコード差信号
Ｈ（Δｎ）は、データ流の／でリセットされる前に、カ
ウンタ３００によりカウントされる０の数で示される。

第３図に示すコードに関し、ＲＯＭ３０．２は、カウン
タ３００によシカラントされる／の間の００数に依存し
て差信号値−３，−２，−／、０．／、、２．３を発生
する。

データ流に”ｅｌｓｅ″′記号があるとき、すなわち／
の間に５個の０がカウントされるとき、数−１が発生さ
れる。カウンタ３００からのｇ個の差カウントおよびＲ
ＯＭ　３０２からのｇ個のデコード値を示すために、３
個のビットが必要になることは明らかであろう。

ＲＯＭ　３０２１ｒｉ、タイミングおよび制御ユニット
７０ｔ（第１Ｂ図）から綜１０乙を介して供給される可
能化（インネーブル）信号の印加により、カウンタ３０
０のリセット直前に可能化される。

そしてこのように可能化されると、３ビツト出力が、シ
フトレジスタ３０’ｌの最下位のビット入力端子へ供給
される。ディジタル再構成（非圧縮）フィルタタ０（第
１八図に示す）で実行される演算は、７０ビツトで行わ
れ、丸め誤差をなくすようになっている。従って、７個
の先頭Ｏが３ピツ）　ＲＯＭ　３０２へ加算され、ディ
ジタル再構成フィルタタ０のだめの７０ビツト人カを形
成する。シフトレジスタ３０１１は、７個の最上位のビ
ット入力を０電位源、ここでは大地へ接続することにょ
シ、必要な０を供給する。レジスタ３ｏグの７０ビツト
出カは、デーメセレクタスイッｆ３０１．（７）７つの
入力端子へ供給される。もしＲＯＭ　３０．２によシ数
−弘が発生されない２と１．レジスタ３０グからの出力
は、データセレクタスイッチ３ｏ乙ヲ介してバッファ増
幅器（第１Ｂ図りｇｌｌ−へ接続され、つぎにディジタ
ル再構成フィルタタ。へ供給されるようになる。

ＲＯＭ　３０．２の出方はまた、ディソタルコンパレー
タ３０ｆへ供給される。デコードラベル゛’ｅｌｓｅ”
、ここでは−≠は、コンノｅレータ３ｏどの第２の入力
として供給される。ＲＯＭ　３０２の出力が一グである
と、コン・ぐレータ３０ｇの出カバＨＩＧＨ（高）へ向
い、クリップフロラ７″３１０をセットし、その結果フ
リップフロップ３１０７り−ら’Ｄ。（ｅｌｓｅ　）出
力は、ＨＩＧＨ（高）へ向うようになる。そのフリップ
フロップ３．７０からの）（ＩＧＨ（高）信号は、線３
７．２”を介してレジスタ３０１１−の可能化端子へ接
続され、そのレジスタ３０≠からの出力を不可能化−ｊ
−る。その結果デコードラベル１ま、レジスタ３０４ｔ
からの出力に現われない。その代シに、データ入力線ツ
タ乙の実際の差信号Δ。の値は、線３／乙を介してシフ
トレジスタ３７≠へシフトされるようになる。

シフトレジスタ３／ｌｌ−のためのクロックパルスは、
クロック入力線１０乙から線３７ｇ′により、ＡＮＤゲ
ート３２０を介して供給され、そしてそのＡＮＤゲート
３２０は、フリップフロップ３１０からのＨＩＧＨＱ出
力により可能化される。勿論レジスタ３／≠ヘシフトさ
れるビット数は、ＡＮＤダート３２０を介して供給され
るクロックパルス数にょシ決められる。実際の差信号Δ
。が、レジスタ３７≠ヘシフトされたとき、フリップフ
ロップ３１０はリセットされ、ＡＮＤゲート３２０を不
可能化する。

図示の装置では、フリップフロップ３１０は、そのクロ
ック入力端子へ、同期カウンタ３ノ！から線３，２≠を
介して信号を印加することにょシリセットされる。カウ
ンタ３２２は、プログラマグル形であわ、そしてそのプ
リセット（ｐｒｅｓｅｔ　）入力端子に線３２乙を介し
てフリップフロップ３１０のＱ出力端子からのＨＩＧＨ
（高）信号を受容するに応じて値７ヘセツトされるよう
になる。カウンタ３２２のインプット（１ｎｐｕｔ　）
入力端子のクロックパルスによシ、カウンタ、３２２ば
、７から０ヘカウントダウンさせられる。カウンタ３２
．２の出力が０へ向うと、そのクロックパルス入力の時
点でフリップフロップ３１０は、そのＤ入力端子へのＬ
ＯＷ　Ｃ低）信号の印加に応じてリセットされる。

このようにして、ｇデータビットは、レジスタ３／≠ヘ
シフトされる。図示しない手段が備えられ、レジスタ３
／≠のｇビット差信号へ２個の先頭０が供給され、その
結果ディジタル再構成フィルタ７０のための７０ビット
長語が形成されるようになる。レジスタ３７≠は、３状
態装置であり、そしてそのレジスタ３／≠からの出力は
、そのインネーブルアウト（Ｅｎａｂｌｅ　Ｏｕｔ　）
端子へ、フリップフロップ３１０からＬＯＷ　（低）信
号が印加されることによシ、可能化される。そのフリッ
プフロップ３１０のＱ出力端子からのＨＩＧＨ（高）信
号は、線３２ｇを介してデータセレクタスイッチ３０Ａ
へ供給され、そのスイッチ３０乙を制御してシフトレジ
スタ３７≠の出力を、スイッチ３０乙の出力線３３０へ
通過させる。

第１Ｂ図に示されかつ上記に記載したように、デコーダ
ど０からの出力は、バッファメモリと≠を介してディソ
タル再構成（非圧縮）フィルタ２０へ供給される。その
ディジタル再構成フィルタ９０は、差信号Δ□から実際
のディジタル信号値ｆｎを発生する。そのディジタル信
号ｆｎは、直接に使用することもでき、またはまずディ
ジタルツウアナログコンバータタ乙によシアナログ形式
へ変換させることもできる。

この発明は、特許法の要求に従って詳細に記載したけれ
ども、この技術分野において通常の知識を有するものに
とって、この発明の要旨の範囲内で各種の変形例が可能
である。たとえば、コードを異なった数のコード語で構
成し、よシ多数もしくはよシ少数のディジタル差信号を
コーディングさせることもできる。説明のコードは、７
つのコード語に７７個の／ビットを用いているけれども
、エンコードすべき差信号値の数が増加すると、より長
いコード語が必要とされることは明らかでちろう。

【図面の簡単な説明】

第１八図および第１Ｂ図は、一体でこの発明による新規
な截頭ハフマンコード（Ｈｕｆｆｍａｎ　ｃｏｄｅ）を
使用した形式のディジタルシステムのプロ、７り図を示
す；第１八図にはディソタルトランスミッタユニットが
かつ第１Ｂ図にはレシーバユニットがそれぞれ示される
； 第２図は、第１Ａ図および第１Ｂ図に示されるシステム
の種々の位置に現われる信号の波形および図形表示を示
す； 第３図は、この発明を実施しだ新規な截頭ハフマンコー
ドを示すチーグルである； 第≠図は、この発明を実施した新規な截頭ハフマンエン
コーダの詳細を示すブロック図である。 第５図は、ハフマン−エンコード信号ラブコードするた
めの新規なデコーダの詳細を示すブロック図である。 ２０・・・Ａ／Ｔ）コンバータ、ｒｔｉ−，１ｏ４ｔ・
・・タイミングおよび制御ユニット、３０・・・圧縮フ
ィルタ、≠０・・・エンコー！、！０．７２．♂≠・・
・バッファメモリ、乙０・・・記録装置（νコーグ）、
Ｊ−２゜７０・・・ディジタルモデム、ど０・・・デコ
ーダ、９０・・・ディジタル再構成フィルタ、５；′乙
・・・Ｄ／Ａコンバータ、２！；０．．３０２・・・ラ
ンダムアクセスメモリ（ＲＯＭ　）、２ｊ２・・・ｇ×
ｉマルチプレクサ、２！≠・・・カウンタ、３．００　
、３２．２・・・同期カウンタ、３０≠、３／’ｌ・・
・シフトレジスタ、３ｏ乙・・・データセレクタスイッ
チ、３Ｃ＃・・・コンパレータ、３１０・・・フリップ
フロップ。 代理人の氏名　　川原１）−穂

Claims (1)

1. 【特許請求の範囲】 （１）既定の信号範囲内にあるディジタル入力信号を異
   なった長さのコード語へ変換する工程を含むディジタル
   入力信号をエンコーディングする方法において、 おのおのの異なった長さのコード語が、その一方のエン
   ドビット位置に、７個の／ビア　）を有するようになる
   コード語を使用して変換工程を実行する工程を備えるこ
   とを特徴とする上記記載の方法。 （２、特許請求の範囲第１項記載のデ・ノタル入力信号
   をエンコーディングする方法にお０て、コード語の７個
   の／ビットは、その最−位の・二゛ット位置に配置され
   ることを特徴とｆる上記記載のディジタル入力信号をエ
   ンコーディングする方法。 （３）　　ディジタル記録システム、伝送システムなど
   に用いるディシフタル入力信号をコーディングするだめ
   のエンコーダにおいて、 エンコードすべきディジタル入力信号源、既定の信号範
   囲内にあるディジタル入力信号をコーディングするため
   、上記の信号源からの上記のディジタル入力信号に応答
   する手段、 を備え、 上記のエンコーディング手１段は、複数個の異なった長
   さのコード語よシなるコードを実行するだめの手段を備
   え、そして上記の異なった長さのコード語のおのおのは
   、その一方のエンドビット位置に７個の／ビットを有す
   る ことを特徴とする上記記載のエンコーダ。 （４）特許請求の範囲第３項記載のエンコーダにおいて
   、コード語の７個の／ピントは、その最下位のビット位
   置に配置されることを特徴とする上記記載のエンコーダ
   。 （５）特許請求の範囲第３項記載のエンコーダにおいて
   、上記のコーディング手段は、 上記のディジタル入力信号によシアドレスされかつ複数
   個の出力線を有するメモリ、 シフトレジスタ手段、 開始位置から動作でき、逐次に上記のメモリからの上記
   の出力線を上記のシフトレジスタへ接続するようになる
   手段、 上記の逐次接続手段からの／ビット出力に応答して上記
   の接続手段を上記開始位置へ復帰させるようにする手段
   、 を備えることを特徴とする上記記載のエンコーダ。 （６）特許請求の範囲第５項記載のエンコーダにおいて
   、上記の逐次接続手段は、ディジタルマルチプレクサを
   備え、そして、そのディ・ゾタルマルチプレクサは、上
   記のメモリからの出力線へ接続される入力チャネルおよ
   び上記のシフトレジスタ手段へ接続される出力チャネル
   を有するようになっていることを特徴とする上記記載の
   エンコーダ。 （７）特許請求の範囲第３項記載のエンコーダにおいて
   、上記の復帰手段は、カウンタを備え、そのカウンタは
   、上記のディジタルマルチプレクサを制御するため、そ
   のアドレス入力端子へ接続される出力端子およびカウン
   タをリセットするためのリセット入力端子を有し、そし
   て上記のマルチプレクサ出力チャネルに７ビツトがある
   ときはいつでも、上記のマルチプレクサ出力チャネルを
   上記のリセット入力端子へ接続し、上記のカウンタをリ
   セットするようになる手段を備えることを特徴とする上
   記記載のエンコーダ。 （８）特許請求の範囲第３項記載のエンコーダにおいて
   、上記のディジタル入力信号源は、ディジタルサンプル
   信号が供給されるディジクル圧縮７４７４手段を備え、
   そしてそのディジタル圧縮フィルタ手段からの出力は、
   上記のコーディング手段へ供給されるようになることを
   特徴とする上記記載のエンコーダ。 （９）特許請求の範囲第ｇ項記載のエンコーダにおいて
   、上記のディジタル入力信号源は、また、アナログ信号
   が供給されかつディジタルサンプル信号かえられるアナ
   ログツウデイジタルコンノＲ−夕手段を備えることを特
   徴とする上記記載のエンコーダ。 α０　特許請求の範囲第７項記載のエンコーダにおいて
   、アナログＥＣＧ信号は２．上記のアナログツウディジ
   タルコンバータ手段へ供給されることを特徴とする上記
   記載のエンコーダ。 （１１）ディノタル記録システム、伝送システムなどに
   用いるディジタル入力信号をコーディングするだめのエ
   ンコーダにおいて、 ングしかつ上記の既定の信号範囲外にあるディジタル入
   力信号をラベリングするため、上記のディジタル入力信
   号に応答する手段 を備え、 上記のコーディングおよびラベリング手段は、複数個の
   異なった長さのコード語よりなるコードを実行するだめ
   の手段を備え、そして上記のコード語の７つは、上記の
   既定の範囲外にある上記のディジタル入力信号のだめの
   ラベルを有しかつ上記の異なった長さのコード語のおの
   おのは、その一方のエンドビット位置に含まれる７個の
   ／ビットを有する ことを特徴とする上記記載のエンコーダ。 （６）特許請求の範囲第７項記載のエンコーダにおいて
   、コード語の７個の／ビットは、その最下位のビット位
   置に配置されることを特徴とする上記記載のエンコーダ
   。 α椴　固定長のディジタルコード語を可変長のディジタ
   ルコード語へ変換する４ためのエンコーダにないて、 上記のエンコードすべき固定長のディジタルコード語に
   よシアドレスされるメモリ装置を備え、そのメモリ装置
   は、その内部に蓄積された複数個の固定長のコード語を
   有し、そしてその複数個のコード語は、その隣接するビ
   ット位置に異なった数００を有する、 上記のメモリ装置へ接続され、そして逐次にそこからの
   出力を走査して上記のコード語を発生させるようになる
   マルチプレクサを備え、そのマルチプレクサの走査動作
   は、初期のマルチプレクツアドレスで開始される、 上記のマルチプレクサの出力の制御の下で、その出力が
   ／ビットであるとき、マルチプレクサの走査動作を停止
   しかつ初期のマルチゾレクサアドレスへ復帰させつぎの
   走査動作のだめの準備を行うようになる手段を備える ことを特徴とする上記記載のエンコーダ。 αΦ　特許請求の範囲第７３項記載のエンコーダにおい
   て、 シフトレジスタを備え、そのシフトレジスタへ上記のマ
   ルチプレクサの出力がシフトされ、マルチプレクサから
   の可変長コード語を保持するようになる ことを特徴とする上記記載のエンコーダ。 （ト）　ディジタル記録−再生システム、ディツタＡ４
   ランスミツターレシーバシステムなどに用いるディジタ
   ル入力信号のエンコーディング−デコーディング組合せ
   装置において、 エンコードすべきディジタル入力信号源、既定の信号範
   囲内におるディジタル入力信号をコーディングするため
   、上記の信号源からの上記のディジタル入力信号に応答
   する手段 上記のコーディング手段は、複数個の異なった長さのコ
   ード語よりなるコードを実行するだめの手段を備え、そ
   して上記の異なった長さのコード語のおのおのは、その
   一方のエンド位置に７個の２ビツトを有し、 上記のコーディング手段によ多発生されるコード語に応
   答してそのコーディング手段をデコードすＢようになる
   手段を備える ことを特徴とする上記記載のエンコーディング−デコー
   ディング組合せ装置。 αＱ　特許請求の範囲第１ｊ項記載のディジクル入力信
   号のエンコーディング−デコーディング組合せ装置にお
   いて、上記のコード語の７個の／ビットは、その最下位
   のビット位置に配置されることを特徴とする上記記載の
   ディジタル入力信号のエンコーディング−デコーディン
   グ組合せ装置。 αリ　特許請求の範囲第１夕項記載のディジクル入力信
   号のエンコーディング−デコーディング組合せ装置にお
   いて、上記のデコーディング手段は、コード語の／ビワ
   １間の０ビツトの数をカウントする手段およびそのカウ
   ンティング手段からの出力を、上記のコード語を発生さ
   せるディジタル入力信号に対応したディ・ゾタル入力信
   号へ変換させる手段を備えることを特徴とする上記記載
   のディジタル入カイ言号のエンコーディング−デコーデ
   ィング組合せ装置。 α時　特許請求の範囲第７７項記載のディジタル入力信
   号のエンコーディング−デコーディング組合せ装置にお
   いて、上記の変換手段は、上記のカウンタからの出力に
   よシアドレスされるメモリを備え、そしてそのメモリは
   、複数個の出力線を有し、そしてそれらの出力線から、
   コード語を出力させるディジタル入力信号に対応した上
   記のディジタル入力信号が読み出されるようになること
   を特徴とする上記記載のディジタル入力信号のエンコー
   ディング−デコーディング組合せ装置。 α澱　特許請求の範囲第１ｊ項記載のディジタル入力信
   号のエンコーディングーデコーデ、インク組合せ装置に
   おいて、上記のエンコードすべきデづジタル信号源は、 アナログ信号源、 アナログ信号をディジタル形式へ変換するだめのアナロ
   グツウディジタルコンバータ手段、上記のアナログツウ
   ディジタルコンバータ手段からの出力に応答する圧縮フ
   ィルタ、 を備え、 その圧縮フィルタの出力は、上記のエンコーディング手
   段をコーディングするため、そこへ供給される、 ことを特徴とする上記記載のディジクル入力信号のコー
   ディング−デコーディング組合せ装置。 翰　特許請求の範囲第１９項記載のディジタル入力信号
   のコーディング−デコーディング組合せ装置において、
   ＥＣＧ信号は、上記のアナログ信号源よシなることを特
   徴とするディジタル入力信号のコーディング−ｒゴー２
   ４フフ組合せ装置。