JPS5987581A - 自動パタ−ン認識自己組織化回路およびそれを実施するシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １１臥１１ この発明は情報を受（）かつ学習動作モードに基づきそ
の情報を分析するように作動可能な機構を含むシステム
に関するものである。

パターン認識はパターンが前に認識したものと正確に同
じパターンでないという事実にかかわらず、変数の間で
そのパターンを検出するための回路の能力を含む。それ
らの変数は任意の変数または変数の相として考慮される
ことができ、その変数から、１８号が、考慮された変数
に機能的に関連する成る方法で、形成されることができ
る。変数の形式は２つの広いカテゴリ、Ｊなわち静的な
変数および時間変化する変数に分番プられる。たとえば
、色白の人がパステルドラＩ・の文字または数字を識別
しようとづるとき、静的変数または静的情報がその人に
与えられる。パターンが認識されるかもしれない時間変
化する変数は音声信号を含み、たとえばタラシュおよび
ドツトパターンを識別しようどづる人はモールス符号信
号でその音声信号を聞く。

明らかに、生きている人間はこのパターン認識のタスク
を達成することができる。人々は印刷物のＪ：うな静的
情報および、たとえばデニスポールに正しく接触させる
ようにテニスラケッＩ〜をいかに振るかのような時間変
化（る情報を認識することができる。下等動物もまたこ
の能力を有する。

成るｌ！属は環境に順応するように巣の近くの鮮菓のカ
バーを認ｉすることができ、成る蛾は捕えられるのを避
けるためこうもりの高＠＠認識することができ、かつは
まぐりぐも、危険から餌食を区別する触覚及応の原始的
パターンを学ド°することかきる。生物はこのパターン
認識機能を１１なうため脳または神ｆ！節のノイ［」ン
に電気化学的信号を用いる。

いえばえおよび（よまぐりによって成される単１な１！
許をはるかに越える速度で莫大な数の計梓を行なうこと
ができる非常に１１！！ｍなコンピュータができている
一方で、そのにうなコンビコータがこれらの原始的な生
物のレベルでのパターン認識を行なう能力は現われてい
ない。主たる違いは１人々はコンピュータに何をずべき
かを告げるのに対して、はえやはまぐりはそれら自体に
何をすべきかを伝えるという点′ｌｒある。前者は、空
間または時間でパターンをｎＨしようとして成るシーケ
ンスを行なうように本質的にプログラムされているが、
後者はそれらにとって重要なパターンを認識することを
゛学習゛′スるようにそれら自身を自己組織化する。各
々の場合において、成る昂の情報が既に知られており、
コンピュータでは、それはプログラミング官能（ラフ１
−ウェア）プラスその回路における無数の相互接続であ
り、生物ｆＩ′Ｉ織では、それはその本能またはブ凸グ
ラムされたパターンプラスその神経回路における無数の
相互接続である。

ワイヤおよびトランジスタならびに他の電子部品から作
られた回路は生物が行なうように自己組織化または学習
する能力を有する方が良いであろう。これらの回路は他
のタスクの間で手書きを認Ｆｉ％しまたは会話を認識す
る機械へ直接導くことができる。人間は考えるが、コン
ビ１−夕は考えない、覆なわち、人間がコンピュータに
告げることのみをコンピュータが行なうというのは誤っ
た考え又はあるが、ここに説明した形式の自己組織化回
路はどれがパターン認識であるかを考える主たるサブタ
スクを考えまたはそのサブタスクを行なう頭脳の能力を
真似ている。

この発明を文脈内に置くために、ここに開示される概念
が用いられることができるシステムの形式の例は、アメ
リカ合衆国特許番丹第３，６７５゜２０３　　（Ｂａｕ
ＩＩＩａｎｎ）　　：　　第４．　０４０．　０１　１
　　（Ｃｒａｎｅほか）；第４．２００，９２１および
、第４゜０９５、４７５　（Ｂｕｃｋｌｅｙ、本願発明
者）にお１ノるシステムを含む。

の　的および この発明６）目的は静的またはスタティック（非時間変
化）および時間変化（ダイナミック）の両方のパターン
を認識することができるシステムへそれ自体を回路が組
織化することができる方法を提供することである。

この発明の他の目的は、自己組織化を行なう方法として
以前の経験から学習する能力を右する新規なアナログお
よびディジタル回路を提供することである。これらの回
路はそれらが報いられたパターンを゛記憶′°する能力
かつまたそれらが罰せられるパターンを忘れる″能力を
有する。学習はパターン認識器として全体的に用いる前
に達成されることができ、学習はパターンｇ臓器として
そのような回路の使用に間して生じることができ、また
は成る情報が１つの回路またはシステムによつで学習さ
れることができかつこの情報が最初の２モード（学習し
次いで認識づるか、または学習および認識を同時にする
モード）のいずれかで作動し得る他の回路へ転送される
ことができる。

この発明のさらに他の目的は自己組織化を達成するアナ
ログ方法を主として提供すること、自己組織化のディジ
タル方法を主として提供することかつまた自己組織化を
達成するため成るディジタル回路と結合された成るアナ
ログ回路を含む突形を提供することである。

この発明のさらに他の目的は他の類似の回路から多重入
力を受ける実質的に並列な回路を提供すること、これら
の入力について作用すること、およびさらに他の類似の
回路へ信号を出力することである。さらに、並列Ｊ３よ
び直列態一様の組合わせでそのような類似回路を接続し
、並列ｗＩＡ様は同時に作用する２またはそれ以上の類
似の回路を意味し、直列態様は１またはそれ以上の回路
がもう１つのものが作用した後でのみ作用するというこ
とを意味する。

この発明のさらに他の目的はこれらの回路が自己１ｇ組
織化きる電気的および非電気的手段の両方を提供プるこ
とである。非電気的手段はニューマチイック、化学的、
光学的または他の手段を含み、これらの手段はここに説
明するような自己組織化のために説明したルールに従う
ものである。

この発明のなおも他の目的は、自己組織化回路に対して
受入れることができる形式へ情報を前処理することがで
きる回路の特定の実施例を提供することである。２形式
の情報は一般的にスタティックおよび時間変化情報のク
ラスに分類される。

前者の一例はプリンティングまたはハントライティング
を表わす視覚情報であり、後者の一例は会話または音楽
のＩＮパターンのような音声情報である。

この発明のさらに他の目的は類似の自己組織化回路のア
ーキテクチャを提供することであろう構成またはアーキ
テクチャは複数レベルのハイアラーキからなり、低レベ
ルは全体としてシテムのための学習の容易さおよび自己
＠横目能力を改善するような方法で高レベルへ情報を伝
える。

この発明のなおも他の目的は自己組織化が学習プロセス
において回路のシステムが進行するに従って非決定論的
方法で進行することができるように、類似の入力信号で
類似の回路を初期設定するための手段を提供することで
ある。そのような回路システムのオペレータが望むかも
しれない有益な名前または識別で種々のパターンに対し
て学習した反応を適合させることも含まれる。

この発明のもう１つの目的は自−己組織化システムの異
なる要素またはサブ回路間の情報が信号の時間変化によ
って伝送されることができる方法を提供することである
。これらの時間変化は幅または速度（幅または速度のコ
ード化されたシーケンス）が情報を担うパルスに対し、
２またはそれ以上の信号レベル（たとえば、２進データ
）間の簡単な変化間の範囲を包含し、その目的はシステ
ムの種々の要素またはサブ回路間の相互接続数を減少さ
せることである。

この発明のさらに他の目的は自己学習回路または回路シ
ステムを提供することである。この発明の前述の目的が
説明されたが、もしも自己Ｉｌｌ化回路が所望の結果を
生じるようにその回路の要素に報いまたは罰することに
よってパターンＷｇＲタスクをティーチングされれば、
この回路は外部ソースが特定的にどのパターンが報われ
または罰せられるべきかを与えることを示唆する。しか
し、学習されるべきパターンもまたランダムであっても
よいが、なおも成る基準で罰せられまたは報われる。こ
の場合、回路はランダムにそれ自体のパターンを開始さ
せ、かつ報われるかまたは罰ぼられる。しかしながら、
もしもパターンが罰せられれば、そのパターンは回路が
テストしているそれらのパターンから除去される傾向に
あり、もしもパターンが報われるべきであれば、それは
再び用いられるように奨励される。たとえば、生物はこ
の形式の自己学習を用い、赤ん坊はランダムにあらゆる
ｍｍの物体を手に４゛るが、すぐに握り締めるべき物体
として熱いスト−ブやとげを除去ずべきことを知る。こ
の形式の自己学習は原始的な形に開示される。

この発明のさらに他の目的はパターンの情報のシーケン
スが検出される方法を提供することである。多くの場合
、順序づけされない情報は満足できるが（１ダースの卵
は、それらがどんな順序で箱から取られても１ダースの
卵である）、成る情報が順序づけられその順序の正確な
性質が、認識されるべきパターンにとって重要である。

たとえば、ワードを作り出す文字のパターンを認識する
際に、１ワードとしてともに取られる２つの文字１１　
Ａ　Ｉ＋および°“Ｍ”は順序によって完全に異なる意
味を有する。この発明の目的はスタティックおよび時間
変化する多様性のパターンにおけるオーダリングおよび
順序づけを決定する回路を提供することである。

この発明は添付図面を参照してＬ：１．”Ｆに詳細に説
明される。

ましい　　　の１ 第１図を参照してこの発明の詳細な説明を行なう。第１
図はシステム１０１を示し、このシステム１０１は周囲
の状態または１１で示される成る他の入カバターンを検
知プるためのセンサ１０からなるＩ〜ランスジューサを
含む。Ｌフサ１０はその入力を処理して２で入力信号を
与えるように作動可能であり、この人カイ５＠は分析さ
れるべき情報を含む。自己組織化回路゛１はその入力信
号を受けるように接続されており、入力信号の構成要素
のコンポーネントの分析を行ない出力信号を３で与える
ように作動可能である。次の議論では、自己＠権化回路
１の全体の内部動作とともに種々の信号は電気的＜８号
と考える。非電気的な類似の回路が得られることができ
るので、このような場合に限る必要はない。たとえば、
自己組織化回路１は電圧信号に代わって圧力信号を用い
る流体学：”たけ電圧信号の代わりに温度信号を用いる
熱学（たとえば、アメリカ合衆国特許番号ｆｆ１４，１
３７．９６４月を参照）において実現されることができ
る。しかしながら、簡略化のため、これ以降のｊｊｌｌ
ＷＡＩよ好ましい実施例として電気的な実施のみを考慮
する。

慢で説明する外部ソース９（たとえばコンピュータ）が
入力５．６．７＋＋３Ｊ：び８で変形された入力（たと
えば、リワード（＠酬）信号、バニッシュ（処罰）信号
、学習信号および認識信号）を自己組織化回路１へ与え
るように接続され、５，６゜・・・の入力信号は自己組
織化回路による不正確な分析によって生じる３の出力信
号のエラーを補正する働きを−４る。タイミング信号は
後で議論する目的のため４で与えられてもよい。典型的
（は、第２図に示ずように、自己組織化回路１は数個の
相互作用エレメントからなる。システム１０１は被制御
ユニット１４（たとえば、機械的なねずみであり、その
機能は自己ｇｉｌｌ化回路から信号３によって指令され
る）を含んでもよい。（ここの説明を簡略化するために
、参照数字２はセンサ１０ｉｔ３よび自己［４１化回路
１を相互接続する信＠経路など・を示すが、それ以降の
２はこれらの経路上の信号を示すために用いられ、かつ
同様なアプローチ４Ａ　　Ｊ１１＋　　ａ）ｍ　　ｗ　
　り７　ｆｌ　４う　Ｌ　　ｗｅ　　７　Ｊ＋　　・ち
　１ｓ　　−一　＋−−、１１，−−−−ても用いられ
る）。

次の説明では、自己組織化回路１について諸論づる。一
般に、回路１は入力として多数の並列信号２を右し、（
れらは通常２進であり、２状態（たとえば、高電圧およ
び低電圧）の一方または他方を右づる電気的な信号であ
る。信号２は回路１へ送られ、回路１は（の入力を組織
化して、種々の信号３を与え、外部ソー２．９によって
望ましいものか望ましくないものかどうか考えられる。

成る場合には、この外側のソース（たとえば、回路を作
動づ゛る＝］ンピュータ）はどの出力信号３が所Ｖの入
カバターン′１１に間通し・ているのかを識別する必要
がある。

１３り２および３に加えて、回Ｗｆ１１１＼の成る他の
信号が必要とされてもＪ、い。まず、タイミング信号４
は回１Ｂの神々の動［ｒモード、たとえば、学習モード
または認識モードを開始させるように要求されてもよい
。タイミング信号４はＫＩ甲な２進信丹でｄ）〕でも、
ｌ　＜また輻もちろｌυイベン１−を類１卜づりるため
ディ・ジタル」ンピコータについて現在用いられている
ような一連の信号であってもよい。

第２に、リワード信号５およびバニッシュ信号６は外部
ソース９またはぞの入力が適当な装置９を通過するオペ
レータによって始動される入力信号の他の例である。リ
ワード信＠５は回路１に、それが認識したパターン１１
は正しいものであるということを知らせ、バニッシュ信
号６は回路１に対し、それが認識したパターン１１は正
しくないものであったということを知らせる。必要とさ
れ１する他の信号は学習信号７および認識信号８である
。回路１のより原始的な形式は学習信号７（この信号の
間にそれはパターンを認識するようになった）によって
開始される学習モードと、それに続き、有益な認識タス
クを行なうためそれが学習モードによって与えられた認
識を用いたときに認識信号８によって開始される認識モ
ードを有することができる。

回路１をモニタするために用いられる外部ソース９は種
々の形式のものであり１９る。それは上述したＪ：うに
、人間のオペレータが回路１を指令することができる薇
構であってもよく環境が回路１を指令することができる
機構であってもよく、またはパターン１１に対する応答
の正しさを認識しかつ回路１に報いまたは回路１を罰す
る他の電子回路であってもよい。

入カバターン１１は上で示唆したように外部ソース９に
よっていくつかの方法で与えられることができる。これ
らのパターン１１は人間のオペレータまたは環境によっ
て回路１へ与えられるパターンであってもよく、それら
はセンサ１０によって回路１において用いるため正しい
２進モードの電気信号に適当に変換される。センサ１０
は技術訓練に用いられる共通変数の任意のものを測定す
ることができる。センサ１０の部分的なリストは光学ま
たは光センサ、開センサ、放射線センサ、周波数変動セ
ン勺、聴覚センサ、応力または歪みセンサ、位置センサ
、加速度センサ、温度センサ、熱流センサ、時間センサ
、化学的組成物センサ、近接セン１ノ゛、電圧センサ、
１流センサ、磁界センサおよびカセンナを含む。２の電
気的入力はまた第２図を参照して後で説明するように、
他の自己組織化回路の出力信号であってもよい。

変換センサ１０によって環ｊｆｆ（または他の成る情報
ソース）から抽出されたパターン１１に加えて、入力は
、回路１自体によってランダムにトリガされてもよい。

なぜならば回路１は報いるべきまたは罰すべき方法を捜
しているからである。自己組織化回路１は環境が何であ
るかを前ちってほとんど知ることなくそれ自体を調節し
または環境に適応させることができる。たとえば、回路
１への入力２は回路１によって制御される機械的なわず
み１４が平面的デカルト迷路内の各セルで回転し得る４
つの方向の各々を表わせば、その迷路を通過するより短
い経路を横切るためリワードが与えられ、かつより長い
経路を横切るためバニッシュが与えられる。まず、ねず
み１４がランダムな方向をとり、究極的にその迷路を通
過する方法を捜し出す。しかし、ねずみが何度も何度も
試み、より短い経路が報いられ、より長い経路に対して
は罰せられるので、自己組織化回路１は長い経路を除去
し短い経路を奨励することによって最も短い経路を見い
出そうとする。

アナログ情報を表わすことができる入カバターン１１は
Δ１ｂｕｓ方法（［３Ｙ　１−　Ｅ雑誌、１９７９年７
月、６１頁、Ｊａｍｅｓ　　△Ｉｂｕｓ）によッＴ、デ
ィジタル２進データへ変換されることができる。この方
法では、いくつかのセンサ１０がいくつかのアナログ変
数の範囲を越えて作用する。センサ１０の応答はアナロ
グ変数の種々の任意の値をオーバラップし、そのため任
意の特定のアナログ値はディジタルセンサ１０のソース
のいくつかのサブセットによっていくつかの同時のディ
ジタル信号によって表わされる。音声情報のような情報
は、その時間変化する特徴的な周期性は回路１に対して
は適当ではないが（たとえば、周波数があまりにも高い
）、出力２が音声情報を含む種々の周波数帯域を示すフ
ィルタ（センサ１０として）をオーバラップすることに
よって表わされることができる。これらの音声スペクト
ル写真または音声写真は音声情報の１！Ｊｌ単的な表示
であり、音声信号の構成周波数へのディジタル分解は後
で議論するように、音響情報をディジタル的に伝送する
ための共通な技術である。同様に、スペクトルグラフの
ようなスタティックな周波数パターンは組成などのパタ
ーンを認識するため多数のディスクリートな周波数おＪ
：び／または振幅へ分解されることができる。この発明
の焦点は、種々のパノコセンサ１０がいかにして２進情
報を抽出するかではなく、むしろ電気的な信号を２が認
識信＠３をいかに形成するように自己組織化するかにあ
る。

入力信号２がちょうど入ノｊセンサ１０から抽出される
ように、出力信号３は種々の方法で外部ソース９（また
はある被制胛ユニット１４）と相互作用することができ
る。外部ソース９が環境であれば、それは（被制俤ユニ
ット１４と考えられることができる）マニピュレータハ
ンドを作動するモータ、水力回路におけるバルブまたは
電気的信号３が電気的出力信号３の機械的な、電気的な
、熱的な水力的なまたは化学的な増幅を通じ−Ｃその環
境を変化さぼる無数の他の方法における出力装置を含ん
でもよい。出力はまた他の電気回路またはコンピュータ
によって用いられる情報のみであってもよい。この発明
は、出力信＠３が、前述したように、回路１について作
動する他の信号に直接または間接的に影胃を与える場合
を除き、出力信号３が何に対して用いられかに、基本的
にそれ自体を関係づけるものではない。

この発明の主たる局面は種々の方法で自己組織化回路１
がそれ自体をＩＪ織化することができる方法である。事
実、説明される発明は可能な限り接近して、脳細胞また
はノイロンのグループの、本願発明者によって知覚され
た機能を模倣しようとするものであり、しかしその手段
によって、生物系が応答する炭化水素および他の分子の
微妙な組合わせによるよりもむしろ工場で製造された電
気回路としてＴ１１４ｎされることができる。

ノイロンおよびノイロングルーブがいかに働くかのＩＷ
ｌ単な説明（本願発明者によって知覚された）は、自己
組織化回路がいかにパターンをｖｌ議することができか
つ成る場合には自己学習することができるかを充分に説
明するためである。脳細胞における用代の研究によれば
、興味あるノイロンはいくつかの規則に従うようである
（たとえば３ｃｌｅｎｔ　＋目ＣΔｍｅｒｌｃａｎ　、
　１９７９年９月、最近の脳研究の優れた議論を行なっ
ている）。ルールのいくつかを以下に要約する。

第１に、゛思考″ノイロン（一般的に脳の新皮其に見ら
れるもの）は機能がほぼ同一であるが大衆によって模写
される傾向がある。各々は多少同じ義務を有し、それは
他のノイロンからの情報を収容し、成る基準でそれが興
奮すべきがどうか（すなわち、情報をさらに他のノイロ
ンへ送るべきかどうか）を決定プる。思考ノイロンは自
己組織化回路がエミュレートするノイロンである。他の
形式のノイロンは情報および筋肉制御に関連する特別な
タスクを有する。たとえば、網膜における特殊化された
ノイロンは光神経を介して斬皮賀へ送られた空間的かつ
一時的情報を認識する（情報を前処理づる）。他の特殊
化されたノイロンは複雑な運動機能を行なうため正しい
フイードバツりで筋肉細胞を安定化させるために用いら
れる。

思考ノイロンは新皮質における多少のレベルまたは層に
整列されるのに資する。隣接するノイロンの軸索は、ル
ベルのノイロンがそれ以下のレベルからの情報を受は情
報を上のレベルへ伝達づるように整列されるのに賀する
。そして、思考は帰納的過程であり、同じ機能的な単位
（ノイロン）はその帰納的過程のために用いられる。そ
れらの単位は簡単に、異なる思考またはパターンを表わ
まために異なる方法でともに接続されでいる。任意レベ
ルの思考は任意の他のレベルについ又の思考と同じであ
り、そのパターンの組合わせは順次他のパターンの組合
わせである。この文脈では、特許出願における特許請求
の範囲を即解しようとする審査官に内達の神経接続は、
読むことを学習している子供に関連の神経接続と何ら異
ならず、それはその貝殻を閉じることを学習するはまぐ
りに関連の神経接続とも何ら異ならない。報いられまた
罰せられる信丹を形成するための正しい方法で（べてが
それら自体を接続するノイロンを表わす。

１１ｉ２のルールは、多数の（多分はとんどの）ノイロ
ンが投票を行なうということである。ここで、“投票”
は、各々のノイロンがそれに＠枕された他のノイロンか
らディジタル情報を受け、負および正の影響の相対惰を
重みづけし、かつ情報に沿ってそれに接続された他のノ
イロンへ進むべきかどうか（すなわち、興奮すべきかど
うか）に関して投票することを意味する。厄介な問題は
、軸索の下へ送られた情報はパルスであるかまたはパル
スでないかであるが、パルスが送られる速度は入力また
はその速度によって影響されるということである。類推
法は、いくつかのまたは数多くの可能なタップからの水
の漏れが注ぎ込まれかついくつかのまたは数多くの可能
なプラグからの水の漏れが出て行くバケツとしてノイロ
ンを考えることである。ノイロンは、もしも類似のバケ
ツの水が非常に深くなると刺激され、割れ出る以上に多
くの水が注入される。オンにされたタップの特定の組合
わせによって刺激するかどうかについて投票し、栓をさ
れないで漏れる。入力（′？ｌなわら、タップおよびプ
ラグ）の異なる組合わ１ｆによつで同じノイロンが刺激
を受ける（すなわち、バケツが一杯になる）。

非常に工夫された類ｊｆｌ法では、バケツが、成るレベ
ルまで満ちているとき、その上でざらの他のバケツのタ
ップまたはプラグへ取付けられるロープを引張るものと
考える。類推では、ノイロンが受けるとき、そのノイロ
ンによって、その＠索の末端のシナプスは他のノイロン
の細孔を問いたり閉じたりし、その細孔はそのノイＯン
が刺激を受けるようにさせることができる成る荷電され
たイオンを通したり出したりする。次に、ノイロンの第
３のルールは、刺激を受けているノイロンが他のノイロ
ンをトリガして刺ｗｌする（ｆＱ！作用）かまたは刺激
しない（抑制作用）ことである。これが達成されるｌＷ
横は、１〜リガするノイロンに関する限り同じであり、
１−リガされたノイロンの刺孔のみが作用が抑制かｌＷ
かどうかを決定する。

第４番目のルールは°°軽路”が報いられるものか罰せ
られるべきものかであるｅｌ！路は特定の認識タスクの
間に刺激を受けているノイロンのストリングである。神
経の場合、これはノイロンのこれらのストリング間のシ
ナプス（または接続）が報いを受１プた努力のために用
いられるとなおさらより強力な経路となり、かつ罰せら
れた努力に対して用いられるとなおさらより弱い経路と
なることを意味する。神経の意味におけるより強力な経
路とは、ストリングにおｔプるトリガしているノイロン
はトリガされたノイロンからの抑制または興責作用のい
ずれかに対してより大きな傾向を有するということを意
味する。より弱い経路とは、シナプスがそれが取付けら
れているノイロンを抑制またはｒｐ４奮させる方向には
より小さい効果しか有しないということを意味する。さ
らに、新しいシナプスまたは神経接続が成長することが
でき、または他のものが死んでこの作用をさらに強化す
ることができ、！、　（３ｃｉｅｎｃｅ、　Ｖｏｌ、　
２１０．　Ｎｏ　。

４４６６．１９８０年１０月１０日、第１５３頁参照）
。バケツの類推において、経路接続の強化は濡れのプラ
グの６食したヒンジまたはねばねばしたタップノブに油
を差すことに等しく、たくさんの油が注入されたタップ
またはプラグはバケツを一杯にしまたは空っぽにするの
により大きな効果を有する。

経路接続が積極的にまたは消極的に強化されるので、パ
ターンがＨｌｌｌされる。タスクが文字“八゛′を認識
すべき成るノイロンを考える。その入力はすべての文字
の多数の原始的成分を表わす他のノイロンであるとする
。これらは垂直ライン、左を指す対角線、右を指１対角
線、水平線、交差点。

ａａ　Ｔ”形交差点、上に向いた４分の１曲線、左へ面
している２分の１曲線などを表わすノイロンであっても
よい。これらの成分の成る組合わせが文字４１　Ａ”を
表わし、たとえば、セット、たとえば、組合わせにおけ
る水平、左対角５ｅ８３よび右対角線が°Ａ”ノイロン
を刺激する。この組合わせが生じるごとに（かつパター
ンが実際“Ａ″であり、それゆえに報いられるたびごと
に）、その認識に参加したノイロンはより強力な接続を
有し、将来、ようにする。しかしながら、パターンが文
字１１　Ｖ　＄１だとすれば、△”ノイロンが刺激する
ようにさゼるかもしれない左および右対角線ノイロンが
刺激を受けるであろう。この場合、左および右対角線ノ
イロン接続が罰せられ、゛ＡパノイＯンが刺激を受番ノ
るようにさせるのをより困難にさせる。

正しい接続および経験の積み重ね（それを通じて神経経
路が報われまたは罰せられる）で、″“△゛′′ノイロ
ンしい組のコンポーネントと正しくないものとを区別す
ることができるようになる。

もちろん、このプロセスはこれよりもはるかに複雑であ
る、なぜならば２または３の可能性よりも多い入力がお
そらく頭脳で用いられるからである。ノイロンは１００
万位の入力を有し得る。さらに、互いにエレメントの位
置のような概念が重要であり、さもないと人はいかにし
て小文字の１１３＋および小文字の“ｄ″との違いを決
定することができるだろうか。さらに、各文字は１より
も多いノイロンによって表わされてもよく、この簡単な
例においてのみ相互接続はそのような簡単な組合わせを
形成した。しかしながら、思考過程は理解している会話
のようなｒａｍ変化するパターンに対してのみならず文
字を読むようなスタティックなパターンに対しても示唆
される方法で生じるものと思われる。実際のところ、人
工の思考力の実験化は簡単なロボット系のためディジタ
ルコンピュータでこれらの経路強化アルゴリズムをシミ
ュレートすることができ、この系は人間がそうであるＷ
４＠ｌを学習することができる（たとえば、゛ロボット
システム”、　３　ｃｌｅｎｔｌｆＬｏ　　Δｍｅｒｌ
ｃａｎ、１９７６年２月）。

本願発明者の最後のルールは直感力から、全体の過程が
どのようにして始まるかを推論しなければならない。上
述の例では、一旦“Ａ″ノイロン水平、左対角轢および
右対角線に関連の多くのりワード信号を冑ると、組合わ
せが生じたときはいつでもそれが刺激を受けるであろう
ということを簡単に想像することができる。しかし、ｇ
ｉ　Ａ　ｎノイロンはどのようにしてそのタスクが”Ａ
”ノイロンであるかを知るのだろうか。この目的に対し
、まず同じ入力の多くのものが多くの異なるノイロンへ
入り、任意のものが刺激を受けるのに均等な機会を有す
るであろうということが結論される。刺激を受けるもの
が報いられ、そのため後でそれらは刺激を受【プるより
大きな傾向を有する。

さらに、本願発明者は刺激を受けるノイロンが他のノイ
ロンが刺激を受けるのを抑ＩＩＪＵようとすると確信し
ている。過程が進むに従って、ノイＯンはそれら自身を
選り分けようとし、成るものは益々”Ａ”パターンを表
わし、他のものはＢ”パターンなどを表わすようになる
。２つのサブルールはここでは次のように意味づけられ
る。その位置は、前もって学習過程においてランダムに
刺激を受番ノることによってまずパターンが選択され、
ｆｆ１２のものは、刺激を受けているノイロンが同じパ
ターンを認識しようどしている他ものが刺激を受Ｇｅす
るのを抑制することである。各学習経験が同一であれば
（たとえば、各々の文字“Ａ　１１が前のものと同一に
見える場合）、そのプロセスは特定のパターンを表わづ
特定のノイロンに！ｈまらない。

幸いにも、各々は同一ではなく、そのため（明らかに）
人は読むことができるようになる。

文字または会話をＫＨＩするために用いられる電気回路
はどのノイロンがどの文字を表わしているかに全く関連
しており、本願発明者は頭脳ではないと考える。ノイロ
ンが成るパターン（これはそれ自体他のパターンのサブ
コンポーネントである）を表わす限りにおいて、脳はネ
ーミング、すなわち、出力をパターンで識別するプロセ
スについて関心を持つ。しかしながら、音声会話信号を
受け、それをタイプした文字に変換する回路（本願発明
の応用の主たる候補）がその同じパターンで（パターン
に応答して刺激を受けた）ランダムに選択された信号を
確実に識別する必要がある。

神経接続が生物の頭脳または神経節においておそらくな
されるであろう方法を理解することによって、同じ機能
を与える類似の電気回路の発明が導かれる。この発明の
異なる局面を明瞭にするために、第１図の回路１が第２
図に示すように、レベルとげばれるサブ回路に副分割さ
れる。第１図のセンサ１０からの信号（典型的には２進
形式）がまずブリプロセサ回路２０へ送られ、その出ノ
Ｊはレベル１回路２１Ａへの入力２５であり、このレベ
ルの出力は接続部２６を介してレベル２回路２１　Ｂへ
接続づる。各レベル１回路２１ＡないしレベルＮ回路２
１Ｎは次のより高いレベルへの入力として働く出力２６
を有し、レベル１回路２１△はその出力２６をレベル２
回路２１Ｂへ送り、これはその出力２６をレベル３回路
２１Ｇへ送り、このようにして最終レベルＮ回路２１Ｎ
に達するまで行なわれる。レベルＮ回路２１Ｎの出力は
回路１の３の出力信号である。

この階間的形式は最も一般的なものではなく、それは以
下の説明を簡略化するためにのみ表わされているもので
ある。神経接続におけるように、フィードバック１３号
があり得、これらの信号は、成る場合には、より高いレ
ベルからより低いレベルへ接続し、たとえばより高い１
ノベルの回路２１Ｂはより低いレベルの回路２１Ａへ、
相互接続部２６を接続し、ｌ−、かじ前に示したように
、レベル１回路２゛１Δから１ノベル２回路２１Ｂへ信
号が流れるよりもむしろレベル２回路２　’Ｉ　Ｂから
レベル１回路２１へ信号が流れる。さらに、異なるレベ
ルはより低いレベルからより高いレベルへ信８を通過さ
せることができ、したがってルベルの出ツノ信号は次の
より高い１ノベルｔ＼の入力のみならず、階層的銀まで
のレベルへの入力としで利用することができる。たとえ
ば、プリブ［］セサ回路２０はレベル１回路２１△へそ
の人ツノを進ませ、これは次に、レベル１回路２１Ａお
よびレベル２回路２１Ｂが作用するために利用できるブ
リプ［１セリ回路２０の出力を有するようにレベル２回
路２′ＩＢへ透られる。Ｒｍに、同じ数の入力が図示の
りべでのザブ回路を相互接ｖｃするであろうということ
を意図するものではなく、一般に、２つの他のレベル間
よりも、２個の特定のレベル間の相互接続２５Ｊ３よび
２６が多少とも有り（りるつ第２図ｔこはまたすべての
回路へ送られる池の入力２７が示される。これらの他の
入力２７は第１図にお（］るタイミング信＠４．リワー
ド信＠５゜バニッシュ信号６．学習信号７および認識信
号８のような信号を含むものと意図する。

第２図において、ブリプロセリ−回路２０は、回路２０
が自己組織化能力を有していないため、レベル回路２１
Δないし２１Ｎとは区別される。プリブｏ　ｔ？ザ２０
（後でより詳細に説明する）はパノｊ信号２についてプ
ログラムされた態様で作用して、それらを、自己組織化
レベル回路２１Ａないし２゛ＩＮの自己組繊化能力を高
める信号２５へ変換する。ブリプロセサ回路２０がとる
形式は、大きな範囲で、回路１がスタティックかまたは
時間変化するかどうかを１ｉｌＵＧｉｔしようとしてい
るパターンに依存し、かつまた回路２０へ送られる信号
２を発生させるように用いられセンサ１０の形式に依存
する。

自己１［１ｔＭ化回路１の重要な面はブリプロセサ回路
２０ではなく、むしろレベル回路２１Ａないし２１Ｎで
ある。ブリプロセサ回路２０は、回路１が行なう特定の
タスクに関して優で議論する。用いられる例はスタアイ
ックパターン認識タスク（アル７１ベツ１〜の文字の８
ｘ識）および時間変化パターン０識タスク（会話認識）
ひある。パターン認識タスクの各型式は特定のタスクに
対して特に段占Ｉされる特殊；ヒさ１ｔたブリブロセザ
回路２０を必要とする。

回路２　’ｌ　Ａのような自己組織化回路がいかにして
作動し得るかを考察゛りる前に、自己組織化にりもむし
ろ直接接続により−ｒ　ｆｆ！？　ｌａづけられる交互
のパターンＩＩを考える。回路２１△のようなレベル回
路は１１ｆｆ２図の２５のような入力を、入力２５の特
定の相合わＶが所望の出力２６を１−リガ４るために用
いられることがＣきるインバータおよび伝送ゲー１−（
以Ｆにより詳キ」に議論する）のような標準的な電子部
品を用いて２６のような出力へ直接接続する。たとえば
、入力信号２５は文字のあらゆる原子的な成分（１なわ
ら、垂直線９曲線。

水平線、対角線などのよ）な先に議論したしの）を表わ
せば、２６の出力は“Ａ″、“°８゛′などのよ“）な
文字を表わＪ′１ａ５Ｊぐある。直接接続を用いて、３
個の成分、すなわち左対角線、右対角線および水平線が
１べて文？”　Ａ　”に関連の出力信号を発生覆るよう
に伝送ゲートを介して接続され得る。同様に、他の組の
成分が文字”　Ｅ３　”を表わすように直ＩＬ接続され
、同様に他の１へての文字に対しても同じである。

不幸にも、今日の商渠的な゛読出し″機械のあるものに
用いられるこの直接接続では、真に自己組織化する回路
を作るために必要とされる特性が作られない。その回路
は決定論的である。正しい入ｔＪ２　！５のみが出力２
６をトリガし、他の入力は１〜リガしない。入力のわづ
”かなりｉ動は正しい出力にならない。たどえば下手に
硼いた大文字゛Δ″は垂直、対角線および水平線からな
り、イのため上３ｉＢ　シた回路はこの文字ｌｌ　Ａ　
’＋に応答することができない。参実、人文字“Δパの
非常に多くの起こりＩＪ　Ｚ＞組合ねばかあり、これら
すべてはそれが出ノｊ４６号を生じるように°゛Δパ出
力接続へ直接接続される必要がある。このように、プベ
ての可能１１を含むためには、入力２５の非常に多くの
相互接続組合わせが各出力２６へ接続される必要がある
。したがって、直接接続は非常に決定論的であるか、ま
たはそれらは必然的に入力２５および出力２６との間の
数多くの相互接続組合わせを有しなければならない。こ
れらの形式の回路は入力２５の組合わせに与えられる最
良の出ツノ２ｔＦをとることを学習ゼず、軍に入力の起
こり得る組合わせのすべてを含む゛にづぎない。さらに
、直接接続回路は先に説明したノイロンのルールには従
わない。

゛投票器がなく、゛経路強化゛′ちない。

直接接続回路に対向づるものとしての自己学習回路は“
投票″を行ない゛経路強化″を有する。

アナログ回路では、第３図において３２で示される多入
力投票回路または゛投票器”によって投票が行なわれる
ことができる。接続部３０（ｌでの電圧出力信号は接続
部３０ａの入力の電流総和ダなわち１１！電流に比例す
る。高利得増幅器３０は、フィードバック経路３００を
介して接続される、抵抗３０１）の抵抗清で粗界される
３０８の電流が接続部３０ｄの電圧に等しいということ
を確実にする。後続の高利得増幅器３１は、３０ｄの電
圧が正か負かどうかによって、接続部３１ａで２進電圧
信号を出力する。接続部３１ａの２通信号は２状態のう
ちの１つを有し、したがって投票器３２が刺激を受けて
いるかどうかを特定する。もし接続部３０ａへの電流の
総和が正であれば、投票器３２は刺激を受【ノ（すなわ
ち、接続部３１ａで１状態に達し）、もし負であれば、
それは刺激を受４ノない（すなわち、接続部３１ａで他
の状態に留まる）。これからは、用語°°活性パ状態は
特定の２進装置が刺激を受【ブでいたことを意味する２
進１と同義であり、“不活性″状態は２進０と同義であ
り、装置が刺激を受けていないということを意味する。

自己組織化回路の他の要求である経路強化はディジタル
−アナログ変換器（ＤＡＣ）を用いることによって達成
され臂る。ＤＡＣはマルチワイヤディジタル入力信号を
とり、それを電流に変換し、この電流は入力信号の２進
重みづ（）された値に比例する。１個の簡単なりＡＣは
第４Ａ図、第４Ｂ図、第５Ａ図および第５Ｂ図に示され
るようなＣ−ＭＯＳ　（コンプリメンタリＭＯ８）イン
バータおよび伝送ゲートから作られることができる。

インバータ４３は第４Ａ図に示されており、その速記記
号が第４Ｂ図に示される。接続部４３ａ□　　　は電圧
信号が与えられるインバータ４３への入力接続である。

接続部４３ａの正の電圧信号はＰチャネルＭＯＳエレメ
ント４３Ｇをオフにし、同時にＮチャネルＭＯＳエレメ
ント４３ｄをオンにトリガし、それによって出力接続部
４３Ｂの電圧は接続部４３ｆへ与えれる接地状態電圧（
０）へ落ちる。同様に、接続部４３ａの負電圧によって
、４３１１の出ツノ電圧は接続部４３ｅで与えられた正
の供給電圧（＋Ｖ）まで上界す°る。

伝送ゲート５０がＷＩ５Ａ図に示されており、第５Ｂ図
はその速記記号を示す。第５Ａ図における接続部５０ａ
の入力電流信号は、接続部５０ｃでＧの符号の付けられ
たゲート信号が成る２進状態にあれば１〕−ヂャネル〜
１０８エレメント５１ａまたはＮチャネルＭＯＳエレメ
ント５１ｂのいずれかを介して伝送され、しかしゲート
信号Ｇが他の状態にあれば何の電流も伝送されない。イ
ンバータ５１０は、５１ａＬ１３よび５１ｂがともにオ
ン（そのため電流は接続部５０ａおよび５０ｂ間のいず
れかの方向に流れることができる）またはともにオフで
あることを確実にする。

第６Ａ図において６０の印の付いたディジタル−アナロ
グ変換器（ＤＡＣ）は抵抗６１ａ・・・６２ｎのはしご
形回路からなり、第６Ｂ図はＤＡＣ６０のための速記記
号を示す。ここに議論した“２進重みづけされた”ＤＡ
Ｃ以外の他のＤＡＣも可能であるということに注目され
たい。たとえば、電荷結合素子またはバブルメモリに基
づき逐次的にロードするＤＡＣが自己組織化回路の他の
設計において用いられてもよい。抵抗６１ａ・・・６２
ｎは抵抗６２ａ・・・６２ｎで正しく寸法が決められて
おり、そのため１組の伝送グー１−６３８・・・６３０
はアップダウンカウンタ６７の２進数によって能動化さ
れ、伝送ゲート６４ａへ送られた電流出力はカウンタ６
７にス］−アされかつコネクタ６６ａ・・・６６ｎを介
して伝送ゲートへ与えられた２進数の値に比例する。各
伝送ゲート６３ａ・・・６３ｎの信号入力のうちの１つ
は正または負のいずれがであり管る供給電圧Ｓへ接続さ
れ、正電源Ｓは伝送ゲート６４への電流の流れを生じ、
負ｔｒｉｍｓは伝送グー１−６４　ａから電流を排出す
る。Ｇ、の符号の付いたゲーＩ−信号６４ｂによって、
電流が伝送ゲート６４ａを介して６４ｃで示される出力
接続部へ流れることができる。

ＤＡＣ６０は次のように働く。各接続部６６ａ・・・６
６ｎはアップダウンカウンタ６７にストアされた２進数
のビットを表わす。したがって、カウンタ６７の２進数
がＯであれば、接続部６６ａ・・・６６ｎには何の信号
も現われず、かつ伝送グー１〜６３ａ・・・６３ｎのい
ずれも電流が６５ａ・・・６５ｎで示される供給接続部
へおよび供給接続部から流れるのを許容せず、この状況
では、６４ｃの出力電流はゲート℃、が能動化されると
き０である。

インバータ６７０２進数がすべて１であれば、伝送グー
１−６３　ａ・・・６３ｎのすべてによって電流が流れ
るのが可能となり、ゲートＧ、が能動化されるとき接続
部６４ｃへまたは６４Ｃからの電流の流れが最大になる
。０および°すべで１″間の任意の２進数は、カウンタ
６７の２進数の値に比例（る接続部６４Ｃに電流の流れ
を生じ、この電流は負の電源に対してはＤＡＣ６０へ排
出され、負の電源に対してはＤＡＣ６０から流れ出る。

アップダウンカウンタ６７は、それがリワード信号６７
ａ　（第６Δ図および第６Ｂ図の端子Ｒで）を受けるご
とにカラン１〜アツプしく信号６６ａ・・・６６ｎの２
進値が１だけ歩進される）かつそれがバニッシュｆｉＮ
号６７ａ　（第６八図および第６８図の端子１〕で〉を
受けるたびごとにカウントダウンする（２進数が１だけ
減分される）特定形式の２進レジスタである。リワード
信号６７ｂはその２進数１をカウンタ６７にストアされ
た２進数に加え、バニッシュ信＠６７ａはぞの数１をカ
ウンタの２進数からｍｎする。２進数がカウンタ６７に
ストアされ、それは信号が接続部６６ａ・・・６（３ｎ
を介して伝送されようがされまいが同じままである。バ
ニッシュまたはりワード信号６７　ＩＩ　４３よびＧ７
ａのみがカラン９６７のｈｒｔを変化さ１することがで
きる。図示の形態で（，１５、Ｇ、ゲート入力信号Ｇ４
ｂもまた接続部６７ｃを介してアップダウンカウンタ６
７を能動１１ユし、したが〕てバニッシュおよびリワー
ド（ａ　Ｊ１６７　ｂおＪ：び６７ａが、Ｇ。

ゲート信号６４ｂが能動化されたときカウ〕／タロ７に
変化を生じ１嘩るにジぎない。他の形態では、端子Ｇ２
の別のカウンタ、イネーブル信号６７ｄが要求される。

この場合、グー１’Ｇ１’＼の接ｔｉ　６７Ｃが除去さ
れ、そのため、カウンタ６７は６７Ｃでの独立の信号に
よってのみ能動化され、ゲート信号６４ＢにＪ：っては
能動化されない。

動作において、ＤＡＣＧ０は゛経路強化″を達成する。

第６Ｂ図にＪ、ｉいて、グー１−Ｇ、が信り６４ｂにＪ
：つて能動化されるとき、どれはとそれが報いられてい
るかまたは罰せられているかに従って、電流が接続部６
４０へまたは６４Ｃから流れる。非常に報いられかつほ
とんど罰ぜられないＤＡＣＧ０は大電流流量を有し、非
常に罰せられほとんと報いられないＤＡＣＧＯはほとＩ
υど電流■を有しない。これらの回路がＣ−Ｍ　Ｏ８４
Ｍ成で示されるでいるが、同様な回路が電子的な榊成の
多くの他の形式においても設計されることができるとい
うことに注目すべきである。さらに、信号を禁止まｌζ
は強化する効果がＤＡＣＧ０のための供給電圧の選択に
よって簡単にここに示されており、以下により詳細に議
論するより複雑な回路カウンタ６７にストアされた２進
数によつ”で決定されるＤＡＣＧ０の供給電圧の符号を
有する。したがって、この後者の変形例では、非常に罰
せられたＤ△Ｃ６０は接続部６４０から電流を排出し、
他方非常に報いられるＤＡＣＧ０は電流を接続部６４Ｃ
へ加える。

第７Ａ図に簡単な栴成が示されており、それによって複
数個のＤＡＣ（ＤＡＣＧ０と同様）おＪ：び複数個の投
票回路（投票回路３２と同様）がレベル回路２１を与え
るように組合わせられる。第７Ａ図の回路２１は第２図
の自己組織化レベル回路（たとえば、回路２１△・・・
２１Ｎ）の任意のものを包含するものと意図する。回路
２１への入ツノは接続部２５ａ・・・２５ｎとして示さ
れており、各人力１＠月２５ａ・・・はＤＡＣの各列に
接続されろうたとえば、接続部２５８は入力信号を各行
の第１のＤＡＣ（ｔなわち、ＤＡＣ７０ａ　、７１ａ−
７゛３ａ）へ経路指定し、接続部２５ｂはその信号を各
行の第２のＤＡＣ（ｔなわち、ＤへＣ７０ｈ。

７１１）・・・７３ｈ）へ経路指定する。入力信号２５
ａ・・・２５ｎｌ；ｔ：第６Ｂ図を参照して議論した各
それぞれのＤＡＣＧ、グー１〜入力（プなわら、第６Ａ
図およびｍａＢ図における入力６４ｂ）へ接続される。

この場合、１個のグー１−イネーブル信号６４ｂのみが
用いられ（Ｇ、）かつ独立したカウンタイネーブル信号
６７Ｃは何ら存在しない（Ｇ２）。より複雑な回路は独
立のイネーブル信りを用いてもよいが、この回路（１ノ
ベル回路２１をより良く理解するための目的で示される
）はｌｆ！６Ａ図のカウンタ６７および伝送ゲート６４
ａの両方に対しただ１個のイネーブル信＠６４ｂへ簡略
化される。

゛″経路ｒｌＩｊ遁のＨＤＡＣ７０ａないし７３ｎ（７
）ｌｉｔかにも、回路２１はまた゛しきい値”　Ｄ　Ａ
　Ｃ−１４８・・・７４ｎを有する。しきい１ａＤＡｃ
７４ａ・・・７４ｎはそれぞれの投票回路７５ａ・・・
７５ｎ　（たとえば、１３図の総和接続部３２のような
もの）から電流を引出すものである。逆に、“杆路ｒＩ
Ａ運の”ＤＡＣ７０ａないし７３　ｎ　Ｉｌｌ；電流を
それぞれの投票回路７５ａ・・・７５ｎへ加える。しき
い（ＦＪＤΔＣ７４ａ・・・７４ｎの目的は、投票回路
７５ａ・・・７５ｎへの入力信号が益々学習軒験が生じ
るに従って正しくＡフセツトされるのをｆＫｌ”にする
ことである。このことについては以下により詳細に剛除
ツる。

ＤＡＣ７０ａ・・・７４ｎのづべての出力はそれらのそ
れぞれの投票回路７５ａ・・・７５ｎから電流を加える
かまたは排出する。イれぞれの投票回路７５ａ・・・７
５ｎへのこの正味の電流流量が正であれば、２進１信号
が出力ゲート２６ａ・・・２６ｎに生じ、それが負であ
れば、２進０出力信号が接続部２６ａ・　２６ｎに生じ
る。ＤＡＣ７０ａ・　７３ｎは生物のノイロンを相互接
続する経路を模倣し、他方投票回路７５ａ・・・７５ｎ
はノイロンおよびそれらが他のノイロンの相互接続に応
答していかに刺激を受けるかを模倣する。ＤＡＣ７０ａ
・・・７３ｈの゛経路強化”は、バニッシュ／リワード
接続７６ａ・・・７６ｎによって変更される、ＤＡＣア
ップダウンカウンタ６７の２進数の値によって決定され
る。ＤＡＣ（たとえば、７０ａ・・・７００および７４
ａ）およびその関連の投票回路（例では７５ａ）の各行
は出力（たとえば２６ａ）を有し、バニッシュ／リワー
ド対（たとえば、信＠７６ａ＞はそれらの行の各々に関
連する。

回路２１がいかにして作動するかを理解するために、２
つのモード、すなわち学習および認識モードが生じるも
のと想定する。まず、回路は接続部２６ａ・・・２（３
＋１で正しい活性出力を与えるために入力２５ａ・・・
２５ｎの種々のパターンに応答することを学ぶ。後で、
認識動作モードにおいて、学習された応答は入力信号２
５ａ・・・２５ｎを識別するために用いられ、活性出力
信号２６ａ・・・２６ンを示す。

学習モードにおいて、回路２１は次のような態様で作動
する。たとえば、第１図の外部ソース９はコンピュータ
であり、入ツノパターン１１をセンサ１０へ与えること
ができ、第２図の各レベル回路２１△・・・２１Ｎの出
力２６のみならず全体の自己組織化回路１の出力信号３
を通訳することができ、かつさらに各レベル回路２１Ａ
・・・２１Ｎのバニッシュ／リワード接続７６ａ・・・
７６ｎへ信号を送ることができる。学習モードの間に、
コンピュータ９は異なる学習経験またはレッスンを入〕
Ｊセンサ１０へ与え、レベル回路２１Ａ・・・２１Ｎの
出力を識別し、かつ各レベル回路２１Ａ・・・２１Ｎの
バニッシュノリワードライン７６ａ・・・７６ｎへ信号
を送ることによって各ＤＡＣ７０ａ・・・７４ｎにスト
アされた２進数を変更する。学習は、通常、階層的に行
なわれ、まずレベル１回路２１Ａのような下位レベル回
路はプリプロセサ回路２ｏがらの情報に基づき原始的な
出力を学習し、次いでレベル２回路２１１）のようなＪ
：り高位のレベル回路が゛ティーチングされ″、学習は
、入カバターン１１の所望の認識が出力信号３を与える
ように得られるまで段々高いレベルへ進む。

一般に、コンピュータ９は次のような態様でレベル回路
２１△・・・２１Ｎを“°教える°。学習されるべき所
望のパターン１１は第１図の入力センサ１０へ与えられ
、特定のレベル回路の出力２６がコンピュータ９によっ
てモニタされる。これらの出力、すなわち第７Ａ図の出
力２６Ａ・・・２６Ｎは究極的にセンサ１ｏへの入カバ
ターン１１を表わす。活性信号が第７Δ図の適当な出力
接続部２６ａ・・・２６ｎに現われなければ、活性的で
あった特定の出力２６ａ・・・２６１１を罰づることに
よってエラーが補正されようとし、逆にもしも所望の出
力が活性であれば、特定の出力２６ａ・・・２６ｎが報
いられる。コンピュータが、報われるべき適当な出力信
号の出力接続部２６ａ・・・２６ｎに対応する接続部７
６ａ・・・７６ｎヘリワ一ド信号を与えることによって
その報われることが行なわれ、コンピュータがバニッシ
ュ信号を適当な接続部７６ａ・・・７６ｎへ与えること
によって処罰が行なわれる。

このプロヒスを理解するために、２５ａ、２５ｂおよび
２５０の入力信号をそれぞれ左対角線、右対角線および
水平線に対応さゼる。信号２５ａ。

２５１＋および２５０自体は、第７Ａ図には示されてい
ないが、下位レベル回路の先の教示によって種々のコン
ボーネン１への認識から生じる。コンピュータ９が文字
１１　Ａ　ＩＴに対応するパターンを第１図の入力セン
サ１０へ与えると、入力信号２５ａ。

２５ｂおよび２５ｃが多分刺激を受ける、なぜならば大
文字１１　Ａ　ＩＴは左対角線、右対角線および水平面
に対応するコンポーネントを有する。まず、ＤＡＣ７０
ａ・・・７４ｎの各々におけるアップダウンカウンタ６
７は零２進数を有し、したがってＤＡＣからは何の電流
も生じず、かつ何の活性信号２６ａ・・・２６ｎも生じ
ない。

さて、コンピュータ９はＤＡＣ７０ａ・・・７４ｎの第
１行が文字”Ａ″のための入カバターン１１に対応する
ことができるようにプログラムされたものと想定する。

この場合、所望の結果が接続部２６ａに活性信号が現わ
れることである。コンピュータ９はリワ一ド悟りを接続
部７６ａへ与え、それは対応づる入力信号２５　ａ・・
・２５０を有した各Ｄ　Ａ　Ｃ７０ｆ’ｌ・・・７０ｎ
のカウンタ６７の２進数の饋を増大させ、この場合ＤＡ
Ｃ７０ａ・・・７０Ｃは活性入力悟りが接続部２５ａ・
・・２５ｃに生じたので、それぞれのカウンタ６７へ加
えられるビットを有する。文字”Ａ”について益々学習
経詰が行なわれるに従って、文字パへ″に対応するＤＡ
Ｃのカウンタはより高い２進数を有し、より多くの電流
を投票回路７５ａに送り、それによって投票回路は刺激
を受け、接続部２６ａに出力が与えられる。他方、入ノ
Ｊ２５ａ　、２５ｂおよび２５０はレッスンの間必ずし
も同じではない。たとえば、成る°゛Δ′Ｓ”が水平線
を有しなくてもよく、成るものは他のザブコンポーネン
ト（たとえば、第７八図の２５ｎの垂直信号を有しても
よい。これらはそれらが生じるどきに報われ、しかし正
しい△′Ｓ″のほとんどが多分信＠２５ａ、２５ｂおよ
び２５Ｃを含む。ＤＡＣ７０ａ　、７．Ｏｂおよび７０
Ｃはそれぞれのカウンタ６７に農も高い２進数を有し、
最高の電流を出力し、それゆえに投票器７５ａの刺激に
＠高の影響を与える。

入力センサ１０ヘコンピユータ９によって与えられた入
カバターン１１が不所望な出力信号２６を与えると処罰
が行なわれる。不所望な出力信号２６は、ティーチング
コンピュータ９が間違った活性出力２６を識別したこと
によって１であり、これは与えられた入カバターン１１
に対応していなかった。たどえば、文字４１　Ｖ　１１
がセンサ１０へ入力されれば、下位レベル回路は入力信
号として左および右対角線を識別する。このように、入
力は信号２５　ａおよび２５ｂに対応する。コンピュー
タが文字゛Ｖ　ＩＩのためのパターンに出力２６ｂを関
連されたものと想定すると、両出力２６８および２６ｂ
が生じてもよいａ後者は′正しい″出力信号であり、し
たがってそのＤΔＣ７１ａおよび７１ｂは上述した文字
゛△″に対する場合とちょうど同じように、それらのカ
ウンタ６７において２進数へ加えられるビットを有す°
る。し、かじながら、文字１１　Ｖ　１１が水平なコン
ボーネン１−を有するものと期待されず、したがって信
号２５Ｃがほとんどの文字＃　Ｖ　９ルッスンの下で刺
激を受けず、ＤＡＣ７１ｃがカウンイ２６７にス１〜ア
されたその２進数に高い）ｊラントを右しない。

文字“Ｖ　ＩＩ小出力１２６ｂがＤＡＣ７１ａおよび７
１ｂに対して報償を生じるが、コンピュータ９はまたそ
の信号２６が刺激を受【）だが、本来のものでなかつｔ
：他のＥ）ΔＣ７０ａ・・・７３ｎを罰する。この処罰
は間漂った信号に関係したＤＡＣの２進数の値を誠らす
ことによって行なわれる。たとえば、文字１１　Ｖ　Ｉ
Ｉを表わすセンサ１０の入力のパターン１１を回路が学
習していた場合、文字“’　Ａ　”　ｑ）ための出力１
Ｍ　＠　２　ｅ　ａは誤って刺激を受けるかもしれない
、なげ′ならば３個の重要なサブコンポーネントのうち
の２つ（左および右対角線信号２５ａおよび２５ｂ）が
投票器７５ａべＤＡＣ７０ａおよび７０ｂから電流を送
っているからである。ＤＡＣ７０ａおよび７０ｂの２進
数を減らすことによって、より少ない電流が投票器７５
ａへ流れ、かつしたがって出力は接続部２６ａに生じる
傾向が少なくなる。間違った出力信号２６８が文字“Ｖ
″のレッスンの間に生じるので、それは接続部２６ａに
さらにそれ以上間違った出力を与えなくなるまでさらに
罰せられる。奉賀的に、文字八”は文字ｔｒ　Ｖ　ｎよ
りも水平コンポーネント２５ｃによって益々Ｅ１ｍされ
ることになる。確かに、“Ｖ°′と比較プるとき　ＩＩ
　Ａ　ＩＩを区別する特徴は水平である。一般に、ちょ
うど上で説明したよりも、文字のより多くの特徴または
入力信号（ｍ１図）がある。コンポーネントの相対位置
、交差点、コンポーネントの長さなどはすべてアルク１
ベツ］・の文字を表わす識別するパターンに関係してい
る。

しきいＷＩＤＡＣ；７４ａ−７４ｎは投票器７５ａ・・
・７５ｎ（第７Ａ図）の電圧レベルをバイアスするため
ティーチングモード動作の開成る状態に従って用いられ
る。通常、しきい値ＤΔＣ７４ａ・・・７４１１は４１
シンク（ｓｉｎｋ）　”　ＤＡＣであり、これらは投票
器７５ａ−７５ｎの入力３０ａ　　（１３図）から電流
を引出す。たとえば、ＤＡＣ７０ａ・・・７３ｎ／／−
Ｙれぞれのアップダウンカウンタ６７にストアされた正
の２進数のみを有しかつ電源Ｓは正だ（）である場合、
正の電流がそれぞれの接続部６４０　（第６Ａ図）でＤ
Ａｃ７０ａ・７３０から化カブる。第３図の投票器入力
接続部３０ａへ送られたこれらの正の電流は負電流によ
ってバイアスされなければならす、さもなければ、カウ
ンタ６７における任意の２進数を備えたずべてのＤＡＣ
７０ａ・・・７３ｎの出力によって出力２６ａ・・・２
６ｎが刺激を受ける。明らかに、２１のような回路は、
カウンタ６７における任意の正の数が実際それらのそれ
ぞれの出力２Ｇａ・・・２６１１を刺激したならば自己
学習回路として機能しないだろう。

バ、ｆアスまたはしきい値ＤＡＣ７４ａ・・・７４ｎは
ちょうどＤＡＣ７０ａ・・・７３１１のように、コンピ
ュータ９が接続部７６ａ・・・７６ｎにバニッシュまた
はりワード信号を与えることによって罰せられまた報い
られる。しかしながら、しきいｌｉ！１ＤＡＣ７４ａ−
７４ｎはＤＡＣ７０ａ−７３ｎを制御する内部ゲートＧ
＋（第６Ａ図の信＠６４ｂ　）によるよりもむしろ外部
ゲートＧｚ（第６Ａ図の信Ｍ６７ｄ）によってゲートさ
れる。１ｌｉ６Ａ図のそれぞれの外部ゲート６７ｄｔ；
Ｌ１センサ１０に対Ｊ゛る入カバターン１１に対する正
しい応答が出ノＪ接続部２６ａ・・・２６「１に得られ
るとき、第７Ａ図のしきい値ＤＡＣ７４ａ・・・７４ｎ
のカウンタ６７にお１ノる２進数の値が近似的にＤＡＣ
７０ａ・・・７３ｎにおける正の２進数の総和の効果を
近似的にＩ］ち消すことができるような適当な態様でコ
ンピュータ９によつ１信号で知らされる。一般に、Ｎセ
ーＫｆ　　（εＮ１　） ここで、 Ｎｊ：Ｌ、きい値ＤＡＣ７４ａ・　７４ｎの２進数Ｎ１
　：接続部２６ａ・・・２６ｎに正しい出力を得ること
になるｌ　ＤＡＣ７０ａ・・・７３ｎの各々にお番プる
２進数 に：分数 たとえば、１００回のレッスンの後、センサ１０への文
字１１　Ａ　９９人力の入カバターンのための正しい出
力を、回路２１のような回路にティーチングする前述の
例では、第７Ａ図のＤＡＣ７０ａ。

７０ｂおよび７０ｃの２進数はそれぞれ５０，５０およ
び８０の１０進均等値を有するものと予想できる。出力
応答２６ａをトリガするため（は何の他の重要な特徴も
要求されなかたったと想定すれば、ＤＡ０７４ａの２進
数の１０進均等値はは番ま１５０であろう。ＤＡＣ７４
８は投票器７５ａの接続部３０ａ　（第３Ａ図）から電
流を引出し、他方７０ａ・・・７００は電流を接続部３
０８に加えるので、接続部３０ａへの正味の電流はＤＡ
Ｃ７０ａ・・・７００ならびにＤＡＣ７４ａにおける２
進数間の差である３０に比例するであろう。この電流で
は活性出力信号２６ａを与えるように投票器７５ａをト
リガする。しかしながら、文字＄Ｉ　Ｖ　ｌ？を表わす
入カバターンによって、ＤＡＣ７０ａおよび７０ｂはそ
れらの２進数（その１０進均等値は５０および５０であ
る）に比例する電流を出力することがわかるであろう。

投票器７５ａの接続部３０ａの正味電流は負であり、そ
のため何の出ノｊ信号２６ａも生じない。このように、
ここで考察する特別な場合については、しきい値ＤＡＣ
７４ａは文字１１　Ａ　２１および文字ｉｔ　Ｖ　ｔ＋
を区別する助ｉｔとなる。

ＤＡＣ７４ａ　・、７４ｎの２進数の値は第６Ａ図の適
当な外部ゲート６７ｄを繰返しゲート処理することによ
って変更される。ティーチングコンピュータ９はリワー
ドおよびバニッシュ信号７６ａ・・・７６ｎを駆動し、
かつまた活性なそれらの入力信号２５ａ・・・２５ｎを
知っているので、コンピュータ９のメモリ記憶位置はＤ
ＡＣ７０ａ・・・７３ｎのそれぞれのカウンタ６７にス
トアされる２進数の値をストアするようにプログラムさ
れることができる。ＤＡＣ７４ａ・・・７４ｎのゲート
処理は、上述したように、これらの２進数に基づき行な
われる。

第７Ａ図のしきイＷＭ　Ｄ　Ａ　Ｃ７４ａ　・７４　ｎ
は、入力信号２５ａ・・・２５ｎのための゛重みづけし
たｖａｌＩとして（上述した正電流ＤＡＣ７０ａ・・・
７３ｎに代わって）正／負ＤＡＣ７０ａ・・・７３ｎを
用いる回路２１のような自己学習回路に関する回路の一
般化である。正／負ＤＡＣはしきｔ）値ＤＡＣ７４ａ・
・・７４ｎと組合わせされた正電流ＤＡＣ７０ａ・・・
７３ｎと同じ機能を達成プ°るように構成されることが
でき、正／負ＤＡＣ７０ａ・・・７３ｎはカウンタ６７
の負の値に対する負電流のみならず、カウンタ６７の正
の値に対する正のｆｆ流をも出力することができる装置
である。正／負ＤＡＣの回路は第６図に示される回路に
類似しているが同一でないことが１！察されよう。

正／負ＤＡＣ７０ａ　・　７３ｎ　／／１７Ａ図の回路
２１へ挿入された状態で、しきい１ｌＩＤＡｃ７４ａ・
・・７４ｎは要求されなくてもよい。前述したように、
ＤＡＣのカウンタ６７にストアされた２進数へピットを
加えることによって報われ、カウンタ６７にストアされ
た２進数を減算することによって処罰される。ＤＡ　Ｃ
７０ａ・・・７３ｎのうちの１つの電流出力は、もしも
特定のＤＡＣが罰せられるよりも多く報われていたなら
ば正であり（寸なわち、正味の正の２進数がカウンタ６
７に維持され）、ＤＡＣが報われるよりも多く罰せられ
たならば電流は角である（正味の負の数がカウンタ６７
にストアされる）。特定のＤＡＣからの正電流はｒＲｙ
ｒ！の投票器を刺激しようとしくすなわち、第３図の投
Ｍ器３２または第７Ａ図の適当な投票器７５ａ・・・７
５ｎ）％負の電流は関連の投票器が刺激を受けるのを抑
制しようとする。前述したように、処罰および報償は、
ＤＡＣのゲートＧ、への信号２５ａ・・・２５０によっ
て能動化されるとき出力活性信＠２６ａ・・・２６ｎの
“正しさ°′の関数としてバニッシュまたはりワードラ
イン７６ａ・・・７６ｎを駆動するコンピュータ９によ
って処理される。ＤＡＣ７０ａ・・・７３ｎとして用い
られる正／負のＤＡＣの、しきい１ｌＤＡｃ７４ａ　・
７４ｎ　１！：組合わせられる第６Ａ図および第６Ｂ図
のＤＡＣ６０のような正のＤＡＣより以上に密接して頭
脳のノイロンの応答を模倣する。しかしながら、正／負
ＤＡＣ方法は一般に正のみのＤＡＣ方法よりも実現する
のがはるかに高価である。これらはともに自己組織化回
路を作り出プ有効な方法である。

次の議論において、正／負のＤＡＣ（またはそれらの均
等物〉は自己組織化回路の種々のｔホ計の実現をＷＡ論
するために用いられよう。これは、しきい１ｉｌＤＡｃ
が正／負ＤＡＣを用いる成る回路になおも要求されるの
で簡易化したものとしてなされる。

コンピュータ９または他の成る外部ソースの動作シーケ
ンスが１ｌｆ１７Ｂ図に示されるフローチャートによっ
て要約されることができる。これに関しほとんどの自己
１１１織化回路２１に関連のコンピュータ９くまたは他
の外部ソース）が回路をティーチングするために用いら
れかつ回路の動作のために用いられないということに注
目されたい。他の成る外部ソース（たとえば、人間のオ
ペレータ）よりもむしろコンピュータ９の使用は単に便
宜上のものにすぎない。他の成る外部ソースでのティー
チングはコンピュータ９のティーチングと同一であるが
、おそらく速度が落ちる。この発明の革新は１ｐＪ７Ａ
図の回路２１のような自己１ｌｌｌ化回路の構造および
その回路がそれ自体を自己組織化する方法にあり、自己
組織化回路をティーチングする都合の良いかつ高速手段
にすぎないコンピュータ９の使用にあるのではない。

第７Ｂ図はコンピュータ９または他の外部ソースの第１
のタスクがセンサ１０に対し認識されるべきパターン１
１を与えることを示す。たとえば、人間のオペレータは
、セン９に関連の光学システムが先にＷｉｘｔａＬｚた
センサ出力にディジタル変動を生じるＪ：うに文字″″
Ａ　ｐｔを表ねづパターン１１を書込んでもよい。次に
、特定レベル回路２１の活性入力信号２５ａ・・・２５
ｎｔ３Ｊ：び出力信号２６ａ・・・２６ｎはフローチャ
ー１・の第２おにび第３ブロツクによって示されるよう
に読出される。゛レッスン′″Ｊ３ける次の動作は、も
しもこれが前のレッスンにおいてまだなされていなＧす
れば、活性出力信号２６ａ・・・２６ｎを学習されるべ
き特定のパターン１１に関連させまたは割当てることで
ある。

最後の２つの動作は４ｆｌ　Ａｌｌ　Ｉ３よび処罰に関
する。

もしも出力信号２６ａ・・・２６ｎが割当てられたバタ
ーンと一致すれば、入力および出力信号の両方に関連の
ＤＡＣ７０ａ・・・７３ｎはそれらのカウンタ６７にス
トアされた２進数の鉤を増大させることによって報いら
れる（図解のため、正／負のＤＡＣ７０ａ・・・７３ｎ
が考えられる）。出力信号２６ａ・・・２６ｎが割当て
られたパターン１１と一致しなければ、入力および出力
信号の両方に関連のＤＡＣ７０ａ・・・７３ｎはそれら
のカウンタ６７にストアされた２進数の値を減らすこと
によって罰せられる。これらの決定点の（＼ずれがで、
レッスンはりワードまたはバニッシュライン７６ａ・・
・７６ｎのいずれかを１〜リガすことによって正しいＤ
ＡＣのカウンタ６７にストアされた２進数を変更づるこ
とによって完成される。

第７Ａ図に示されるフローチャートおよび報酬／処罰手
順は自己組織死目ｖ８２１に関して有益な唯一の手順で
はなく、すぐ後で議論するように、いくつかの可能な手
順のうちの１つを表わし、他の手順はＤＡ　Ｃ７０ａ・
・・７４ｎのカウンタ６７を変化させる方法における簡
単な変化を表わし、使方なおも他のものはまたその回路
におけるわずかな変動を表わす。たとえば、回路２１の
ような自己組織化回路は次のような態様で変更されるカ
ウンタ６７を有し、刺激を受けた各出力２６ａ・・・２
６ｎは既に正の２進数を含むこれらのＤＡＣ７０ａ・・
・７３ｎの２進数を増大し、しかし既に負の２進数を含
むこれらのＤＡＣ７０ａ・・・７３ｎにおける２進和を
減少させる。リワードまたはバニッシュ信号に基づくこ
となく、この学腎方法は、初期抑制または興奮特性（マ
イナスまたはプラス２進数）がバニッシュおよびリワー
ド信号７６ａ・・・７６ｎを介して確立された後、特定
の出ノＪ２６ａ・・・２６ｎへの特定のパターン１１を
安定化させるのに有益である。この場合、２進数を変更
させるための方法のみが変えられ、回路自体は変えられ
ない。学習方法が変えられる他の方法は回路それ自体を
変更することによる。同じ効果が２進数を変更させるた
めの規則を修正することによって達成されることがしば
しばあり得るが、両方の方法は自己組織化回路をティー
チングするために有効である。以下の議論は回りバ自体
が自己組織化を改善するために変更されることができる
２、３の方法を考察している。

成る自己ｌｔｌ閘化回路は出力２６ａ・・・２６ｎが直
接２６８・・・２６１１でフィードバックされるのを要
求してもよい。神経回路に門して前述したように、これ
らのフィードバック信号は種々のパターンを区別する助
けになる。たとえば、大文字“八″を特定する出力信号
は大文字４１　Ｖ　＃ｌを認識する際に要求されてもよ
い。ＩＩ　Ａ　ｌｔパターンはＶ”パターンのコンポー
ネントのいくつかを有するが、パターンは同時に両方た
り袴ない。このように゛′Ａ″Ａ″ンの特徴はそれがＶ
”でないということであり、４４　Ｖ　ｔ＋パターンの
特徴は、それがＡ″でないということである。もしもパ
ターン“Ａ″を表わす出力信号が信号２６ａであれば、
その信号が回路２１の入力４ｒｊ丹２５ａ・・・２５ｎ
の入力とし１用いられるとき、それは、正／負のＤＡＣ
７０ａ・・・７３ｎが電流入力を投票器７５ａ・・・７
５ｎへ与えるために用いられる場合に負の重みづけをし
た効果を有する傾向がある。学習が進むと、認識された
（正しいパターン゛ｌ　Ａ　ＰＩはパターン゛Ｖ′。

出力が生じるのを抑制する動きをする、なぜならばコン
ピュータ９は、パターン“Ｖ　ＩＩのための信号がパタ
ーン゛Ａ　ｕのための信号を同時に生じたならば入力信
号を罰する（すなわち、適当なりＡＣ７Ｑ　ａ・・・７
３ｎに関連のカウンタ６７へ負の２進数を加える）。

代替的に、コンピュータ９は回路２１のような成る自己
組織化回路においてはコンピュータ９がパターン゛Ａ　
”出力信号２６ａと同一であると見なしたもの（たとえ
ば、７０ａ・・・７０ｎ）のためのすべてのＤＡＣ７０
ａ・・・７３０を罰する。その効果は同じであり、信号
２６ａ・・・２６ｎのただ１つだけが任意の特定のｆｌ
ｉ！サイクルの間に刺激を受ける傾向にある。

さらに他の自己組織化回路２１において、入力信号２５
ａ・・・２５ｎ自体は打瀦されるように要求されてもＪ
：い。たどえば、文字１゛０”のためのパターンを認識
する際に、重飲なＳ！阜は対角線、水平線または垂直線
のような任意の血栓がない。このように、゛垂直でない
″または゛１水平でない”を表わす活性信号は゛垂直″
または゛水平″を表わず信号と同じように認識タスクに
おいて有益である。Ｎｏ王倍信号信号２５ａ・・・また
は２６ａ・・・の単純な変換であり、第４Ａ図に示すよ
うなインバータによって表わされることができる。イン
バータは活性信号を不活性信号に変換しまたはその逆の
変換を行なう。この種類の打消しを必要とする回路２１
のような自己組織化回路は入力２５および２６（第２図
）の各々および次のより高度なレベル回路の間に接続さ
れるインバータ４３を有する。たとえば、“垂直”コン
ポーネントを表わす信号は入力２５ａ・・・２６ｎとし
て直接にかつまたインバータ４３を介して伝送され、次
いで゛垂直でない″を表わした出ツノ２５ａ・・・２５
ｎどして回路２１へ伝送される。生物において、この打
消し機能はノイ日ンが刺激を受けるのを禁止することが
できご化学的ゲートによって達成される。おそらく、１
個のノイロンからの入力信号は観音および抑制シナプス
の両方として他のノイロンへ伝達され、一方または他方
のシナプスは“罰せられ″かつしたがってノイロン°゛
投票”についてはほとんど影響しない。

上述の１論は回路２１のような自己組織化回路の動作の
学習モードを取扱っている。認識モードは、自己組織化
回路２１ａ・・・２Ｉｎがコンピュータ９によってセン
サ１０への異なる入カバターン１１の数多くの学習の試
みを通じて教えられた後に生じる。出力信号２６はパタ
ーン１１を認識する際の最初のステップであってもよく
、または回Ｖ８２１　Ｂ・・・２１Ｎのような他のより
高いレベル回路のより複雑なパターンに対する中間の段
階であってもよい。一般に、学習は最も低いレベルで始
まり、そのため対角線または曲線のようなコンポーネン
トは、より高いレベルでの文字またはワードの前に学習
される。同様な態様で子供達は読むことを学び、彼等が
まず文字を認識する前にはほとんど苗葉を認識しない。

事実、１！書１害または゛特定言語無機能゛′のような
成る学習無能力は、ノイロンのより烏いレベルがより下
位のレベルが適当に学習される前に学習されるので、少
なくとも部分的に生じるものと考えられる。神経接続は
うまく組織化されず、したがってより高位のレベルで乏
しいパターン認識しか行なわない。

これまでに議論した学習モードは認識モードが時間的に
分離されていた。まず、学習が行なわれ、次いで、その
後、教えられた回路２１Ａ・・・がパターンを認識する
ことができる。しかしながら、学習の間に、教えられる
回路もまた接続部２６ａ・・・２６ｎの出力信号によっ
てそれが認識を信号で知らせるパターンをＷｇ識してい
る。したがって、外部ソースまたはコンピュータ９によ
る認識およびティーチングは実際に同時に生じており、
学習モードおよびＷｇＷＡモードは、もしもコンピュー
タ９が信号２６ａ・・・２６ｎを介してその応答の°正
しさ゛に従って回路２１のような回路を処罰しまたは報
いるようにされれば同特に行なわれることができる。

理想的には、より高位のレベルで行なわれるパターン認
識はより下位のレベルで学習プロセスに影響を与えるべ
きである。たとえば、正／負のＤＡＣ方法が左対角線、
右対角線、水平線などのような文字のコンポーネントを
認識するため第２図のレベル１回路２１Ａに用いられる
ものと考える。

また、レベル２自己組織化回路２１Ｂにおいて、同じ方
法がレベル１回路２１の出力に基づいて文字のパターン
を認識するために用いられているものどする。第１の回
路２１Ａによってパターン１１を認識する際に、バニッ
シュまたはりワード信号７６　ａ・・・７６ｎは対角線
、水平線などのコンポーネントパターンに関連する出力
信号２６ａ・・・２５　ｎを識別するために先に説明し
たようなりＡＣ７０ａ・・・７３ｎの２進数を変更する
。しかしながら、成る自己組織化回路１（第１図）にお
いて、第１の回路２１Ａによるコンポーネントパターン
１１の学習はまた、第２レベル回路２１Ｂによって文字
のパターンの学習と同時に行なわれてもよい。

電子回路においての機能を達成するために、パニッシュ
またはりワード信号（第１図の信号５および６）が、第
７Ａ図にお番プる別のバニツシューリワード接＠７６ａ
・・・７６ｎによるよりもむしろすべてのＤＡＣ７０ａ
・・・７３ｎへ同時に伝送されることができる。この代
替の回路において、現存するバニッシュ／′リヮード信
号７６ａ・・・７６ｎは出ノｊ信号２６ａ・・・２６ｎ
へ直接接続される（すなワチ、２６ａは７６ａへ接続サ
レ、２６ｂは７６ｂに接続されるなどである）。さらに
、各ＤＡＣ７０ａ・・・７３ｎはコンピュータ９がらの
゛全般的な″バニツシューリワード信＠５および６を出
力信号２６ａ・・・２６ｎど結合してＤＡＣ７０ａ・・
・７３ｎのそれぞれのカウンタ６７にストアされた２進
数を変更する。その組合わせを行なう１つの簡単な方法
では、パ全般的な”バニッシュ／リヮード信号５および
６ならびに出ツノ信号２６ａ・・・２６ｎの簡単なＡＮ
Ｄ組合わせ（両入力は信号を１ワるためにある）が用い
られて２進数を変更する。

動作において、正しく認識されたパターン１１（コンピ
ュータ９によってセンサ１ｏへ与えられる）によってコ
ンピュータはりワード信号５を自己組織化回路１へ伝送
する。ＡＮＤ組合わせにおいて刺激出力信号２６ａ・・
・２６ｎと組合わせられたりワード信号５（第１図）は
２進数をＤＡＣ７０ａ・・・７３ｎのカウンタ６７へ加
え、ＡＮＤ組合わせにおける刺激出力信号２６ａ・・・
２６ｎ　（第７Ａ図）ど組合わせられたバニッシュ信号
６（第１図）は２進数をカウンタ６７から減算する。前
に説明したように、ＤＡＣへの″“イネーブル”信号６
４Ｃは人力信号２５ａ・・・２５０を介してＤＡＣ７０
ａ・・・７３ｎへ伝送される。

この例では、回１１２１　Ｂによる゛文字′°パターン
の学習は、学習が正しいか間違っていたかに従ってバニ
ッシュ信号６およびリワード信号５により行なわれる。

これらの同じバニッシュおよびリワード信号もまた回路
２１Ａへ伝送されるので、学習はまたこの回路について
行なわれ、２進数が正しい答または間違った答に応答し
て変えられる。

したがって、第１回路２１Ａの゛対角線′°コンボーネ
ン］・信号は、正しい文字ｊｌ　Ａ　１１パターンが回
路２１Ｂによって認識さＩするように手助けとなれば、
報いられる。一般に、正しい答に寄与する回路１（第１
図）の任意のＤＡＣは報いられ、間違った答に寄与する
ＤＡＣがＷｒＪｔ！′られる。

生物においては、本件発明者はそのような機構は少なく
とも成る学習に応答しをると肖えている。

痛みによって付勢されるノイロン伝達器はすべてのソイ
０ンヘ伝達されたバニッシュ信号であり、裏びによって
付勢されるノイロン伝達器はりワード信号である。痛い
経験に関係するクイ０ンは含まれるシナプスによる影響
が少なくなり、喜びの経験に関係するノイロンはそれら
の■常シナプスを高める。

゛°全般的な”バニッシュ／リヮード信丹６および５（
第１図）を有する成る回路はより低いレベル回路（たと
えば、前の例に用いられるレベル回路２１Ａ）による経
験を学習するための必要性を除去することができる。問
題は“ネ：ミング°′に閣するものであり、名前の付け
られたまたは知られたパターンに特定の出力２６ａ・・
・２，６ｎをＩＱ達さＵる。これまでに議論した回路２
１Ａ・・・に対し、すべての出力２（３ａ・・・２６ｎ
は学習する前に知られまたは識別される。たとえば、出
力２６ａが左対角線に対しパターン１１と関連すれば、
バニッシュ／′リワード接Ｖｃ７６　ａはコンピュータ
′１によって用いられて、左対角線パターン１１に対す
る信＠２６ａ応答の正しさに従って正しいバニッシュ／
リワード信号を伝達する。センＩＪ−１０に対して示さ
れた各パターン１１は特定の出力２６ａ・・・２６ｎに
関連し、これらの関係を形成するのは゛ネーミングの過
程である。

成る出力のネーミングが全く重要である間は、他の出力
に対して重要ではない。たとえば、そのタスクが光学的
にハントライティングを読むことである回路１（第１図
）はどの文字パターン１１がどの文字に関連したかに非
常に関係するが、左対角線、垂直線また水平線のような
コンポーネントに関連する出力２６ａ・・・２６ｎは全
く重要ではない。これらのような状況に対しては、ネー
ミングプロセスはう〉゛ダムに行なわれることができる
。

ランダムネーミングを達成プる１つの方法はＤＡＣ７０
ａ−７３ｎ＜第７Ａ図）のカウンタ６７を小さな、しか
しランダムな２進数で学習前にロードすることである。

初期レッスンの間に、すべての出力はそれらのＤＡ　Ｃ
７０ａ・・・７３０にスｉ・アされた乱数のね和の符号
（正または負）にのみ基づいて刺激を受けるかまたは刺
激を受けない。刺激を受けたこれらの出力２６ａ・・・
２６ｎは入力２５ａ−２５ｎを有したＤＡＣ７０ａ・　
７３ｎのカウンタから２進数を加搾または減稗すること
によって報いられまたは罰せられ、リワードおよびバニ
ッシュ信号はレベル回路２１Ａ・・・２１Ｎのより高い
レベル出力２６ａ・・・２６０の正しさに基づく。

成る回路２１Ａ・・・２１Ｎは、先に議論したように、
出力から入力へ信号をフィードバックする必要があり、
それによって関心あるレベル回路の出力２６ａ・・・２
６ｎの１つだけが刺激を受けたということを確実にする
。

学習が進むと、成る出力化＠２６ａ・・・２６ｎは中間
コンポーネントにＷＡ連するようになる。正確にどれが
それであるのかは重要ではない、なぜならばこれらの中
間出力２６ａ・・・２６ｎは次のより高度のレベル回路
へ伝送されるからである。たとえば、レベル１回路Ａは
、その出力２６ａ・・・２６０がレベル２回路２１１）
にある文字の対角線、水平などのようなコンポーネント
を表わした出力２６ａ・・・２６ｎを有ずべきであれば
、第１回路２１ＡのＤＡＣ７０ａ・・・７３ｎは小さな
ランダムな２進数でロードされよう、第１回路２１Ａの
入力信号２５ａ・・・２５ｎはセンサ１０から来るが、
ブリブロセザ回路２０によって処理される。これらの入
力２５ａ−２５ｎは第７Ａ図のＤＡＣ７０ａ−・・７３
１１の成る列、たとえばＤＡＣの最初の３列を駆動する
。それらのカウンタ６７におけるランダムな数に基づき
、ＤＡＣ７０Ａ・・・７３ｎのいくつかは投票器が刺激
を受けるようにさせるために投票器７５ａ１・・・７５
ｎへ充分な電流を出りする。

この点で、レベル２回路２１ｂの出力信号２６ａ・−２
６ｎが正しかったならば、コンピュータ９はリワード信
号５を回路２１ａへ送りかつまた回路２１ｂに送り、こ
れによってＤＡＣ７０ａ・・・７３ｎ　（活性信号２６
ａ・・・２６ｎおよび活性信号２６ａ・・・２６ｎおよ
び活性入力信号２５ａ・・・２５ｎに関連する）はそれ
らのカウンタ６７の２進数が増分され、もしも信号が誤
りであれば、カウンタ６７は減分される。特に、第１回
路２１ＡのＤＡＣ７０ａ・・・７３０は増分または減分
される。ブロック体の種々のパターン１１に対し益々レ
ッスンが行なわれるに従って、成る中間コンポーネント
はレベル１回路２１Ａの特定出力２６ａ・・・２６０に
開運するようになる。しかしながら、どの出力がどの中
間コンボーネンＩ・パターン１１に関連するようになる
かは学習が始まる餉に、演緯的には知られない。したが
って、出力２６ａは対角線と関連し、水平線と関連しま
たはランダムに約粋に他のコンポーネントパターン１１
と関連するようになるかもしれず、″“ネーミング″は
必ずしも必要ではない。

超小型回路の製作に用いられる共通技術と比較する回路
２１の実現を前室するのに有益であろう。

１迄技術が進歩してきているので、益々回路はチップ、
ずなわらシリコンの小さな薄いスライスにパックされる
ことができる。これらの回路の各々は必ず完全なもので
なければならず、あらゆるコンポーネントは予め定めら
れた！２！！様で働かなければならずさもないと全体の
チップは捨てられなければならない。成る大きな回路で
は、チップの１０％のみが多分あるゆる点において優れ
ている。

他の９０％は捨てられなければならない。゛歩留りパと
呼ばれるこのパーセンテージはワンデツプ上へ製作者が
より多くの回路をバックしようとするに従って少なくな
る。非常に大ぎな回路を有するチップの場合には、余分
な回路（づなわち、冗長サブ回路）がデツプへ加えられ
て、チップ上の接続を切断することによって役で゛継ぎ
当てられ”、したがってさもなＧプれば全体回路を不良
にするであろう不完全なザブ回路を置換える。

この状況は生体の遺伝子応答に似てないことはない。生
物の細胞の遺伝子情報の全量が増えるに従って（遺伝子
が示した生物はより複雑となるに従って）各細胞の遺伝
子に何の不完全さもない可能性が減少される。要するに
、自然が遺伝子情報より多くのピッｉ・を１つの細胞ヘ
パツクしようとづると、“°歩留り″が低下する。歩留
りを改善するために、ちょうどマイクロエレクトロニク
スチップが構成された構成る程度まで修復され１ｑるの
と同じように、遺伝子の成る行動的な損傷を修復し得る
成る酵素分子が開発された（”Ｔｈｅ　　Ｄｒａｇｏｎ
ｓ　　ｏｆ　　Ｅｄｅｎ　”　第２６頁、　Ｃ，３ａｇ
ａｎを参照されたい）。

遺伝子における情報の」−ディングに関連する″゛正確
レプリカ゛′形式で情報をストアすることは、情報総員
が１０１！Ｊビツトを少し越えると非常にむつかしくな
った。自然はわずかな不完全さにはそれほど敏感ではな
かった情報をス１−アするより良い方法を、すなわち自
己１１織化神経回路を有していた。その基本的な構造は
、１個のノイロンにエラーが生じると他のノイロンがそ
れに代わって引き継ぐような翁造であり、冗長性は黴頭
ｍ尾固有のものである。も（）もノイロンが例つき、そ
のため正しい情報をもはや伝達することができなＧノれ
ば、他のノイロンが同じ１能的な出力を与えるた自己組
織化する。各回路の情報はもはや正確である必９野はな
く、ノイロンは、任意の特定のノイロンの出力が（まと
んどｍ要性を有１）ないような統計的な方法で他のノイ
ロンに応答する。この融通性に対し′（″は代価が払わ
れ、自己組織化は各々のかつすべての生物によってなさ
れなければならず、１ｔｌｆ　Ｉ入子がそうであるよう
に１゛予めプログラム”されていない。自己組織化は長
い時間を要する。

人間や伯の哺乳動物のような高Ｉ！！な生物は自給でき
るのに数ケｎないし数年の学習を要する。１）かし、で
の代価はそれだけのｌｉ！１ｉ（ｉ！Ｉがあり、人間の
遺伝子にストアされるよりも数千倍Ｊメ上の情報が人間
の頭脳に記…されることができる。

超小型回路構成に関し、°゛歩留の制約゛を緩めること
１Ｊ１より複雑な回路が各々が完全なものであるという
ことを要求することなく構成されることができるという
ことを意味する。たとえば、マスキング技術は、１０な
いし２０以上のマスクが互いに重ねられるので、歩留り
が実質的に減少されるようなものである。ぺ〕７△図の
回路２１のような自己組織化回路では、より多くの層が
歩留りをほとＩνど減少することなく互いにｌｌ！され
ることができる。誤動作する投票器７５ａ・・・７５ｎ
は、テイーチツクコンピュータ９が、１話ｒ器は学習に
応答していないということを発見づると、その学習モー
ドの間にｆｉｌｔの投票器で置換えられることがてきる
。ＤＡＣのような非機能サブ回路に関わらず正しい出力
を与えるために、ＤＡＣ７０ａ・・・１３ｎでも、他の
経路がそれら自身をより重く重みづｔＪするので省略さ
れない。

先に、第２図のプリブロセ勺回路２０について、正しい
情＠２５をレベル１回路２１△へ入力することについて
ｉ？！諭した。自己＠種化回路２１Ａ・・・２１Ｎが実
際にセン９１０から行入力データ信号２についていかに
（１なうかを理解するために、特定化された応用に苅し
１２０の記号の付いたブリプロセザ回路の一例を第８図
を参照してｌ論する。

用いられる特定の応用は、人間の目の網膜の最初の２．
３の層の機能を行なう光ギ゛センサ１０のア１ノイであ
る。他の実施例は、会話バク−〕／のＬ２１１または知
覚（りｔ３わら、接鳥上）パターンの認識のような他の
特定の応用に対し−（’　ｔＪ、他のフリプロセ１）回
路２０をノｚλる。以下にｊｔｌｌ論する回Ｆ８１２０
はセン９１０おにび自己組織化レベル回路２°１に門し
でそのようスフ１つの前処理回路がいかに）゛［動する
かを示す−ためのものである。

第８図に示すように、光学ブリプロｌ！ＩＹ回路１２０
は光学セン４ノビクセル１２３のアレイ゛１２２からの
入力１２１を受ける。ビクレルアレイ１２２からの各信
号］２１は別々の各ピクレルエレメント１２３へ接続さ
れる。ビクセルニレメン１−１２３は、１；とλば、各
レノ４月こ突き当たる光の積に電圧出力１８号１２１が
関連づる光電セン号であってもよい。ティー１ングまた
は０識パ６（−ン゛１１は、アレーＣ１２２上に、所望
のパターン１１の影を光学的に落とすことによつＣビタ
はル′１２３へ導入されることができる。アしＩイ１２
２から電圧出力信号１２１を得るために用いられる実際
の方法は、特に関係がなく、関係があるのは、第１図お
よび第２図の回路１によって認識される所望の幾何学的
パターン１１は数多くのセンサ入力へ区分分りされ、そ
れらの各々はパターンの一部を表わ覆。ビクセル１２３
は第８図に示された正方形アレイである必要はない。そ
れらは放射状であってもまたはランダムであってもよく
、面積検知センサである必要はなく（それらはたとえば
図示の正方形ビクセル１２３の端縁を交差するパターン
１１を検知する）、かつそれらは光学人力センサである
必要もない（エンボスパターン１１によって付勢される
スイッチ１２３のアレイが適当である）。しかしながら
、各ビクセル１２３は、付勢されると、入力信号１２１
によって表わされる。

通常、入力信＠１２１は２進であり、それらが活性であ
るかそうでないかである。用いられるセンりの形式によ
って、アナログ電圧は、アナログ信号が成る電圧しきい
値よりも大き°いときに２進１へ変換される。プリプロ
セサ回路１２０への入力信＠１２１は直接入力バス１２
４．へ接続し、そのザブ回路１２５ａ　、１２５ｂ　、
１２５ｃ　・・・１２５ｎからなる種々のプリプロセサ
サブ回路に対して利用できる。回路１２５ａ・・・１２
５ｎのタスクは、行センサデータ１２１を、接続部２５
を介し回路２１ａによる処理に適した有益な出力情報に
変換することである。原始的回路１２５ａ・・・１２５
ｎの各々のタスクは異なる゛特徴″またはサブコンポー
ネントを表わし、光学パターン１１に対しては、その特
徴は垂直ライン、水平ライン、左に面している対角線ま
たは右に面している対角線のようなパターンであっても
よい。回路１２５ａ・・・１２５ｎはプリプロセサ回路
１２０の部分である、なぜならばその情報は半画が行な
われる前にまず処理されるからであり、回路１２５ａ・
・・１２５ｎは第２図の回路２１Ａ・・・のような学習
能ノ］を有しない。

このように、たとえば、回路１２５ａのタスクは先に説
明したようなビクセルアレイ１２２上へ光学的にマスク
された短い水平ラインを検出することである。水平、！
！！直または対角線のようなラインを検出する成る方法
は、ビクセルニレメン１−１２３の最も近い隣接ルール
″を用いることＣある。任意の特定のビクセルが活性出
力を有し、その最も近い近隣が水平にまた活性出力を有
せば、活性信号は回路１２５ａの接続部２５のうちの１
つに現われる。

第９図は、アレイ１２２のビクセル１２３間に多数の“
最も近い近隣″相互作用を作り出す水平ラインの特別の
場合に対する標準的な電子コンポーネントでこれがいか
に達成されることができるかを示す。第９図において１
３０ａ・・・１３０ｎで示されるビクセルは、２個の隣
接ビクセルの各組がプリプロセササブ回路１２５ａのリ
ブ回路１３６ａ−１３６ｎのＡＮＤゲート１３４　ａ　
・１３４ｎへ接続されるように接続される。この例では
、ビクセル１３０ａｅよび１３０ｂはともにＡＮＤグー
１〜１３４８へ接続され、ビクセル１３０ｂおよび１３
０ｃはともにＡＮＤゲート１３４ｂへ接続される。ビク
セル１３ｏａ・・・１３．Ｏｎの各行はＡＮＤゲート１
３４ａ・・・１３４ｎの別のサブ回路１３６ａ・・・１
３６ｎへ接続される。第９図において、ビクセル１３０
ａ　、　１３０ｂ　、　１３０ｃ　・・・の上の行はグ
ー１−９フ回路１３６ａへ接続され、上の行の次はゲー
トサブ回路１３６ｂ（図示せず）へ接続され、かつ最後
のビクセルの下の行はゲートサブ回路１３６ｎのＡＮＤ
ゲーグーへ接続される。

すべての場合において、互いに水平に隣接する２個のビ
クセル１３０ａ・・・１３０ｎはＡＮＤゲート１３４ａ
・・・１３４ｎへ接続される。たとえば、ビクセル１３
０ｂから接続されるライン１４２ｂはＡＮＤゲート１３
４ａおよび１３４ｂの両方へルート指定される。このよ
うに、ビクセル１３０ｂからの情報はビクセル１３０ａ
および１３０ｃ（これらのビクセルはその各々の側にあ
る）からの情報と組合わせられてそれぞれ接続部１４１
ａおよび１４２ｂで出力を与える。

第９図のプリプロセササブ回路’１２５ａの目的は２−
ビクセル水平ラインを識別することである。

ビクセル１３０ｂおよび１３０ｃのような２個の水平に
隣接するビクセルはともに出力を有せば、出力接続部１
４１ｂもまた出力を有する。同様に、任意の他の水平に
延びる２個の隣接ピクセルもまた接続部１４１ａ・・・
１４１ｎで出力を与える。しかしながら、水平に隣接す
るビクセルのみが活性用ツノを与える。な「ならばＡＮ
Ｄゲートは舊べての入力が活性な場合のみ活性出力を与
えるからである。たとえば、ビクセル１３０ａおよび１
３０Ｃが活性であれば（これらのビク［ル上に課せられ
る光学パターン１１を表わす）、接続部１４１ａ・・・
１４１ｎはこれらの２個のビクセルが水平に隣接してい
ないため不活性のままである。接続部１４１ａ・・・１
４２ｎで利用可能な情報は学習回路２１Ａに対してはる
かに有益である、なぜならばビクセル出力の構成の多く
は何らかの学習に先立ちブリプロセサ回路１２０によっ
て達成されるからである。たとえば、１４１ａ・・・１
４１ｎの任意の出力は、２−ビクセル長の水平ラインは
、存在のみならず場所に関しても既に識別されているこ
とを意味しくすなわち、接続部１４１ａの出力は２−ピ
クセル水平ラインがピクセルアレイの左上で識別される
ことを意味し）、他方、接続部１４ｉ　ｎの出力は１つ
がアレイの右下で識別されることを意味し出力接続部１
４１ａ・・・１４１０が出力電圧を有覆る位置または場
所が決定される。

もちろん、第８図の回路１２５ａは隣接する水平ビクセ
ルのみを考えている。他のプリプＯセササブ回路１２５
ａ・・・（以降では、符号１２５は一般にブリプロセサ
回路１２０の任意のブリプロセサＩナブ回路を示す）は
単に並んでいるものよりもより隣接しているビクセルと
ともにＡＮＤゲーグー処理することによってビクセルに
よって見られるより長いラインを識別する。たとえば行
における３個のビクセルの各セットは１個のＡＮＤゲー
トへ接続されて、第１０Ａ図に示すように、３−ビクセ
ル長の水平ラインを識別する。、１行に３個の組合わせ
を形成するビクセルはすべて同じＡＮＤゲートに接続さ
れ、ビクセル１５０ａ　、　１５０ｂおよび１５０Ｃが
すべてＡＮＤゲート１２５ａへ接続され、これらのビク
セルを出力するＪ：うにさせる任意のパターン１１は１
５１ａの符号の付いた接続部での出力にＪ、って３−ビ
クセル長の水平ラインを識別する。づべての３個のビク
セル（２個でもなく１個でもない）が出力を有１ｊ−る
場合にのみ出力が生じる。同様に、他のブリプロセサ回
路１２５は各へＮＯゲートへ接続されたより隣接したビ
クセルを含むことによって簡単に任意の長さの水平ライ
ンを識別し位置決めづることができる。学習回路２１Δ
は多分、最も簡単に適当なパターンを学習するためそれ
に対して利用できるすべての入力（これらは１行中の２
．３．４またそれ以上のビクセルを示す）を右すること
が注目されよう。

ブリプロセサ回路１２０がラインの長さを知らせ゛るこ
とができる他の方法はより短いライン長回路の出力を平
行処理づることによる。第１０Ｂ図に示されるＪ：うに
、４−ピクセル長の水平ラインは２−ピクセル長の水平
ラインの出力を組合わせることによって識別されかつ位
置決めされることができる。１５３ａ・・・で示、され
るビクセルの各々は第９図に関して前に議論したような
隣接対におけるＡＮＤゲート１５４ａ・・・へ接続され
る。しかしながら、第１０８図では、ＡＮＤゲート１５
４ａ・・・自体は「ｎ接対でＡＮＤグー１〜１５５８・
・・へ接続されるっこのように、接続部１５７は、任意
の隣接対のビクセルが付勢されれば出力はりを有し、接
続部１５６は任意対のビクセル対１５３ａ・・・が付勢
さされば出力を有し、接続部１５６は付勢される行に、
１３りる汗なの・１つのビクセルを示プ。このプロヒス
は拡大されることができ（たどえば、出力１５０の対を
組合わせることによって、１行における８個の付勢され
たビクセルが識別されることができる）、または（第１
０Ａ図に関して議論したように）１行における３Ｎの付
勢されたビクセルのグループの識別で先に説明したプロ
セスと組合わせられることができる。これらの技術を通
じて、出ツノ接続は１行に、おける付勢されたビクセル
の任意所望の数、すなわちちょうど説明したような２．
３または４のＪ：うな数、しかし４以上であってもよい
が、これらの数を識別するために用いられることができ
る。

これまでにブリプロ１２す°回路は成るビクセル長の水
平う・ｆンを識別づることに関してのみ説明しできた。

一般に、ビクセルは任意の方向、すなわち水平のみなら
ず対角線方向、および垂直方向にもあり得る。種々のピ
クしル長の対角線は、水平線上の隣接ビクセルが第９図
のＡＮＤグーニー１３４ａ−・・ｉ　３４　ｎへ接続さ
れるのと同じ態様で対角線上の隣接ビクセルがＡＮＤゲ
ートへ接続されることを必要とする。１行の２よりも長
い長さが第１０Ａ図および第１０Ｂ図の水平線に対して
議論されたように達成される。

他の特徴もまた可能である。付勢されている小さなＭ！
或におりるいくつかのピクｔ？）しによって交差点が時
々特徴づけられ、たとえば、正方形に構成される４個の
ビクセルのグループである。これらは第１０Ｃ図に示さ
れるような隣接する水平対のＡＮＤ１１合わせによって
識別されることができる。ビクセル１５８ａ・・・１５
８ｎは、付勢されると、（第９図において前に示したよ
うに＞　ＡＮＤゲーグー１６０ａの使用を通じて隣接す
る水平ビクセルを識別Ｊる。同様に、ビクセル１５９ａ
・・・１５９１１がＡＮＤゲーグー１６０ｂを介し隣接
する行にお４Ｊる隣接する水平ビクセルを識別する。成
る行にＬ１５１）るイ］勢されたビクセル対と、他の行
にお【プる付勢されたビクセル対の両方の組合わせは、
上または下で、ＡＮＤゲート１６１ａ・・・からの出力
信号を生じ、この出力信号は接続部１６３ａ・・・を介
して自己組織化回路に対して利用できるようにされる。

たとえば、１１１Ｍの交差点が同時に付勢されている゛
正方形″のパターンにおける４個のビクセルによって識
別されるべきであれば、出力は接続部１６３ａ・・・に
生ずべきである。特に″゛正方形″パターンが第１０Ｃ
図の第１の行のビクセル１５８ｂ、１５８Ｃかつまた第
２の行のビクセル１５９ｂ、１５９Ｃから構成されるよ
うにする。

ＡＮＤゲーグー　１６４　ａおよび１６４ｂはピクセル
対１５８ｂおよび１５８Ｃならびにビクセル対１５９ｂ
および１５９Ｃからそれぞれ同時信号によって付勢され
る。さらに、ＡＮＤゲート１６１ｂが刺激を受番プる、
なぜならばＡＮＤゲートはＡＮＤゲーグー　１６４　ａ
および１６４ｂの両方からの同時入力に応答するからで
ある。ＡＮＤゲーグー１６１ｂの出力は接続部１６３Ｂ
の自己ｌ１ｒｉ化回路２１Ａに対して利用可能である。

１個の隣接対のビクセルの組合わせもまた接続部１６２
ａで利用できるということが？ｌＩ！察されよう。

回路１２０のようなブリプロセサ回路は、異なる方向に
おける付勢されたビクセルの異なる長さが自己組織化回
路２１Ａにおいて用いるためにどのようにして正しく識
別されることができるかを示す。しかしながら、これら
の識別は２個の特Ｉ！　。

すなわち長さおよび場所を特定する。成る場合には、よ
り有益な情報が、長さのみが特定され場所が特定されな
い場合自己組織化回路２１Ａへ伝えられることができる
。たとえば、（ビクセルアレイを付勢するためにパター
ン１１として用いられる）ブロック体アルファベットの
いくつかの文字１よ、それが配置されている場所に加え
て成る特徴が存在するかどうかを簡単に検出することに
よってより容易識別されることができる。ビクセルアレ
イが“Ｅ　ＩＩまたはＦ″のいずれかを表わ１幾何学的
パターン１１によって付勢されれば、水平線の有無が重
要である。他のブリプロセササブ回路１２５は自己組織
化回路２１Ａへ送られた特徴の存在（成る場合には数）
を検出することができる。

第１図にはそのような可能な回路が示される。

第１０Ａ図を参照して説明したような回路からのＡＮＤ
ゲート出力は第１１図においてＯＲゲートへの入力とし
で用いられる。ＯＲゲートは任意の入力がある場合に付
勢されるように機能する。第１１図において、３個のビ
クセル長であるビクセル１７０ａ・・・の任意の水平の
組はＡＮＤグー１−１７１ａ・・・を付勢する。ＯＲゲ
ート１７３はＡＮＤグー１〜１７１８の任意のものが付
勢されると付勢される。ＯＲゲート１７３の出力は、３
の長さのビクセルアレイがビクセルの行のほかに存在し
ていることを示すために接続部１７４を介して自己組織
化回路２１Ａへ利用できる。より複雑なＯＲグーｔ・は
アレイの左半分の対角線のどこが、またはアレイの２−
長さの水平線のどこかまたはアレーイの中心近くの交差
点のような他の特徴を識別してもよい。グー１〜１７３
のようなＯＲゲートからの出力は重要ではない、なぜな
らはそれらはＡＮＤケー１−（たとえばゲート１７１・
・・）出力はど特定の場所ではないからである。結局、
子供は文字゛△″がページのどこに配置されていてもそ
の文字１１　Ａ　Ｉ＋を認識することができ、それは、
文字、すなわち、左に面している対角線に接続された水
平面へ接続される右に面している対角線を識別する°“
関連パである。ＯＲゲート出力は互いに関して種々の原
始的なコンポーネントの一般的な場所を確立することに
よってこの関連を識別することができる。

ＯＲグー１−はまた異なるパターンの゛′寸法”依存性
を減らずために用いられることができる。ブロック体の
文字ＩＩ　Ａ　ｎはその大きさに関係なく認識されるべ
きであり、大きな大文字“Ａ゛′は小さな大文字゛Ａ′
′として容易に識別されるべきである。もちろん、ピク
セルアレイの寸法の制限はあるが、それらの範囲内では
大きさは主たる影響ではない。パ関連”が一旦ＯＲグー
１〜出力（上述した）によって決定されると、各ザブ特
徴の司法ファクタが除去される。たｌえは、人文字ＩＩ
　Ａ　１１はレスビ、りなわら、右対角線とその隣りの
左対角線があり、水平線によって分離されるそれらの上
端に交差点を有することにＪζっで認識されることにな
る。１法を決めるような技術は現在のイメージ処理方法
では伯通でδ５す、これらの方法はまた前処理のために
用いられ、前処理の正確な性質は自己組織化回路のタス
クを簡略化するという点においてのみ重要である。

回路１２０のようなスタディツクなブリプロセサ回路は
説明されてきており、他の変形は時間変化づ−るまたは
ダイナミックプリプロセサ回路である。時間変化するブ
リプロセサ回路２０は時間変化している入カバターン１
１（第１図）を有するものである。マイクロホンへ入れ
た人間のＡペレータからの会話パターンを認識するため
に設計された自己組織化回路１が一例である。セン１す
１０は帯域通過フィルタへ接続されたマｆりロホンであ
り、でのため第１図の自己組織化回路１への入力信号２
は入力会話パターンがフィルタ周波数帯域の１またはそ
れ以上の周波数内容を有するかどうかを特定づるディジ
タル信号である（　３　ｃｔｅｎｔｌｆｉｃ　　Ａ　ｍ
ｅｒｉｃａｎ　、　　”　３　ｐｅａｃｈ　　Ｒｅｃｏ
ｇｎｉｔｌｏｎＦ３Ｖ　　Ｃｏｍｐｕｔｅｒ”１９８１
年４月を参照されたい）。

第１８図は入力会話パターン１１を、ブリプロセサ回路
２０（第２図）への入力に適したディジタル信号に変換
する簡単な回路を示す。音源（たとえば人間、その人の
会話パターンによ〕て、マイクロホン２７０はアナログ
電気信号を接続部２７３を介して、いくつかの帯域通過
フィルタ２７０ａ・・・２７０ｎの各々へ送る）。会話
パターン１１が帯域通過フィルタ２７０ａ・・・２７Ｏ
ｎの通過帯域周波数に対応する周波数内容を有せば、そ
の周波数でのアナログ電気信号がローパスフィルタ２７
４ａ・・・２７４ｎへ伝送される。ローパスフィルタ２
７４ａ・・・は整流、積分および減衰機能を含み、その
ためフィルタの出力電気信号はその特定の周波数での周
波数内容の有無を示す緩やかに時間変化するアナログ信
号である。このアナログ信号は（回路３２（第３図）に
用いられるものと類似する）しきい値コンデンサ２７２
を有する高利得増幅器２７１ａ・・・２７１ｎによって
変換され、接続部１２１ａ・・・１２１ｎの出力信号は
ディジタル信号であり、このディジタル信号は音源が特
定の帯域通過フィルタ２７０ａ・・・２７Ｏｎと関連す
る周波数内容のある振幅を有する場合のみ活性である。

会話パターンのそのような粗雑な測定が会話を識別する
ために用いられることができるということは何人かの研
究者によって示されている（たとえば、５ｃｉｅｎｃｅ
、　Ｖｏｌ、　２１２．２２　　Ｍａｙ１９８１．　　
“Ｓ　ｐｅｅｃｈ　　Ｐ　ｅｒｃｅｐｔｉｏｎ　　ｗｉ
ｔｈｏｕｔ　　”　Ｔ　ｒａｄｉｔｉｏｎａｌ　　Ｓ　
ｐｅｅｃｂ　　Ｃｕｅｓ　”を参照）時間の任意の瞬間
に、ブリプロセサ回路２０（第２図）への入力に電圧の
２進値を有し、これは第８図、第９Δ図、第１０Ａ図、
第１０Ｂ図。

第１０Ｃ図および第１１図に関して前に説明した電圧の
２進値とは何ら異ならない。特定の音声パターン１１は
、任意の瞬間に音声パターンを単に知ることによって偶
然に認識されるが、一方、音声パターン１１はより頻繁
に、音声パターンが時間とともにいかに変化するかを知
ることによって認識されることができる。音響信号の時
間変化周波数内容は゛ボイスプリント″または音声スペ
クトル写真と一般的に呼ばれており、ときには、周波数
内容は会話専門家などによって用いられるボイスプリン
トを作り出すために時間の関数としてグラフ化され６　
（Ｓｃｉｅｎｃｅ、　Ｖｏｌ、　２１０．２４Ｑｃｔｏ
ｂｅｒ　　１９８０　、　　“Ｍ　ｕｌｔｉｄｉｍｅｎ
ｓｉｏｎａｌＳ　ｃａｌｉｎｇ、　Ｔｒｅｅ　　Ｆｉｔ
ｔｉｎｇ　　ａｎｄ　　Ｑ　１ｕｓｔｃｒｉｎ、　１１
を参照）。

第１９図において、入力１２１ａ・・・１２１ｎは、第
９図に関して前に説明したようなプリプロセサ９１回路
１３６ａ・・・１３６ｎによって前処理される前に遅延
回路２８１へ送られる。入力信＠１２１ａ・・・１２１
ｎはシフトレジスタの列へ送られ、その個々のピッ１〜
はレジスタビット２８５ａ・・・２８５ｎによって識別
される。シフトレジスタの各々のビットのＶ１能はその
ディジタルデータを保持することまたはそのデータをそ
の右のレジスタビット・へ移すことである。データの転
送（またはシフ１−）は、第１９図でＣＬで示されるク
ロック信号がレジスタビット２８２ａ・・・２８５ｎに
よって受番ノられるときに行なわれる。

各時間サイクルごとに、ディジタルデータは入力接続部
１２１ａ・・・１２１ｎへ送られ、その時間サイクルの
持続期間の間シフトレジスタビット（すなわち、２８２
８．２８３ａ　、２８４ａ・・・２８５ａ）の第１の列
に保持される。その時間サイクルが終わるどき、各ビッ
ト列におけるデータはその右への列にシフ］・される。

たどえば、ピッ（・列２８２ａ・・・２８５ａにス１−
アされたデータは２Ｂ２ｂ・・・２８５ｂヘシフトされ
、ビット列２８２ｂ・・・２８５ｂのそれは２８２Ｃ・
・・２８５Ｃヘシフトされ以下同様に各ビット列ごとに
行なわれる。

動作の間、シフトレジスタのすべてはそのサイクルの活
性部分の間それらのデータを保持し、データのシフトお
よび接続部１２１ａ・・・１２１ｎからの新しいデータ
の付加は時間サイクルの活性部分の間でのみ行なわれ、
そのクロック信号ＯＬによって始動される。

時間変化する信号のためのブリプロセササブ回路１３６
ａ・・・１３６ｎは（たとえば第９図に関して）スタテ
ィック信号のために前述したのと同じ方法で働く。唯一
の違いは、データがシフトされていない時間サイクルの
部分の間のみそれらが作動するということである。第１
９図に示された例では、レジスタ２８２ａ・・・２８２
ｎの行は高周波数に設定された帯域通過フィルタ２７０
ａ（第１８図）から来る高周波帯域データを表わす。レ
ジスタ２８５ａ・・・２８５ｎは低周波帯域を表わし、
他のレジスタ（たとえば２８３ａ・・・２８３ｎ　）は
中間周波数帯域を表わす。第１８図の音源からの音響信
号が、話された文字゛Ｓ”のす−音を表わせば、フィル
タ２７０ａ　、２７０ｂおよび２７０Ｃ（これらはより
高い周波数に対応する）が付勢されるのが期待される、
なぜならばこの音は高周波内容を有するからである。

す−音が始まると、レジスタビット２８２８゜２８３ａ
および２８４ａは第１の時間サイクルの間コネクタ１２
１ａ、１２１ｂおよび１２１Ｃから受けたデータをスト
アする。す−音が続くと、この同じデータが次の時間サ
イクルにおいてレジスタビット２８２ｂ、２８３ｂおよ
び２８４ｂへまずシフ１へされ、次の時間サイクルでレ
ジスタビット２８０ｃ　、２８３ｃおよび２８４Ｇヘシ
フ１へされる。データがレジスタビット列２８２ａ、・
・・２８５ａからシフトされると、新しいデータがその
シフトの間に入力信＠１２１ａ・・・１２１ｎを介して
加えられる。す−音が３時間サイクルの間続き、そのた
めお音が終わるとき、データが９個のレジスタピッｔ”
２８２ａ　・　２８２ｃ　、２８３ａ　・・・２８３ｃ
　、２８４ａ　・２Ｂ４ａにストアされるものとする。

このとき、第１９図の１３６８の前処理サブ回路は第３
の時間サイクルの間に生じる接続部１４１ａおよび１４
１ｂで信号出力を与えるＡＮＤゲート１３４ａおよび１
３４ｂへの同時入力を有する。これらの２個の接続部に
生じる信号は第２図の自己組織化回路２１Ａによって用
いられて、その持続期間が３時間サイクルであるす一音
を特定する信号を決定づる。もちろん、サブ回路１３６
ｂ・・・１３６ｎからの信号はサブ回路１３６ａからの
信号に関して用いられて、他の周波数帯域情報を識別し
、この例では、サブ回路１３６ａ、１３６ｂおよび１３
６０（接続部１２１ａ。

１２１ｂおよび１２１Ｃの入力信号に対応する）のみが
自己組織化回路２１へ送ら拉る信号庖有づる。

他の前処理サブ回路１２５がダイナミックまたは時間変
化する信号に対して可能である。ちょうどスタティック
信号がビクセルの列からの情報を用いて垂直ラインパタ
ーン（既に説明した）を用いることができるのと同じよ
うに、いくつかの周波数帯域からの同時信号が第１９図
のサブ回路１３６ａ・・・１３６ｎに類似するプリプロ
セサ回路によって分析されることができる。たとえば、
議論したす一音はより高周波帯域のセンサ（たとえば、
接続部１２１ａ、１２１ｂおよび１２１Ｃで信号を入力
する第１８図の２７０ａ　、２７０ｂおよび２７０ｃ）
からの同時的な活性信号によって識別されてもよい。プ
リプロセササブ回路１２５によるこれらの信号のＡＮＤ
ゲートの組合わせは入来する音声信号の周波数帯域の幅
を示す自己組織化回路２１Ａへ情報を送ることができ、
この場合、ず−音は最も高い３つの周波数帯域の周波数
内容を有する。スタティック信号がちょうどブリプロセ
サ回路のビクセルの行または列のＡＮＤゲーグー合わせ
を用いるように、ダイナミック信号は任意の特定の時間
サイクルの間シフトレジスタビットデータの行または列
のＡＮＤゲーグー合わせを用いることができる。同様に
、ＯＲゲグー−組合わせは、ちょうどビクセルの行また
は列に対して前述したように、シフトレジスタからの行
または列のいずれかの情報のプリプロセサ決定となり１
０る。

要約づるど、スタティックまたは時間変化づる（ｇ号の
ためのブリプロセサ回路２０（第２図）は同じ方法で作
動し、行、列などのＡＮＤゲーグーまたはＯＲゲグー組
合わせはブリプロセサ回路２゜からの出力信号２５をト
リガする。ビクセルアレイからのスタティック信号に対
しては、行および列は第９図の１３０ａ・・・１３０ｎ
のようなビクセル出力それ自体の行および列である。時
間変化する信号に対しては、ビット列は特定の時間サイ
クルの間すべての入力信号に対しシフトレジスタにスト
アされたデータを表わしくたとえば第１９図のレジスタ
ビット２８２ａ・・・２８５ａ）、行は（第１９図のシ
フｌ−レジスタ２８５のような）多くの連Ｉｎる時間ス
テップのための特定の入力信号のシフ１−レジスタにス
トアされたデータを表ゎ１゜スタディツク悟りに１１３
いて、出力信号２５はセンサからの入力情報があるとき
に作動され、時間変化する信号においては、これらの出
力２５は各時間サイクルの活性部分の間に作動される。

通常、スタティックなプリプロサ回路は時間変化するも
のと区別される。しかしながら、スタティックなパター
ン１１の成るパターン０１タスクのために、時間変化す
るブリプロセサ回路の局面が用いられてもよい。たとえ
ば、印刷された言葉が手書の認識にお（プるように認識
されるべきであれば、光学センサ１０は走査的にぞの文
字の上を移動されるビクセルの垂直アレイまたは水平ア
レイに構成されてもよい。全体のパターン１１に代わっ
て、ビクセル１０は任意の瞬間にパターン１１の垂直ス
［・リップへさらされるにづぎなく、そのパターンの他
の垂直ストリップは時間が進むに従ってビクセルアレイ
へさらされる。音響エネルギ関連の時間変化するパター
ンがちょうど前に議論したようにｍｌされるように、ビ
クセルの垂直アレイによって文字または言葉のスキャン
を表ねプ時間変化パターンが認識される。

パターン１１の走査は回路２１のような自己組織化回路
へ重要な情報を与えることができる。走査されたパター
ンは情報の“順序づ（〕°゛を与える。

たとえば、第１９図に示される回路２８１が大文字“Ｌ
　ＩＩの垂直走査を表わせば、レジスタピット２８２ｎ
・・・２８５ｎはその文字の垂直ストロークによって駆
動され、他方、レジスタビット２８５ａ・・・２８５ｎ
は水平ス（−０−りによって付勢される。レジスタビッ
ト２８２ｎ　・２８５ｎ　（ＤＡＮＤゲートの組合わせ
は回路１３６ａ・・・１３６ｎに類似する回路を介して
垂直ストロークを識別し、他方、レジスタピッ［・２８
５ａ・・・２８５ｎのＡＮＤゲートの組合わせは１３６
ｎのような回路を介して水平ストＯ−りを識別づる。

（第１９図の１３６ａ・・・１３６ｎのような）ブリプ
ロセザ回路の出力は゛順序づけ゛、すなわち垂直ストロ
ークパターンが水平ストロークパターンに関し現われる
順序を識別する。例によれば、左−右走査ビクセルアレ
イはまず垂直ストローク、次いで水平スト口−りを識別
し、これは走査された文字“′Ｌ″をＷｇ識する際に重
要なニレメン１〜である。大文字゛Ｊ　ＩＩは文字ＩＩ
　Ｌ　ＩＩとほぼ同じエレメントを有するが、順序づけ
は異なっており、左−右走査は垂直ストロークの前にほ
ぼ水平なストＯ−りを認識する。もちろん、文字“′Ｊ
″を認識する際の重要な違いのある特徴は文字゛Ｌ′と
比べてその順序づけにある。パターンを走査することに
よって、°°上”、下”、“前”および後”のような特
徴がパターンを認識するための回路２１のような自己組
織化回路によって用いられることができる。

これまでに説明した回路は、回路１２０のようなブリブ
ロセナ回路からの情報とともに送られる１）　Ａ　Ｃサ
ブ回路７０ａ・　７０ｎ＜第７Ａ図）のアレイがどのよ
うにして入力センサ１０（第１図）に向けられるスタテ
ィックまたは時間変化するパターン１１の情報を自己組
織化することができるかを示す。説明した方法は自己組
織化回路として行なわれるが、自己組織化回路を作るた
めには特に効率的な方法ではない。

特定のパターン１１に関する情報を実際に担う入力の数
は全入力２５ａ・・・２５ｎのうちの１０分の１でもよ
い。第７Ａ図に関して議論した例では、大文字１１　Ａ
　＋＋のほとんどは２５ａ　、２５ｂ　、２５Ｃのよう
な２，３の入力のみによって規定され、一般に、３より
もかなり多いがすべての可能な入力２５ａ・・・２５ｎ
よりも幾分少ない活性入力が期待されよう。したがって
、ＤＡ　Ｃ７０ａ・・・７；うｎのほとんどは用いられ
ていないということがｍｌされることができ、活性入力
信号２５ａ・・・２５ｎが一致する場合のみ、第７Ａ図
の活性出力信号２６ａ・・・２６ｎは意味のある列およ
び行に対応Ｊる特定のＤＡＣである。もちろん、ＤＡＣ
７０ａ川７３ｎの１０９６または２０％のみが実際にそ
れぞれのアップダウンカウンタ６７にストアされたＯで
ない数を有する。

電流を投票器７５ａ・・・７５へ出力するために用いら
れる希薄になったＤＡＣ７０ａ・・・７３ｎのジレンマ
は特定のＤＡＣを列（たとえば入力２５ａに関連の列）
へかつまた行（たどえば、出力２６ｃ　ｋ：ｐＪ４＊の
行）へ割当でることによって解決されることができる。

第１２図の回路１９０はこの割当てが第７Ａ図ＩＬ、関
して隅論したものと同様にＤＡＣ１７０ａ・・・１７０
ｎを用いていかに行なわれることができるかを示す。回
ＶＲ１９０への入力は、第７Ａ図におけるように、信号
２５８・・・２５　ｎであり、回路からの出力もまた同
様に、信号２６ａ・２６１１　’（’ある。しかしなが
ら、ＤＡＣ１７０ａ・・・１７０ｎは出力信号に関して
転送ケーｉ−２（Ｊ　Ｏａ・・・２０２　ｎならびに入
力１５号に関して２０３ａ・・・２０６１１を用いで、
任意の入力（ｇ　Ｎ　２５　ａ・・・２５ｎよｉＪ、び
任意の出力信号２６ａ・・・２６１１間に接続されるこ
とができる。

動作におい又、ティーブング：ｊンビュータ９（第１図
）はでの接続にお番プるＤＡＣ１７０ａ・・・１７０ｎ
のうちの１つを含む、特定の出力接続へ特定の入力接続
を接続する態様で転送グー１〜を開く。たとえば、入力
１８号２５ａ、２５１１ｄ５よび２５Ｃもまたぞれぞれ
左対角線、右対角線および水平線を示し、他方出力信号
２６ａもまた大文字１１　Ａ　＊Ｔを示さず、ティーチ
ングコンピュータ９は次のようにＤＡＣを割当てる。文
字ＩＩノ〜°′を表わす入カバターンがセンサ１０へ与
えられるど、接続部２５ａ、２５ｂおよび２５ｃは正の
（ｉｍ号をｔ４覆るものと充分に期ｔ！ｔされる。ディ
ーヂングコンピコータ９はＤＡＣ１７０ａを、第１２図
のゲート２０３ａをその転送ゲート５０Ｃ（第５Ａ図お
よび第５Ｂ図に示されているが、第１２図には明瞭に示
されていない〉を介して１〜リガー４ることによってＤ
ＡＣ１７０Ｆ＋を出力２６ａへ割当−Ｕる。

同様に、ＤΔＣ１７０Ｆｌは出力接続６／ＩＣ（第６Ａ
図）を有し、この接続を介して、電流が、そのゲート信
号５０ｃを介して転送グーｔ−２００ａを１−リガする
ためにティーチング」ンピコータ９を用い１１転送ゲー
１−２００８をトリガすることによって接続される投票
器７５ａへ送られろ。このように、入カイ８月（たとえ
ば信号２５ａ）がＤＡＣ（たとえばＤＡＣ１７０ａ）へ
、適当な転送グー１へくたとλばグーｊ−２０３ａ）を
トリガすることによって割当てられ、ＤＡＣは次に、他
の転送ゲートくたとえばグー１〜２００ａ　＞をトリガ
することによって総和接続点へ接続される。同様な態様
で、入力接続部２５ｂは、転送ゲート２０４ｈをＩ・リ
ガすることによってり、ＡＣ１７０ｂへ割当てられるこ
とができ、かつグー１〜２００１Ｊを１〜すれるごとが
できる。

本質的に、ＤＡＣｌ　７０ａ　・　’Ｉ　７０ｎのプー
ルは任意の入力信号２５ａ・・・２５ｎならびに任意の
出力接続２６ａ・・・２６ｎへ割当てられることができ
る。ＤＡＣｌ　７０ａ−１７Ｏｎ　　（第１２図には示
していないが、ＯＲ並列制御ゲートをアドレスすること
によって実現される）ごとにバニッシュまＩＣはりワー
ド信号が゛ルッスン°′の間にティーチングコンピュー
タ９によって付勢されて前述したように、ＤＡＣカウン
タ６７の２進数を変更し、入力および出力接続へ特定の
ＤＡＣを割当てたコンピュータもまた前述したように、
特定のＤＡＣのバニツシ１／リワード信号を付勢するた
めにプログラムされる。コンピュータ９は自己組織化回
路１９０の必要な部分になることに注目されたい、なぜ
ならば適当な転送ゲート２００ａ・・・２０６ｎはそれ
によってトリガされるからである。他の実施例では、転
送ゲート２００ａ・・・２０６ｎは認識モードの間コン
ピュータ９から回路１９０が独立して作動し冑るように
１〜リガした後ラップ−されることがＣきる。

こ）むまでに議論したアノ−ログ方法は、デーＣシタル
ーアナログ変換器が電流が７５８・・・７５１）のよう
な投謂器ｌ＼送られる゛１次エレメントひのるという想
定に排づいている。１〕ΔＣ・は回路２１のような自己
組織化回路の１幾能を主に説明ｇ゛るために用いられか
つ自己学習回路の必要なコンポーネントではない、必要
なことは、詔ｆ（］接続点Ｉ＼の′ｔ！ｌｉ流が種々の
学習好験によって、ａ′更されるごどができるＩｌｌで
あり、ＤＡＣはこのタスクが達成され得る一方法にすぎ
ない。

他の自己学習回路に８３いて１重みつじエレメントの駈
みづＧ−Ｊは［ＪＡＣのカウンウにス１ヘアされた２進
数を変更するよりもむしろそれ自身が変更され得る。、
第１３図は第６Ａ図に示されたものに類似層る重みづ番
）］−レメン）−２１１ａ・−・２１１ｎを船みづ（プ
１′るはしこ形回路を含む回路２０９を示す。抵抗２１
１ａ・・・２１１ｎの名々は電源Ｓに接続される。第６
Ａ図のＤＡＣ６０にお１づるように、転送ゲート６４ａ
は、第１３図の回路２０９が第７Ａ図のＤＡＣ７０ａ・
・・７４ｎを首換えるときに入力信号２５ａ・・・２５
ｒｌによって付勢される。Ｇ、の符号の付いたゲート信
号は回路２０９を能動化し、すなわら重みづけエレメン
ト回路網２１０ａ・・・２１１０を介して電流を流す。

はしご形回路以外の他の重みづけエレメントアレイもま
た用いることができることに注目されよう。さらに、重
みづりエレメントはそのニレメン１へが重みづけするア
ナログ媒体（たとえば、圧力、電圧）に基づいて多数の
形式をとることができる。これからは、簡略化のため電
気的な媒体について議論するが、この議論は他の媒体に
も適用できる。

学習の間、ティーチングコンピュータ９（第１図）は種
々の方法でエレメント２１０ａ・・・２１１ｎの重みを
変更する。今日のソリッドステートエレクトロニクスに
用いられる１つの方法は、レーザ（または電子ビーム）
ティーチングコンピュータ９によって案内され電子回路
からエレメントの材料を物理的に除去することによって
重みづ（）の値をわずかに変更させる゛レーザ］へリミ
ング″を用いることである。エレメント２１０ａ・・・
２１１ｎは、第６図の転送グーｈ　６３　ａ・・・６３
ｎがそれらの電源から種々の重みづけエレメントを遮断
したとばんとんと同じように、その電ｗＡＳから１また
はそれ以上のエレメント２１１ａ・・・２１１ｎを遮断
するようにレーザ（または電子ビーム）を用いることに
よって変形されてもよい。電源Ｓは正または負電圧であ
るので、総和接続点への電流のソースとしてまたは総和
接続点からの電流のドレインとして、出力接続部６４Ｃ
（第１３図）で事実上任意の電流（制限内で）を有する
ことができる。第６Ａ図の回路６０のＤＡＣの２進アツ
プダウンカウンタ６７にス；ヘアされる２進数が回路２
０９の学習モード動作の間ティーチングコンピュータ９
に代わってスｌ〜アされる。“レッスン゛が終わった後
、重みづけエレメント２１０ａ・・・２１１０は第６Ａ
図のＤＡＣ６０がそうであるように出力接続部６４Ｃへ
実際同じ電流を与えることができる。

第１３図の構成は第７Ａ図に示されるようなりＡＣに基
づく回路の学習された情報を非常に簡単な回路へ転送す
るのに特に便利である。たとえば、ＤＡＣに基づくマス
ク自己組織化回路が種々のパターン１１を認識するため
に苦心してティーチングされることができる。抵抗６１
ａ・・・６２ｎ　（第６Ａ図）の重みづけが一旦知られ
ると、これらの抵抗重みづけは個別にティーチングされ
る必要のない（たとえば、回路２０９のような回路に基
づき）同一の機能を行なう“クロラネ（ｃｌｏｎｅ　）
　”回路の製造過程に合併されることができる。これら
の回路は自己組織化回路それ自体ではなく、それらが抽
出されるＤＡＣに基づく回路と同一に認識モードで作動
する。回路２０９の出力電流は第７Ａ図のＤＡ　Ｃ７０
ａ・・・７４ｎのものと同一である。さらに、゛ティー
チング°′されたマスク回路はそのＤＡＣのカウンタの
内容を他の同一の回路へ転送させることができる。骨の
折れるティーチングを転送することによって、学習が初
期設定されるが、まだ、後で学習または補修を続けるこ
とができる。生物の欠点は、各々のものがその頭脳のノ
イロンを正しく組織化するように個別的にティーチング
されなければならないということである。これは自己組
織化電気回路には当てはまらない、なぜならばマスク回
路はその学習を行なうことができ、かつその゛知識″は
上述したように、他の゛クロラネ回路へ転送されること
ができるからである。このように、自己組織化電気回路
においては、各々は個別にティーチングされる必要はな
い。

回路２０９の重みづけエレメントのｍを変更させる他の
方法もまた可能である。重みづけエレメントを変更づる
ための化学的手段は、個別のエレメント２１０ａ・・・
２１１ｎの重みが学習モード動作の間より多くの材料を
エレメント上へめっきまたは拡散づることによつで変形
される。極性によって、エレメント２１０ａ・・・２１
１ｎに関連の金属もまた電気化学的に除去されることが
できる。

（前述したレーｊｆ　ｌ−リミング１ス外の）第６図の
回路６０のような回路の電流出力を変更するための光学
手段は、第６Ａ図の光学的にトリガされた転送ゲート６
３ａ・・・６３ｎから電荷をとる紫外線を含む。類似の
方法は、環在のどころ、プログラマブルリードオンリメ
モリ（Ｐ　Ｒ０１ｖｌ　’）のメモリを消去する際に用
いられる。第１３図のエレメント２１０ａ・・・２１１
ｎを変更する静電的な方法は、輻射プロセスのため局部
的静電荷をゼログラフィが用いるのと同じように、局部
的静電荷を用いて特定ＩＩ域へ導電粒子を引き付ける。

電磁手段は回路６０に類似する回路の電流出力を変更す
るために用いられてもよい。転送ゲート６３ａ・・・６
３ｎは感磁スイッチによって検出される磁気材料の極性
によって切換えられることができ、その磁気材料の極性
はテープレコーダのテープの磁気極性が記録ヘッドによ
って変更されるぐらいに、材料へ与えられる外部磁界に
よって学習の間変更されてもよい。これらすべての方法
において、ティーチングコンピュータ９は回路２０９に
お【プる第１３図の重みづけニレメンｔ−２１０ａ・・
・２１１ｎの変更を制御するか、または回路６０に類似
する回路の転送グー１−６３　ａ・・・６３ｎの状態を
制御プる。

エレメント２１０ａ・・・２１１ｎを変更しまたはティ
ーヂングコンビュータ９の制御に従って転送ゲ−ｈ　６
３　ａ・・・６３ｎの状態を制御Ｊる他の方法らまた当
業者にとって可能であろう。

第６Ａ図の回路６０のような回路は゛ハイブリッド自己
組織化回路と考えられてもよく、それはそのＤＡＣ７０
ａ−７４ｎ　　（第７Ａ図）のカウンタ６７の２進数で
その学習したｔｉｔｆｉをストアし、しかし、その情報
はアナログ的に総和される、なぜならばａｍ接続点７５
ａ・・・７５ｎはＤＡＣによって与えられたアナログ電
流に作用するからである。ディジタルおよびアナログ電
流はどもに第７Ａ図に示される自己組織化回路２１にお
いて組合わせられる。しかしながら、回路２ｏ９（第１
３図）のような変更可能な重みづけエレメントのアレイ
が回路２１（第７Ａ図）または回路１９０（第１２図）
においてＤＡＣに代わる自己組織化回路はアナログ回路
であり、それは入カバターン１１の認識を行なうため投
票回路への入力として電流のみを用いている。ゲート６
４ａのような転送ゲートは別として、通常ディジタル回
路に関連する２進状態はない。

アナログ自己組織化回路およびハイブリッド自己組織化
回路に加えて、ディジタル自己組織化回路もある。ディ
ジタル自己組織化回路は第７Ａ図のハイブリッド回路２
１と機能的に類似する。しかしながら、投票器７５ａ・
・・７５ｎに後で加えられる電流を出力するＤＡＣに代
わって、ディジタル回路は接続部２６ａ・・・２６ｎで
信号を出力すべき基準を得るためともにディジタル的に
加えられた２進数を有するレジスタ（ＤＡＣ７０・・・
７４ｎの７ツプダウンカウンタに類似する）を有するウ
ディジタル回路において、ディジタル−アナログ変換器
（ＤＡＣ）は必要とされず、かつこれらＤＡＣの電流を
総和するために投票器も必要とされない。

第１４図の自己組織化回路２２８は第１図の回路１の自
己粗権化局面を行なうディジタル情報のみを用い、かつ
この教示に従って用いられる純粋にディジタル的な回路
の一形式である。回路２２８は第７Δ図の回路２１に種
々の点で類似しており、第１４図の入力２５ａ・・・２
５ｎはレジスタ２２０ａ・・・２２３ｏの列に接続され
、入カイ８号２５８は列２２０ａ・・・２２３ａすべで
のレジスタへ接続され、入力信号すは列２２０ｂ・・・
２２３ｂのづぺてのレジスタへ接続されるなどである。

回路２２０　ｋ：　１３　イｔ、９４７　Ａ　Ｍ　１７
）　Ｄ　Ａ　Ｃ７０ａ　−７４ｎは、第７Ａ図の回路２
１において行なったように機能するため入力接続部２５
ａ・・・２５ｎならびにバニッシュ／′リヮード接続点
７６ａ・・・７６「１を保持しながら、第７Ａ図のＤＡ
Ｃ７０ａ・・・７４ｎがレジスタ２２０ａ・・・２２３
１＋で買換えられる。先に説明しノだように、ＤＡＣ７
４ａ・・・７４１１（図示せず）の機能を行なうしきい
値レジスタは成るディジタル自己組織化回路に要求され
る。レジスタ２２０ａ・・・２２３ｎは入力２５ａ・・
・２５ｎならびに出力２６ａ・・・２６１１間の“経路
重みづ番ノ゛′を示ず２進数の値を筺持し、これらのレ
ジスタは第６Ａ図のカウンタ６７のようなアップダウン
カウンタにすぎない。回路６０（第６Ａ図）の出力６６
ａ・・・６６０は第１４図のレジスタ２２０ａ・・・２
２３ｎの各行のデータバス２２７ａ・・・２２７ｎにな
る。データバス２２７ａ・・・２２７ｏは１紺の並列接
続であり、これらの各ラインはレジスタ２２０ａ・・・
２２３０にストアされた２進数の異なるピッｌ〜を表わ
す。データバス２２７ａ・・・２２７ｎは演算論理装口
（ＡＬＵ）２２４・・・２２４ｎへ接続される。一時記
憶レジスタ２２５ａ・・・２２５ｎはＡＬＵ２２４ａ・
・・２：２Ｉｎへの入力として接続される。

各ＡＬＬＩ２２４ａ・・・２２４ｎの機能はそれぞれの
レジスタ２２０ａ・・・２２３ｎからかつ一時記憶レジ
スタ２２５ａ・・・２２５ｎからそれへの入力として与
えられる２進数とともに加粋することであり、その出力
はそれら数の２進総和であり、出力レジスタ２２６ａ・
・・２２６ｎにストアされる。

゛′２進重みづけされた°′総和はほとんどのＡＬＵに
よって行なわれるが、これに限られる必要はなく、２進
ピツトは、たとえば、電荷結合素子に基づき成る自己組
織化回路において゛線形的に”総和されてもよい。第゛
１４図の２６８・・・２６ｎの出力信号はレジスタ２２
６ａ・・・２２６ｎの符号ビットを表わす。レジスタ２
２６ａ・・・２２６ｎにストアされた正の２進数は出力
信＠２６ａ・・・２６ｎに生じ、負の２進数は出力を生
じない。自己１ｕｌｌ化回ＩＩＩ　２２　Ｂはレジスタ
ピット２２０ａ・２２３ｎの各列へ進むタイミング信号
が、今説明されるように、ＡＬＬＩ２２４ａ・・・２２
４ｎが正しく作動するのを確実にするのを要求する。

前述したように、第１４図の信号２５ａ・・・２５Ｃが
存在し、それぞれ左対角線、右対角線および水平線を表
ねりものと想定する。これらの信号は第１４図の接続部
２６ａに出力信号を生じるのに充分な程度に簡略化する
ために想定されており、文字′ｌ　Ｉ、　ＩＩが嵩識さ
れたことを意味する。入力としてレジスタ２２０ａへ与
えられる信号ａによって、レジスタにストアされた２進
数は、クロック信Ｍ　Ｃ７が存在するときのみＡＬＵ２
２４へ送られることができる。外部コンピュータ９（第
１図）はクロック信号Ｃ１ないしＣ１を順序づけ、その
ため各レジスタ２２０ａ・・・２２０ｎの内容はデータ
バス２２７ａをｆｒシて逐次ΔＬＵ２２４ａへ送られる
。動作において、まずクロック信号Ｃ４がオンに切換え
られ、もし信号２５ａがあれは、レジスタ２２０ａの内
容はデータバス２２７ａへ伝送される。まず、一時記憶
レジスタ２２５ａ・・・２２５ｎは第１のクロックパル
ス信号Ｃ４によつ−（クリア（２進０値にセット）され
、したがってＡＬＬＪ２２４ａはレジスタ２２０ａの内
容および２進Ｏを総和してレジスタ２２０ａの内容に等
しい出力をレジスタ２２６ａに与える。クロック信号Ｃ
Ｌ、によって、ＡＬＵ２２４ａがバス２２７ａのデータ
およびレジスタ２２５ａの内容の２進総和を行ない、そ
れによって総和が送られることができかつレジスタ２２
６ａにストアされ、次いで総和クロック信号ＣＬ　２は
レジスタ２２６ａの内容を一時記憶レジスタ２２５ａへ
転送する。

クロックパルスＣ２が活性なとき、レジスタ２２０ｂの
内容（右対角線に関連する２進経路重みづけ数）がデー
タバス２２７ａへ伝送される。ＡＬＵ２２１はレジスタ
２２０１）の内容を一時記憶レジスタ２２５ａの内容へ
加え、その結果がクロック信号ＯＬ＋のｌ＃１始のとき
レジスタ２２６ａへ送られ（かつまたレジスタ２２６ａ
にストアされる）。クロック信号ＣＬ　２で、レジスタ
２２６ａにストアされた２進数はレジスタ２２６ａにス
トアされた２進数の一時記憶のためレジスタ２２５ａへ
転送される。

プロセスは、各クロック信号Ｃ２・・・Ｇ　ｎが逐次的
に：・リガされるに従って、プロセスは行のレジスタ（
すなわち、レジスタ２２０Ｃ・・・２２Ｏｎ＞の各々で
続く。レジスタクロック信号Ｃ４・・・Ｃ０の各４間で
、２個のＡＬＩＪりｒ−１ツク信号ＣＬ、およびＣ１０
が逐次的にトリガされ、それによってそれぞれの行の各
Ｌ／レジスタＡ　Ｌ　Ｕ　２２４　ａによって総和され
ることができる。り［１ツク（！　Ｑ　Ｃ１が逐次的に
トリガされた後、接続部２５ａ・・・２５０に入力を有
したすべてのレジスタ２２０ａ・・・２２０ｎはＡＬＬ
Ｊ２２４ａへ転送された内容を有しているであろう。レ
ジスタ２２５ａは（レジスタ２２６ａにストアされるよ
うな）２進数の前の総削をＲｂ新しいレジスタの内容に
加える。正味の効梁は、そのときまでにクロック信号Ｃ
ＩＩがトリガされていることであり、人力信号２５ａ・
・・２５０を有する各レジスタ（この簡単な例では、レ
ジスタ２２５ａ　、２２５ｂ　８３よび２２５０）の内
容が第１４図のＡＬＬＪ２２４ａによつで総和され、イ
の総和がレジスタ２２６８に残されでいることである。

その総和が正であれば、レジスタ２２６ａの符号ビット
がトリガされ、第’１４図の接続部２６ａに出力を与え
、もし総和が負であれば、符号ビットはｌ・リガされず
、何の出力も接続部２６ａに現われない。この例に対し
、レジスタ２２０ａ、２２０１］および２２００の内容
がおそらく大きくて、正の合区１を与え、正しい応答、
すなわち、文字１１　Ａ”が認識されかつ接続部２６ａ
の出力信号が発生される。

デ１゛ジタル自己組織化回路２２８のための学茜モード
は先に議論した自己組織化回路２１のそれと類似してい
る。レジスタはその内容によって゛重みづけされた′°
経路を表わす。（第１図においてコンピュータ９によっ
て決定された）正しい結果となる経路（すなわち、レジ
スタ２２０ａ・・・２２３ｎ）は、ちょうど第７Ａ図の
ＤＡ　Ｃ７０ａ・・・７３ｎのアップダウンカウンタ６
７が報われたように、その特定のレジスタにストアされ
た２進数の値を増やすことによって、第１４図のりワー
ドライン７６ａ・・・７６ｎを介して報われる。間違っ
た結果を生じた経路（すなわち、その入力が間違った信
号を与えるレジスタ）は第１４図のバニッシュライン７
６ａ・・・７６ｎを介して減じられた内容を有する。一
般には、バイアスまたはしきい値装置は回路２２８のよ
うなディジタル自己組織化回路では要求されない、なぜ
ならばレジスタ２２０ａ・・・２２３ｎはレジスタのコ
ストを増大することなく正または負の２進数を有するこ
とができ、アナログＶ４＠では、正または負の電流を投
票回路へ出力することができ、ＤＡＣは正のみまたは負
のみのＤＡＣよりも高価である。しかしながら、“しき
い値′°レジスタ２２０ｎ・・・２２３０は成る自己組
織化回路に用いられてもよい。

たびたび報いられる゛経路°′はそれぞれのレジスタ２
２０ａ・・・２２３ｎにストアされる高い正の２進数を
有し、第１４図の接続部２６ａ・・・２６ｎに出り信号
を生じようとする。しばしば罰せられる゛経路゛′はそ
れぞれのレジスタ２２０ａ・・・２２３ｎにストアされ
た高い負の２進数を有し、接続部２６ａ・・・２６ｎに
出力が出るのを妨げようとする。前者は生物のノイロン
の興奮シナプスを模倣し、後者はノイロンの抑制シナプ
スを模倣する。

学習が第１図のコンピュータ９の方向に従って進むとき
、次のレベル回路へ伝送される出力信号はしばしば報わ
れる入り信号２５ａ・・・２５ｎのみを含み、しばしば
罰せられる入力信号２５ａ・・・２５ｎを除こうとする
。

回路２２８はディジタル自己組織化レベル回路を作り出
すもつともらしい方法であるが、それはコンポーネント
の使用については非常に非能率的なきらいがある。任意
の行のすべてのレジスタ（たとえば、２２０ａ・・・２
２Ｏｎ）が任意の特定出力信号２６ａ・・・２６ｎを与
えるために用いられるわけではない。このように、ちょ
うど回路２１（第７Ａ図）のＤＡＣ７０ａ・７３ｎのい
くつかが賀されたと同じようにいくつかのレジスタ２２
０ａ・・・２２３ｎが費される。第１５図の回路２３０
は第１２図のハイブリッド回路１９０に関して議論した
”　Ｄ　Ａ　Ｃブール゛′方法のディジタル均等物であ
る。正しい入力信号２５ａ・・・２５ｎを特定のＤＡＣ
ｌ　７０ａ　・　’Ｉ　７０ｎ　へ向け、次にその電流
を正しい総和接続点７５ａ・・・７５ｎ　（第１２図の
回路１９０におけるような）へ向けるために転送ゲート
を用いる代わりに、第１５図の各レジスタ２３４ａ・・
・２３７　ｎはそれぞれのアドレスバス２３２ａ・・・
２３２０を介してアドレス指定されて、関連の入力を決
定し、次に識別されたレジスタの内容はそれぞれＡＬＵ
２２４ａ・・・２２４　ｎへ転送されるようにデータバ
ス２３３ａ・・・２３３０上を伝送される。

回路２３０は第２図の回路２１Ａ・・・２１Ｎのうちの
１つのようなレベル回路のディジタル均等物であり、こ
の回路２３０において、入ノＪ信号２５ａ・・・２５ｎ
はコーグ２３１へ送られる。入力アドレスコード２３１
は、バス２３１ａを介して第１図のコンピュータ９に至
り、とのコーグ２３１は適当なレジスタ２３４ａ・・・
２３７ｎの各人力゛アドレス′”を変換し、この゛１ア
ドレス９′は、各レジスタ２３４ａ・・・２３７ｎがそ
れ自体の独特なアドレスコードを有するので、レジスタ
によって解釈されることができる２進コードである。レ
ジスタ２３４ａ・２３７ｎは第１６図の回路２４０のよ
うな回路を有し、この回路はアドレスバス２３２ａ・・
・２３２ｎで送られた２進アドレスとそれらのアドレス
とを比較することができる。回路２４０は比較回路であ
る。２３２の符号が付いた、しかし個別的な信号２３２
ａ・・・２３２ｎを表わす入力アドレスはＸＯＲゲート
２４　’ｌ　ａ　・＝　２４　ｉ　ｎ　ヘの接続部２４
４ａ・・・２４４ｎを有し、バス２３２のアドレスワイ
ヤはＸＯＲゲート２４１ａ・・・２４１ｎのうちの１つ
に接続される。ＸＯＲゲートは゛イクスクルーシブＯＲ
”機能を行なう。ずなわら、その出力は内入カのいずれ
かが活性であるがまたは両人力が不活性な場合に活性で
ある。また、その特定のレジスタのための独特なアドレ
スコードを表わすイら号Ａ、Ｂ、Ｃ・・・Ｎが各ＸＯＲ
ゲートに接続される。信号Ａ・・・Ｎは２１１Ｍ１の２
進状態に一方または他方の値を有し、これらの信号の２
進組合ねゼがそのレジスタのアドレスを特定する２進数
を表わ１゜バス２３２のずべてのアドレス信号は正確に
ビットごどに（ｉ号Ａ・・・Ｎに一致すれば、ｘ　ｏ　
ｒ＜ゲート２４１　ａ−２４１ｎの各々が１〜リガし、
順次２４２で示される多入力ＡＮＤゲートがトリガして
接続部２４３に出力信号を与える。アドレス信号の任意
のもの（活性または非活性）がアドレスコードＡ・・・
Ｎと一致しなければ、すべてのＸＯＲゲーグー　２４　
’ｌ　ａ−２４１ｎが必ずしもトリガせず、かつＡＮＤ
ゲーグー２４２は刺激を受ｔノて接続部２４３に不活性
信号を与えない。多入力のＡＮＤゲート２４２はそれへ
のすべての入力信号がトリガされるようにされな番ノれ
ばならず、さもなければそれは活性出力を有しない。他
の比較方法がこの応用に可能であり、回路２４０は単な
る１つの可能な方法にすぎない。

簡単な比較回路２４０の正味の効果は、バス２３２上で
送られたアドレス信号は第１５図のすべでのレジスタ２
３４ａ・・・２３７ｎへの入力として与えられることが
できないが、アドレス指定されたもののみが接続部２４
３に出力を有することによってそのコードを認識する。

その信号２４３によって、順次、レジスタ２４４は第１
６図においで２２７で示されるデータバス（しかし、第
１５図のデータバス２２７ａ・・・２２７ｎの任意のも
のを表わり）へ、そのレジスタにストアされた２進数の
値を出力する。

第′１図の文脈の回路２３０の動作において、学習コン
ピュータ９は必ず自己１ｉ１１ｉ！＋化回路１の一体的
な部分になる。それは、入力信号２５　Ｂ・・・２５０
を特定の出力２６ａ・・・２６１１に関連してかるもの
として解釈するようにプログラムされるコンピュータ９
であり、入カポ−ｉ−２３１ａを介しでコータ２３１に
対し、レジスタ２３４ａ・・・２３７ｎのどれがアドレ
ス指定されるべきかを特定する。

たとえば、信号２５ａ、２５ｂおよび２５０は左対角線
、右対角線および水平線を表わし、かつ信＠２６ａ　　
（１１５図）は認識された大文字ＩＩ　Ａ　＋＋を表わ
すものと想定する。学習モードの間に、レジスタ２３４
ａはコンピュータ９によって割当てられて入力信＠２５
ａを表わし、レジスタ２３４ｂは信号２５ｂを表わしが
っ２３４ｃは信号２５Ｃを表わづ。（リヮード／バニッ
シュラインおよびクロッキングラインは第１５図では明
瞭化のために示されていないということがここで注目さ
れよう。レジスタ２３４ａ・・・２３７ｎにストアされ
た２進数を変更することは、ＡＬＵ２２４ａ・・・２２
４ｎおよびレジスタ２２６ａ・・・２２６ｎならびに２
２５ａ・・・２２５　ｎについてクロック機能が行なわ
れるように、第１４図に関して説明したものと類似する
方法で達成されることができる）。第１５図の信号２５
ａが入力として回路２３０へ与えられるときはいつでも
、コンピュータ９は（それ自体の内部メモリおよびプロ
グラムを介して）レジスタ２３４ａ　　（数多くある中
で）のアドレスが出力としてアドレスバス２３２ａ・・
・２３２ｎへ与えられるべきであるということを知る。

アドレスバス２３２ａから正しいアドレスを受けるとき
、レジスタ２３４ａのデコーディング回路によって、そ
のストアされた２進数の値は、データバス２３３ａを介
してＡＬＵ２２４ａへ伝送される。文字ＩＩ　Ａ　１１
を表わづ出力を第１５図の接続部２６ａで得るために、
２５１１おＪ、ぴ２５ｃのような他の信号もまた入力と
して同時に回路２３０へ与えられる。これらの信号の各
々は第１５図の入力アドレスコータおよび第゛１図のコ
ンピュータ９にＪ：って逐次」−ド化され、それによっ
て適当なレジスタ（この場合、レジスタ２３４ｂｄ３よ
び２３４ｃ）の内容が前述した８様で総和されるように
ΔＬＵ２２４ａへ送られる。もしその総和が充分に大き
ければ（丈なわら、正の符号ビットを在せば）、信号２
６ａがトリガして文字Ｍ　Ａ　１１が０識されたことを
特定する。この信号は学習モードの間にしジスタ２３４
ａ・・・２３７ｎの２進数の値を変更するために用いら
れることができ、またそれは認識されたパターン１１の
表示としてのみ用いられることができる。

回路２３０のより詳細な例では、各レジスタのアドレス
コード（第１６図でＡ・・・Ｎで示される）もまたコン
ピュータ９によって特定される。このように、ブール２
３４ａ・・・２３７ｎのいくっがの異なるレジスタはア
ドレスコードを有し得る。たとえば、第１５図の信号２
６ｂが文字４１　Ｖ　１１を表わすべきであれば、レジ
スタ２３４ａおよびレジスタ２３５ａはともに同じアド
レスコード（第１６図の信号Ａ・・・Ｎ）に割当てられ
る。左対角線を表わす信号２５ａはコーグ２３１（第１
５図）によってコード化されてレジスタ２３４ａおよび
２３５ａの両方のアドレスを特定する。ＡＬＵ２２４ａ
および２２４ｂの総和機能は、次に、逐次的よりもむし
ろ同時に進み、すなわち、最初に一方のアドレス（すな
わち、レジスタ２３４ａ　）をアドレス指定し、次に他
方（この場合レジスタ２３５ａ）をアドレス指定するよ
りもむしろ、同時に進む。理想的には、コンピュータ９
は入力信号２５ａ・・・２５ｎの各々ごとに特定のアド
レスを有し、次にレジスタ２３４ａ・・・２３７ｎは、
その特定のレジスタへ割当てられた特定の入力信号２５
ａ・・・２５ｎのアドレスを認識する必要があるにすぎ
ない。各入力信号２５ａ・・・２５ｎの逐次的なコーデ
ィングは第１５図のパス２３１ａを介してコンビニＬ−
９９（第１図）を用いて達成されてもよく、または特定
化されたシーケンス回路（図示しないが、その動作はす
ぐ前に議論した第１７図の回路２５０の動作に類似する
）によって達成されてもよい。

ディジタル自己組織化回路２３０は非常に数少ないレジ
スタ（第１５図の２３４ａ・・・２３７ｎ）しか要求さ
れないという点において回路２２８よりも優れている。

（第７Ａ図のハイブリッド回路２１に関して）先に議論
したように、回路２２８のレジスタ２２０ａ・・・２２
３ｎのほとんどはストアされ有益な情報を有しているも
のとは期待されない（すなわち、大きな正または負の２
３１！数はＡＬＬＪ２２４ａ・・・２２４ｏの出力総和
について大きな影響を有する）。しかしながら、回路２
３０では、出力信号２６ａ・・・２６ｎの結果について
大きな影響を有するこれらの入力信Ｍ２５ａ・・・２５
ｎのみがコンピュータ９によってレジスタへ割当てられ
る。回路２３０のような回路にほとんどレジスタ２３４
ａ・・・２３７　ｎが要求されないのみなら１１出力を
得るのに必要な時間も少なくて済み、回路２２８はＡ　
Ｌ　Ｕ　２２４　ａ−２２４１１によって逐次的に各行
における１べてのレジスタを加えなければならず（それ
らが有益な情報を右していようがいよまいと）、他方、
回路２３０は有益な情報を有するしノジスタを逐次的に
加えるのみでよい。

（以下、符号２２４はＡ　Ｌ　ｕ　２２４・・・の任意
の１つを示し、符号２２５はレジスタ２２５ａ・・・の
任意のものを示し、かつ符号２２６はレジスタ２２６ｎ
・・・の任意のものを示ツ）。

回路２２８および回路２３０のような自己組織化回路の
ディジタル構成において、（適当なりロック信号ととも
にＡＬＬＩ２２４ならびにレジスタ２２５　Ｊ３　ヨ（
）　２２６　ｆＪ”３　ｆＪ　８　）　Ａ　Ｌ　Ｕ　Ｉ
８和回路が各出力信号２６ａ・・・２６「１ごとに用い
られる。並列にこれらのＡＬＵｅ９和回路の多くを有す
ることによって、出力信号２６ａ・・・２Ｇｎを決定す
るのに必要な時間が比例的に短縮される。必要とされる
時間は、レジスタ（すなわち、レジスタ２３４ａ・・・
２３４ｎ　）の各行に含まれる２進数を逐次的にレジス
タ２２５ａにストアされた一時的な合計に加える時間の
みであり、その行のレジスタの各々ごどに１回のＡＬＵ
”加算″サイクルがある。

出力を決定するために必要とされる時間を問題としない
自己組織化回路では、Ａ　Ｌ　Ｕ　ａ和回路は多重化さ
れることができ、Ａ　Ｌ　Ｕ回路はレジスタのいくつか
の行からの２３ｉ！数情報を受ける。各Ａ１０回路がレ
ジスタのより多くの行を処理するために多重化されるの
で、出力決定速度は必然的に減少されるが、必要とされ
るＡＬＵ（比較的高価な回路）の数もまた減少される。

さらに、レジスタの厳しい“プール”が用いられること
ができ、それによって任意のレジスタは任意の他のレジ
スタに代わってもよく、回路２３０では、成る行のレジ
スタ（すなわら、レジスタ２３４ａ　）は伯の行のレジ
スタ（ずなわら、レジスタ２３７ａ）に代わることがで
きない。

究極的には、ｆｆ１１７図の回路２５０に示されるよう
に、唯一のＡＬｔＪ総和回路のみが要求される。

他の自己組織化回路にお番ノるように、回路２５０への
入力信号もまた２５ａ・・・２５ｎの符号が付けられて
おり、出力信号２６ａ・・・２Ｏｎの符号が付【ノられ
でいる。また、リワード／バニッシュ接続おＪ：びクロ
ック接続は明瞭化のために示されてなく、それら他のハ
イブリッドまたはディジタル自己組織化回路に９０で伯
に説明したと同様な方法で作動する。第１７図の入力接
Ｒ部２５ａ・・・２５ｎの任意の信号はコーダ／′ンー
ケンサ２５２によって認識されるとき、それはその動作
を開始し、出力信号２（３ａ−・・２６ｒｌの各々ごと
に存在する入力ｊｆ！＠　２５　ｇ・・・２５ｎの各々
を通じてサイクルする。シーケンナ２５２はレジスタブ
ール２５１ａ・・・２５１ｎのレジスタの“組合わせら
れたアレトス′°をバス２３２上で伝送する。組合わせ
られたアドレスは入力Ｉ：ｉ、Ｆ４アドレス（入力信号
２５ａ・・・２５１１を表わす）および出ノｊ信号アド
レス（出力信＠２６＋′ｌ・・・２６ｒｌを表わす〉の
両方からなる。

学習モードの門に、ブールの種々のレジスタ２５１ａ・
・・２５１ｎは第１図のコンピュータ９による（第１６
図の信号Ａ・・・Ｎのような）組合ねｔられたアドレス
コードを正しくコート化づることよって入力信号、１５
Ｊ：ひ出力信号へ割当てられる。このように、各レジス
タ２５１ａ・・・２５１ｎは入ノコー出力アドレスコー
ドによって特定される。シーケンサ２５２が特定の組合
わせられたアドレスを出力するとき、ブール２５１ａ・
・・２５１０のレジスタ（そのアドレスコードは組合わ
せられたアドレスに対１する）はその内容をデータバス
２２７上へ出力してＡＬＵ２２４へ送られ、・ての特定
の出力信号に関連の他のレジスタの内容と総和される。

クロック信号ＣＬ、（すなわち、存在するすべての入力
信号が特定の出りのためにサイクルされるときシーケン
サ２５２による活性信号）はレジスタ２２５をクリアし
、それためＡＬＬＪは次の出力信号２６ａ・・・２６ｎ
のため新しい２進数の総和を開始する。レジスタ２２６
の符号ビットが活性のとき、出力信号は接続部２５５を
介してラッチアレイ２５３へ送られる。ラッチアレイ２
５３は、第１７図の接給部２６ａ・・・２６ｎへ送られ
る出力信号がシーケンサ２５２の全サイクルの間出力と
して残るのを確実にし、シーケンサ２５２は出力アドレ
スバス２５４０を介して出ノＪアドレスをラッチアレイ
２５３へ送る。このように、接続部２５５の正しい出力
結果は相２６ａ・・・２６ｎの正しい出力へラッチされ
る。

動作において、第１７図の信号２５ａ・・・２５ｎはシ
ーケンサ２５２への活性入力信号として与えられる。た
とえば、第１図のセンサ１０が文字”Ａ”を表わすパタ
ーン１１を与えられれば、回路２５０への活性入力は文
字“Ａ　ＴＴのコンポーネントを表わす。接続部２５ａ
　、２５ｂおよび２５Ｃの活性信号は左対角線、左対角
線および水平線をそれぞれ示し、簡略化のため、これら
の３個の活性信号のみがヒン゛す１０へ与えられる文字
１１　Ａ　１１パターンを認識するために必要とされる
ものと想定ｆる。３Ｃ！の入力ｉｆｆ月２５８・２５ｃ
は、回路２５０の動作のこの特定サイクルの間活性であ
る全組の信（＋　２５　Ｂ・・・２５ｎのうらのその組
の信号を表わす。シーケンサ−２５２は最初にアドレス
バス２３２へ、活性入力信号２５ａの組合わせられたア
ドレスと出力信＠２６ａのアドレスとを送る。

コンピュータ９はこのアドレスコードでレジスタ２５１
ａを前もって罰当でたものと想定する。回路２４０〈第
１６図）のような比較回路はアドレスなアコードし、か
つこの比較回路によって、レジスタ２５１ａの内容がデ
ータバス２３３への出力として与えられる。

シーケンサ２５２はまたυ−ｆクルが始まるときに接続
部２５４ａを介してレジスタ２２５へ゛クリア信弓（￥
４１７図のＣＬｓ）を送る。　ＡＬｔＪ２２４による総
和に先立ち、この例では、レジス９２５１ａの内容がク
リアされたレジスタ２２５（′９なりち、零２進数）へ
加えられてまずサブトータルをレジスタ２２６へ与え、
次にレジスタ２２５へ与える。次に、シーケンサ２５２
は第１７図の活性入力信号２５ｂおよび出力信号２６ａ
のアドレスをレジスタプール２５１ａ・・・２５１ｎへ
送る。レジスタ２５１ｂはこれの組合わせられたコード
を割当てられていたものと想定すると、その内容がＡＬ
ＬＪ２２４へ伝送されて前に説明したような態様でレジ
スタ２２５およびレジスタ２２６に含まれるサブトータ
ルで総和される。最後に、第１７図に活性入力２５Ｃお
よび出力２６ａのアドレスはレジスタプールへ伝送され
、もしそのレジスタ２５１Ｃがこの組合わせられたアド
レスコードを割当てられていたならば、その内容は、順
次、ＡＬＵ２２４によって総和されてレジスタ２２５お
よび２２６に保持されるリーブトータルとなる。レジス
タ２２６の符号ピッ１〜が正であれば、活性信号が接続
部２５５を介してラッチアレイ２５３へ伝送される。

シーケンサ２５２はまたラッチ２５３へ出力アドレス、
この場合出力信＠２６ａのためのアドレス、を送る。接
続部２５５からの活性信号および信号２６ａのための出
力アドレスを与えられるラッチアレイ２５３は、活性出
力信号を接続部２６ａ上へ与え、かつそれをそこにラッ
チし、すなわち回路２５０のさらにそれ以降の動作の開
信号２６ａを伝送し続ける。

第１の出力信号２６ａの総和動作を完了した後、シーケ
ンサ２５２は第２の信号２６ｂのための総和動作を開始
する。まず、クロック信号がレジスタ２２５へ送られ、
その内容をクリアしてＡＬＵ２２４により新しい総和サ
イクルを開始する。順次、活性入力信号２５ａ　、２５
ｂおよび２５０のための次のアドレス（各々は信号２６
ｂのための出力アドレスと組合わせられる）はアドレス
バス２３２を介してレジスタプールへ伝送される。２５
１ａ　、２５１ｂおよび２５１Ｃ以外のレジスタは前も
ってこれらのアドレスコードを割当てられており、かつ
逐次、それらの内容を総和のためＡＬＵ２２４へ伝送す
ることによって応答する。その総和が正であれば、第１
７図の信号２６ｂは、接続部２５５を介してＡＬＵレジ
スタ２２６が送られた活性信号によって、かつ接続部２
５４ｃを介してシーケンサ２５２から送られる出力アド
レス信号によってラッチされる。

各々の出力接続部２６ａ・・・２６１１（第１７問）は
、順次、それ自体の総和サイクルを発生ずる。

ごのイクルはレジスタ２２５をクリアしかつ次に、その
出力信号接続部へ割当てられた各入力信号レジスタ２５
ａ・・・２５ｎの内容を加算する。このように、ＡＬＵ
総和回路のみがレジスタの内容を総和するために必要と
される。

より複雑な回路２５０にａ３いて、入力信＠２５ａ・・
・２５０は各々入力コンポーネントまたは特徴を表わす
個々のワイヤである必要はない。代わりに、活性入力信
号２５ａ・・・２５ｎは特定の入力コンボーネン１−ま
たは特徴の２進コードによって表わされてもよい。この
２進コードは組合わせられたアドレスの部分を形成する
。同様に、出カバターン識別２６ａ・・・２６ｎは実際
の信号に２進表示であってもよい。シーケンサ２５２は
、接続部２５５が付勢されるときはいつでも、出力信号
のアドレスを接続部２６ａ・・・２６ｎへ送る。この形
式の回路２５０は必ず直列態様で作動し、各活性入力信
号２５ａ・・・２５ｎのアドレスは回路２５０へ交互に
伝送され、かつ各出力信号２６ａ・・・２６ｎのアドレ
スは回路２５０から逐次伝送される。直列動作はゆっく
りであるが、非常にうまく機能し、かつ時間が問題でな
いときは用いられることができる。しかしながら、それ
は他の重要な利点を有する。この特徴のディジタルエン
コーディングによって、比較的少ない接続部２５ａ・・
・２５０および２６ａ・・・２６０は第２図の回路２１
Ａ・・・２１Ｎ間で入力／出力車−Ｉ・を接続すること
ができる。

負型的なハイブリッド回路２１に対しては１００個の入
力および出力接続部を必要とする代わりに、回路２５０
（その入力および出力信号はディジタル的にコード化さ
れている）は同数の入力コンポーネント２５ａ・・・２
５ｎおよび出力識別２６ａ・・・２６ｎのための６個の
接続部のみしか必要でない。

先に、第８図、第９図、第１０図、第１１図、第ｉａｖ
！Ｊおよび第１９図に関して、プリプロセサ回路は第７
図の回路２１のような自己組織化回路のために議論した
。上述のした回路２５０のよう、な直列にシーケンス動
作するディジタル回路のためのプリプロセサ回路は幾分
異なる形式をとってもよい。たとえば、プリプロセサ回
路のビクセルアレイは駆動されたビクセル１２３のアド
レスを伝送するためにディジタル的にコード化された信
号（たとえば、第８図の信号’＋　２１　）を有しても
よい。シーケンス動作は、ビクセル１２３のアレイが操
作されるようにこれらのアドレス信号について作動し、
各ビクセルは順次回路１２５ａ・・・１２５ｎような前
処理回路によって処理される。隣接するビクセルのＡＮ
ＤおよびＯＲ組合わせは、回路２５０のような回路が入
力信号２５ａ・・・２５ｎの直列的な総和を行なう態様
と同様に直列に行なわれてもよい。ただし、ＡＮＤまた
はＯＲ動作が総和動作に代わって行なわれる。このよう
に、プリプロセサ回路を含む第１図の自己組織化回路１
の全体の機能は並列態様よりもむしろ直列態様で行なわ
れる。

時間変化する情報（たとえば音響源からの音声情報）が
自己組織化回路により認識のため非常に高い周波数であ
るような場合には、それは、高速フーリエ変換のにうな
標準的な時間−周波数変換技術を用いてその構成周波数
にディジタル的に分解されてもよい。この場合、第１８
図のフィルタ２７０ａ・・・２７００のようなアナログ
フィルタは必要どされず、アナログ−ディジタル（Ａ／
Ｄコンバータ）および適当なディジタルフィルタのみが
要求される。ディジタルフィルタの出力は時間変化する
信号のパターンをｖｔＷｔするために並列にまたは直列
に自己組繊化回路１へ伝送されてもよい。

完全に直列な回路２５０と完全に並列な回路との間には
、数多くの中間的な変動がある。動作が交互になされ得
なければならない直列回路は、必然的に動作が逐次的に
なされる必要のない並列回路よりも遅い。しかしながら
、直列回路はＩ１０ボート（上述した）を減少するため
のアドレスのディジタルエンコーディングのような他の
利点を有する。回路２３０のような他の回路は直列およ
び並列回路の両方のエレメントを有している。回路２３
０において、各出力接続部２６ａ・・・２６０は他の出
力接続信号に並列に機能する信号を有するが、しかしな
がら各入力信号２５ａ・・・２５ｎはＡＬＵ２５４ａ・
・・２５４０に正しい総和を与えるようにコーグ２３１
によって直列に処理される。

ここに開示した発明は回１Ｂ　２５０のような純粋に直
列な回路と、回路２゛１のような杓粋に並列な回路との
間の変動を併合しようと意図するものである。

前述した説明はパターン認識分野におけるこの発明の概
念の用途を強調する。しかしながら、センサ１０はマイ
クブロセザに関連するＲＡＭ、ＲＯＭおよびＦ　ＲＯＭ
を含み得る、制御されるべきものの一部であってもよい
ことを理解されたい。

事実、第１図の自己組織化回路１もまたそのように含ま
れることができる。この状況で、センサ１０はテレビジ
ョンカメラであってもよい（たとえば、Ｂｌｒｋほかの
特許第１１．１／１６．９２４号を参照）。上述したデ
ィーヂングプロセνは前述したように、コンピュータ９
を介して行なわれるが、人間のオペレータからの手頃な
入力がコンピュータを介して作動した状態で行なわれる
。

この発明のこれらおよびさらに他の変形は、当業者よっ
て行なわれるであろうし、かつそのＪ、うな変形の１べ
ては前掲の特許請求の範囲に規定されるこの発明の範囲
内にあるものと見なされる。

【図面の簡単な説明】

第１図はこの発明の自己組繊化回路を含むシステムの図
解図である。 第２図は第１図の自己組織化回路がとることができる一
形式の図解図であり、かつブリブロサ回路および複数個
の９７回路またはレベル回路を含む自己組織化回路を示
１゜ 第３図は多重入力総和接続の概略図である。 第４Ａ図はその速記記号が第４Ｂ図に示されるインバー
タの図解図である。 第５Ａ図は第５Ｂ図にその速記記号が示される伝送ゲー
トの図解図である。 第６Ａ図は第６Ｂ図にその速記記号が示されるアイシタ
ルーアナログ変換器（ＤＡＣ）の図解図である。 第７Ａ図は第１図のサブ回路またはレベル回路がとり得
る一形式の図解図である。 第７ｔ３図は第１図のコンピュータのフローヂャートで
ある。 第８図は光学センサのアレイと組合わせられたプリプロ
セサ回路を図解的に示す。 第９図は第８図の回路がとり得る一形式を図解的にかつ
成る程度詳細に示す。 第１０Ａ図、第１０Ｂ図、第１０Ｃ図および第１１図は
第９図の回路の変形例の図解図である。 第１２図は第７Ａ図の回路の変形例の図解図である。 第１３図は第６Ａ図の回路の変形例の図解図である。 第１４図および第１５図は第７Ａ図の回路の変形例の図
解図である。 第１６図は簡単なデコーディングマスク回路を図解的に
承り。 第１７図は第１５図の回路の変形例を図解的に示す。 第１８図はこの発明の自己組織化回路に導入される前に
作用される特開変化する情報（づなわち＠四エネルギ）
を受番ノる回路を図解的に示す。 第１９図は第９図の回路のさらに他の変形例の図解図で
ある。 図におい°（，１は自己組織化回路、１０はセンサ、９
は外部ソース、１４は被制御体、２０はプリプロセリ−
回路、２１Ａ、２１Ｂ・・・２１Ｎはレベル回路、２Ｇ
は接続部、６０はディジタルアナログ変換器、６３ａ　
、６３ｂ・・・６３０は転送ゲート、６７はアップダウ
ンカウンタ、１２２はピクセルアレイ、１２５ａ・・・
１２５ｎはプリプロセササブ回路を示す。 第７Ａｉ 第７Ｂ図 第８図 算９図 埠１４ １−一一一−−−−−−−−−− う クラλ 八ＬＬＩ

Claims (1)

1. 【特許請求の範囲】 （１）　入力を検知し、出力信号を与えるように作動可
   能なトランスジューサ手段と、前記出力信号を受けるよ
   うに接続され、かつ前記入力の構成要素を分析し前記入
   力に関連の出力信号を与えるように作動可能な自己組織
   化回路手段と、 変形入力を自己組織化回路手段に与えるように接続され
   る手段とを備え、前記変形入力は前記自己１ｇ組織化路
   手段による入力の不正確な分析によって生じた出力信号
   のエラーを補正する働きをする、システム。 （２）！−ランスジューサ手段は光を含む情報を電気的
   なアナログ信号として受入れるように作動可能で、その
   アナログ信号を２進ディジタル信号に変換するようにさ
   れたセンサである、特許請求の範囲第１項記載のシステ
   ム。 （３）　自己Ｉｎｎ織目回路複数個のザブ回路またはレ
   ベルを含み、各サブ回路またはレベルは成る他のサブ回
   路またはレベルからメツセージを受け、かつ成る他のサ
   ブ回路またはレベルへメツセージを与えるように接続さ
   れる、特許請求の範囲第１項記載のシステム。 （４）　自己組織化回路はさらに前記出力信号′１をそ
   こへの入力として受けるように接続されたプリプロセサ
   回路を含み、このプリプロセサは前記入力を処理して前
   記出力信号を前もってより良く組織化してその構成要素
   の分析を改善または簡略化する・ようにされている、特
   許請求の範囲第３項記載のシステム。 （５）　情報を含む入力信号を検知するためのトランス
   ジューサ手段を備え、そのトランスジューサ手段はその
   入力を出力信号に変換するように作動自在であり、 前記出力信号を受けるように接続され、かつその構成要
   素のパターンを分析し前記情報によって、少なくとも部
   分的に成形された出力信号を与えるよう作動可能な自己
   組織化回路手段と、自己組織化回路手段へ変形入力を与
   えるように接続される手段とを備え、前記変形入力は前
   記自己組織化回路手段による不正確な分析によって生じ
   る出力信号パターンのエラーを補正づる働きをする、シ
   ステム。 （６）　信号形式の人力情報を受けるように接続され、
   かつその構成要素のパターンの分析を行ない入力信号か
   ら前記情報を抽出しかつ前記情報に関連の出力信号を与
   えるように作動可能な自己組織化回路手段と、 変形入力を自己組織化回路手段へ与えるように接続され
   る手段とを備え、前記変形パノＪは自己組織化回路手段
   の不正確な分析によって生じる出力信号パターンのエラ
   ーを補正する働きをする、システム。 （７）　前記信号は電気信号である、特許請求の範囲第
   ６項記載のシステム。 （８）　入力情報の構成要素を表わす複数個の入力信号
   を受Ｇノるように接続され、かつ構成要素のパターンに
   ついて各構成要素が有する影響を組合わせることによっ
   て構成要素のパターンの表示を行なうように作動可能な
   自己組織化回路手段を備え、 前記自己組織化手段は前記パターンに関連の出力信号を
   与えるように作動可能であり、かつ前記入力情報の正確
   なおよび不正確な識別によって生じる構成要素のパター
   ンについて各構成要素が有する影響を変化させることに
   よって前記自己組織化回路手段を変形するように接続さ
   れた補正手段をさらに備えた、システム。 く９）　前記自己ＩＩＲ化回路手段は、構成要素のパタ
   ーンについて各構成要素が有する影響を組合わせるため
   の１次的なアナログ手段を含む、特許請求の範囲第８項
   記載のシステム。 （１０）　前記自己Ｉｎｎ織目回路手段入力情報の構成
   要素の複数個の可能なパターンの間で識別を行ない、前
   記識別に耕づき複数個の出力信号を与える、特許請求の
   範囲第８項記載のシステム。 （１１）　前記自己組織化回路手段は構成要素のパター
   ンについて各構成要素が有する影響を組合わせるための
   ディジタル手段を主として用いる、特許請求の範囲第８
   項記載のシステム。 （１２）　自己組織化回路手段は時間変化入力情報を受
   け、かつ前記入力情報の構成要素のパターンのその識別
   もまた時間とともに変化する、特許請求の範囲１８項記
   載のシステム。 （１３）　前記自己組織化回路手段は前記入力情報の構
   成要素の影響を同時に組合わ仕ることによって前記パタ
   ーンの前記識別を行なう、特許請求の範囲第８項記載の
   システム。 （１４）　前記自己ｔｌｉ織化回路手段は前記入力情報
   の構成要素の影響を逐次的に組合わＵることによって前
   記パターンの識別を行なう、特許請求の範囲第８項記載
   のシステム。 （１５）　　ｍ成要素のパターンについて各連続づる要
   素の影響を有する前記補正手段は二１−マチイック、水
   力的、化学的、光学的、磁気的または静電的手段を含む
   （但しこれらに限られない）非電気的手段によって変化
   される、特許請求の範囲第８項記載のシステム。 （１６）　入力情報が非電気的であり、電気的なトラン
   スジューサ手段によって電気的な入力情報に変換される
   、特許請求の範囲第８項記載のシステム。 （１７）　複数個の前記自己組織化手段は、１つの自己
   組織化回路の出力信号が他の自己組織化回路のための入
   力情報の部分となり、かつ前記補正手段は前記複数個の
   自己組織化回路の任意のものの入力情報の正確なかつ不
   正確な識別に基づき各前記自己＠織目回路の構成要素の
   パターンについて各構成要素が有する影響を変化させる
   ように構成される、特許請求の範囲第８項記載のシステ
   ム。 （１８）　装置が受けた入力情報を変更するため入力情
   報の構成要素のパターンの前記識別を用いるｔｉ置へ組
   み入れられる、特許請求の範囲第８項記載のシステム。 （１９）　構成要素のパターンについて各構成要素が有
   する初ｍ彰管がランダムに選択される、特許請求の範囲
   第８項記載のシステム。 （２０）　自己組織化回路はさらに、入力として前記複
   数個の入力信号を受けるように接続されたブリプロセサ
   回路を含み、そのプリプロセ１Ｊは前記入力信号を処理
   して、前記入力情報の識別を改善または簡略化する前記
   入力情報の構成要素を与えるようにされている、特許請
   求の範囲第８項記載のシステム。