JPS598837B2 - エキシヨウマトリクスヒヨウジソウチ ノ クドウソウチ - Google Patents
エキシヨウマトリクスヒヨウジソウチ ノ クドウソウチInfo
- Publication number
- JPS598837B2 JPS598837B2 JP12964875A JP12964875A JPS598837B2 JP S598837 B2 JPS598837 B2 JP S598837B2 JP 12964875 A JP12964875 A JP 12964875A JP 12964875 A JP12964875 A JP 12964875A JP S598837 B2 JPS598837 B2 JP S598837B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- scanning
- voltage
- driving
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
本発明は液晶マトリクスパネルを駆動する駆動装置に関
するものである。
するものである。
液晶は電圧を印加すると光の透過率が変化するという性
質をもつ。
質をもつ。
この性質を利用して、液晶を用いた文字表示装置、図形
表示装置、中間調を有する画像表示装置などの表示装置
の開発研究が行われている。液晶表示装置の駆動には、
通常、線順次走査によるマトリクス駆動法が用いられて
いる。第1図は液晶マトリクスパネルの構造の一例を示
したものである。
表示装置、中間調を有する画像表示装置などの表示装置
の開発研究が行われている。液晶表示装置の駆動には、
通常、線順次走査によるマトリクス駆動法が用いられて
いる。第1図は液晶マトリクスパネルの構造の一例を示
したものである。
Aは上面図、Bは断面図である。厚さ数1771の2枚
のガラス板1と2の表面に帯状電極3と4を形成する。
3は透明電極、4は透明または金属反射電極である。
のガラス板1と2の表面に帯状電極3と4を形成する。
3は透明電極、4は透明または金属反射電極である。
2枚のガラス板は厚さ10〜数十ミクロンのスペーサ5
を介して接着され、空隙6には液晶が満されている。
を介して接着され、空隙6には液晶が満されている。
液晶の表示の原理は、電界を印加しない時透明であるが
、電界を印加すると白濁して不透明になる動的散乱モー
ド(DSM)と、液晶の分子配列によつて光の複屈折性
あるいは旋光性をもち、電界によつて分子配列を制御で
きる電界効果モード(FEM)がある。
、電界を印加すると白濁して不透明になる動的散乱モー
ド(DSM)と、液晶の分子配列によつて光の複屈折性
あるいは旋光性をもち、電界によつて分子配列を制御で
きる電界効果モード(FEM)がある。
本発明はDSM、、FEMのいずれにも適用することが
できる。第2図Aに示すように、第1図に示した液晶セ
ルTに信号源8を接続して駆動する。
できる。第2図Aに示すように、第1図に示した液晶セ
ルTに信号源8を接続して駆動する。
このとき、印加電圧に対する液晶の透過光強度はBに示
すよ・ うになる。液晶&A直流駆動を行うと寿命が短
いため、通常、方形波による交流駆動が行われている。
印加電圧は実効値であり、透過光強度は駆動波形に依存
しない。第2図Bにおいて、印加電圧をOからあげてい
くと、Tを越えたところで透過光強度は急減に変化する
。
すよ・ うになる。液晶&A直流駆動を行うと寿命が短
いため、通常、方形波による交流駆動が行われている。
印加電圧は実効値であり、透過光強度は駆動波形に依存
しない。第2図Bにおいて、印加電圧をOからあげてい
くと、Tを越えたところで透過光強度は急減に変化する
。
VTをしきい値電圧(スレツシヨルド電圧)という。印
加電圧がVT以下の場合、液晶は非点灯状態、VTを越
えた場合点灯状態という。VTはFEMでは1〜6V,
.DSMでは6〜8である。第1図の液晶マトリクスに
おいて、電極3と4に信号電圧を印加した時、その交点
に印加される電圧がVT以下ならば液晶は点灯しないが
、VTを越えると点灯する。
加電圧がVT以下の場合、液晶は非点灯状態、VTを越
えた場合点灯状態という。VTはFEMでは1〜6V,
.DSMでは6〜8である。第1図の液晶マトリクスに
おいて、電極3と4に信号電圧を印加した時、その交点
に印加される電圧がVT以下ならば液晶は点灯しないが
、VTを越えると点灯する。
電極3と4の交点が1つの画素となる。第3図は第1図
の液晶マトリクスの等価回路を示したものである。
の液晶マトリクスの等価回路を示したものである。
水平方向電極(以下走査電極あるいは走査線という)を
Yi(1=1、2、3、4)、垂直方向電極(以下信号
電極という)をXj(j=1、2、3、4)とする。Y
i電極とXj電極の交点Zijは画素を表わす。以下、
従来知られている線順次走査によるマトリクスの駆動法
について説明する。第3図は線順次走査による液結マト
リクスの駆動法の原理を示したものである。
Yi(1=1、2、3、4)、垂直方向電極(以下信号
電極という)をXj(j=1、2、3、4)とする。Y
i電極とXj電極の交点Zijは画素を表わす。以下、
従来知られている線順次走査によるマトリクスの駆動法
について説明する。第3図は線順次走査による液結マト
リクスの駆動法の原理を示したものである。
走査電極Y2を選択して3/3V0なる電圧を印加し、
同時に信号電極X1とX3を選択して−1/3V0なる
電圧を印加すると、交点の画素Z2lとZ23にはV。
なる電圧が印加される。VO>VTとすればZ2lとZ
23は点灯する。非選択電極を開放にすると、表示パタ
ーンの内容によつては、選択電極からのまわり込み電流
によつて、Z2lとZ23以外の画素にもTを越える電
圧が印加されて点灯することがある。
同時に信号電極X1とX3を選択して−1/3V0なる
電圧を印加すると、交点の画素Z2lとZ23にはV。
なる電圧が印加される。VO>VTとすればZ2lとZ
23は点灯する。非選択電極を開放にすると、表示パタ
ーンの内容によつては、選択電極からのまわり込み電流
によつて、Z2lとZ23以外の画素にもTを越える電
圧が印加されて点灯することがある。
この現象はクロストークとよばれている。クロストーク
を防ぐためには、非選択電極にもバイアス電圧を印加す
る必要がある。第3図において、非選択走査電極には0
V、非選択信号電極には1/3V0なるバイアス電圧を
印加する。
を防ぐためには、非選択電極にもバイアス電圧を印加す
る必要がある。第3図において、非選択走査電極には0
V、非選択信号電極には1/3V0なるバイアス電圧を
印加する。
このとき、選択点Z2,とZ23以外のすべての画素に
は1/30なる電圧が印加される。したがつて、つぎの
条件を満すようにV。を決定すれば、クロストークのな
い鮮明な表示を行うことができる。1/3V0くT<V
O(1) 走査電極、信号電極の両方が選択された交点の画素Z2
lとZ23を選択点、いずれか一方が選択された交点の
画素ZllFZ3lラZ4l9Zl8yZ33,Z43
を半選択点、いずれも選択されない交点の画素を非選択
点という。
は1/30なる電圧が印加される。したがつて、つぎの
条件を満すようにV。を決定すれば、クロストークのな
い鮮明な表示を行うことができる。1/3V0くT<V
O(1) 走査電極、信号電極の両方が選択された交点の画素Z2
lとZ23を選択点、いずれか一方が選択された交点の
画素ZllFZ3lラZ4l9Zl8yZ33,Z43
を半選択点、いずれも選択されない交点の画素を非選択
点という。
走査電極をYl,Y2,Y3,Y4の順に順次選択し、
信号電極には表示パターンに応じた信号を印加すること
により表示が行われる。
信号電極には表示パターンに応じた信号を印加すること
により表示が行われる。
第1図および第3図に示した液晶マトリクスは走査電極
および信号電極ともに4本の場合であるが、一般にはよ
り多数の電極によつて構成される。第4図に、従来より
知られているクロストークを防ぎ、交流駆動となる液晶
マトリクスの駆動波形の一般形を示す。
および信号電極ともに4本の場合であるが、一般にはよ
り多数の電極によつて構成される。第4図に、従来より
知られているクロストークを防ぎ、交流駆動となる液晶
マトリクスの駆動波形の一般形を示す。
以下、第4図を用いて説明する。走査電極に印加する電
圧をVy、信号電極に印加する電圧をVxとすると、両
電極の交点の液晶に印加される電圧はy−xとなる。
圧をVy、信号電極に印加する電圧をVxとすると、両
電極の交点の液晶に印加される電圧はy−xとなる。
走査線を選択した時y=(1−1/a)VO、非選択の
時Vy=Oを印加する。信号電極を選択した時Vx−一
1/AvOl非選択のときx=1/AVOを印加する。
ここで走査線数をN本とすると、aは次の条件を満した
時最適駆動条件となることが知られている。aは1より
大となる。
時Vy=Oを印加する。信号電極を選択した時Vx−一
1/AvOl非選択のときx=1/AVOを印加する。
ここで走査線数をN本とすると、aは次の条件を満した
時最適駆動条件となることが知られている。aは1より
大となる。
画素に印加される電圧の絶対値は、選択点A1ではV。
、半選択点B1では(1−2/a)VO.Clでは1/
AVO、非選択点D1ではし/AVOとなる。以上の説
明は線順次走査を行うとき第1フレームにおける動作で
あるが、第2フレームでは各電極に印加する電圧の極性
を反転させれば、液晶は2フレームで交流駆動となる。
つぎに、第5図に1つの画素に印加される信号電圧波形
の時間的変化の例を示す。
、半選択点B1では(1−2/a)VO.Clでは1/
AVO、非選択点D1ではし/AVOとなる。以上の説
明は線順次走査を行うとき第1フレームにおける動作で
あるが、第2フレームでは各電極に印加する電圧の極性
を反転させれば、液晶は2フレームで交流駆動となる。
つぎに、第5図に1つの画素に印加される信号電圧波形
の時間的変化の例を示す。
Y2は第3図においてY2に印加される電圧、VXl,
VX2はそれぞれX1およびX2に印加される信号電圧
である。VZ2lはZ2l(選択点)に印加される信号
電圧、VZ22はZ22(非選択点)に印加される信号
電圧である。第5図より選択点に印加される実効電圧を
VSl、非選択点に印加される実効電圧をVS2とする
と(5)式を満足するように。
VX2はそれぞれX1およびX2に印加される信号電圧
である。VZ2lはZ2l(選択点)に印加される信号
電圧、VZ22はZ22(非選択点)に印加される信号
電圧である。第5図より選択点に印加される実効電圧を
VSl、非選択点に印加される実効電圧をVS2とする
と(5)式を満足するように。
を設定することにより、選択点だけを点灯させることが
できる。つぎに、第6図に示すように、走査電極が選択
されている時間内に、xが−1/AVOの値をとる時間
Trを制御することにより、液晶に印加される実効電圧
を制御することができる。このような方法によれば、テ
レビ画像のように中間調をもつ画像表示が可能となる。
第4図および第5図の駆動波形は、第6図でTp=oの
場合に相当する。第7図は1フレームで交流駆動となる
駆動波形である。この場合も(2)〜(5)式を適用す
ることができる。T,を制御することにより中間調をも
つ画像表示が可能である。第6図あるいは第7図より、
走査線駆動回路は±(1−1/a)VOおよび0Vの3
つの電圧レベルを発生することが必要であり、信号電極
駆動回路は±1/AVOの2つの電圧レベルを発生する
ことが必要である。
できる。つぎに、第6図に示すように、走査電極が選択
されている時間内に、xが−1/AVOの値をとる時間
Trを制御することにより、液晶に印加される実効電圧
を制御することができる。このような方法によれば、テ
レビ画像のように中間調をもつ画像表示が可能となる。
第4図および第5図の駆動波形は、第6図でTp=oの
場合に相当する。第7図は1フレームで交流駆動となる
駆動波形である。この場合も(2)〜(5)式を適用す
ることができる。T,を制御することにより中間調をも
つ画像表示が可能である。第6図あるいは第7図より、
走査線駆動回路は±(1−1/a)VOおよび0Vの3
つの電圧レベルを発生することが必要であり、信号電極
駆動回路は±1/AVOの2つの電圧レベルを発生する
ことが必要である。
(2)式よりa〉1であるからァとXの間にはつぎの関
係がある。ただし、Ivyiは選択時の値である。
係がある。ただし、Ivyiは選択時の値である。
(2)〜(5)式より。の値が決まるので、:Vyiお
よび1vx1の値を決定することができる。VOは(2
)〜(5)式より走査線数Nと液晶のスレツシヨルド電
圧VTに依存する。大画面の液晶表示装置においては、
Nは数百本である。VTは1〜8Vの値をとる。1例と
して、N−100、T=6とすると、1y:一42V、
1vxI=4。
よび1vx1の値を決定することができる。VOは(2
)〜(5)式より走査線数Nと液晶のスレツシヨルド電
圧VTに依存する。大画面の液晶表示装置においては、
Nは数百本である。VTは1〜8Vの値をとる。1例と
して、N−100、T=6とすると、1y:一42V、
1vxI=4。
2Vとなる。
また、N=100、VT=1Vとすると、IvyI=7
、Ivxl−0.7となる。±0.7Vという低電圧を
正確に発生する液晶駆動回路は、従来知られていない。
第8図は液晶マトリクスを構成する1つの画素を示した
ものである。
、Ivxl−0.7となる。±0.7Vという低電圧を
正確に発生する液晶駆動回路は、従来知られていない。
第8図は液晶マトリクスを構成する1つの画素を示した
ものである。
9は走査電極駆動回路(以)
下Yドライバという)、10は信号電極駆動回路(以下
Xドライバという)、11は液晶を抵抗ROと容量C。
Xドライバという)、11は液晶を抵抗ROと容量C。
で表わした等価回路である。第8図において、第6図の
第1フレームに示したVy=0の状態を考える。Vxは
時間Tpの間は−1/AVOであるから、容量C。は1
/AVOなる電圧で充電されている。時間Tpが経過す
るとVxは1/AVOになるので、容量C。に充電され
ている電荷により、Yドライバの出力端子電圧は上昇し
て2/AVOになる。クロストークを防ぐためには、y
はOを保持することが必要であり、COの電荷を放電さ
せる必要がある。この放電電流はXドライバから供給さ
れ、Yドライバに吸収される。一方、第2フレームでは
、y=OのときVxは1/ADOから−1/AVOに変
化するので、Yドライバの出力端子電圧は容量C。
第1フレームに示したVy=0の状態を考える。Vxは
時間Tpの間は−1/AVOであるから、容量C。は1
/AVOなる電圧で充電されている。時間Tpが経過す
るとVxは1/AVOになるので、容量C。に充電され
ている電荷により、Yドライバの出力端子電圧は上昇し
て2/AVOになる。クロストークを防ぐためには、y
はOを保持することが必要であり、COの電荷を放電さ
せる必要がある。この放電電流はXドライバから供給さ
れ、Yドライバに吸収される。一方、第2フレームでは
、y=OのときVxは1/ADOから−1/AVOに変
化するので、Yドライバの出力端子電圧は容量C。
に蓄種されている電荷により−a/20になる。Vyが
Oを保持するためには、容量C。を充電する必要がある
。この充電電流はYドライバから供給され、Xドライバ
に吸収される。したがつて、Yドライバは出力電圧yが
0Vのとき、電流を供給し、かつ電流を吸収する能力を
有する必要がある。
Oを保持するためには、容量C。を充電する必要がある
。この充電電流はYドライバから供給され、Xドライバ
に吸収される。したがつて、Yドライバは出力電圧yが
0Vのとき、電流を供給し、かつ電流を吸収する能力を
有する必要がある。
y=±(1−1/a)VO、Vx−±1/AVOのいず
れの電圧レベルを発生している場合においても、Yドラ
イバおよびXドライバは電流を供給し、かつ吸収する能
力を必要とすることは明らかである。第5図に示したよ
うに、走査線の非選択時間は選択時間にくらべてはるか
に長いことが一般的であるので、非選択時にyは正確に
Oに保持されないと、画素に加わる実効電圧に誤差が生
じて、鮮明な表示ができない可能性がある。
れの電圧レベルを発生している場合においても、Yドラ
イバおよびXドライバは電流を供給し、かつ吸収する能
力を必要とすることは明らかである。第5図に示したよ
うに、走査線の非選択時間は選択時間にくらべてはるか
に長いことが一般的であるので、非選択時にyは正確に
Oに保持されないと、画素に加わる実効電圧に誤差が生
じて、鮮明な表示ができない可能性がある。
したがつて、非選択時にVyを0Vに保持することは重
要である。3つの電圧レベルとして士(1−1/a)0
および0Vを発生し、それぞれの電圧レベル発生電流を
供給し、かつ吸収する能力を有する液晶マトリクス駆動
回路は、従来、適当な回路が知られていない。
要である。3つの電圧レベルとして士(1−1/a)0
および0Vを発生し、それぞれの電圧レベル発生電流を
供給し、かつ吸収する能力を有する液晶マトリクス駆動
回路は、従来、適当な回路が知られていない。
本発明の目的は、液晶マトリクスにおいて、大きさの等
しい正、負の2つの低電圧を安定に発生する信号電極駆
動回路と、大きさの等しい正、負の電圧および正確に0
Vの3つの電圧レベルを発生し、0V発生時においては
、電流を供給し、かつ吸収する能力を有する走査電極駆
動回路を提供するにある。
しい正、負の2つの低電圧を安定に発生する信号電極駆
動回路と、大きさの等しい正、負の電圧および正確に0
Vの3つの電圧レベルを発生し、0V発生時においては
、電流を供給し、かつ吸収する能力を有する走査電極駆
動回路を提供するにある。
本発明は、信号電極駆動回路においては、正と負の電源
と抵抗とトランジスタによる定電流発生回路を使用し、
出力トランジスタのベースを定電流駆動することにより
、絶対値の等しい正、負の低電圧を発生させた。
と抵抗とトランジスタによる定電流発生回路を使用し、
出力トランジスタのベースを定電流駆動することにより
、絶対値の等しい正、負の低電圧を発生させた。
また、走査電極駆動回路においては、上記信号電極駆動
回路と同じ回路構成にして、絶対値の等しい正、負の電
圧を発生させ、さらに正、負の電源と抵抗と4個のダイ
オードを使用して、正確に0Vの電圧を発生させ、かつ
、電流供給能力と電流吸収能力を有するようにした。第
9図は本発明による信号電極駆動回路10の実施例であ
る。+Vl,−2(V2〉0)および+3,−V3(3
≧0)は電源、T1〜T6はトランジスタである。Fl
,f2は表示パターンによつて決まる論理入力であり、
0と1の値をとり、例えばTTLのような論理回路の出
力を接続される。f1=1ならばF2=0、F2=1な
らばf1=Oであり、Oのときトランジスタ回路の入力
には0、1のとき+Viが印加される。第9図において
、F,−1の場合について考える。
回路と同じ回路構成にして、絶対値の等しい正、負の電
圧を発生させ、さらに正、負の電源と抵抗と4個のダイ
オードを使用して、正確に0Vの電圧を発生させ、かつ
、電流供給能力と電流吸収能力を有するようにした。第
9図は本発明による信号電極駆動回路10の実施例であ
る。+Vl,−2(V2〉0)および+3,−V3(3
≧0)は電源、T1〜T6はトランジスタである。Fl
,f2は表示パターンによつて決まる論理入力であり、
0と1の値をとり、例えばTTLのような論理回路の出
力を接続される。f1=1ならばF2=0、F2=1な
らばf1=Oであり、Oのときトランジスタ回路の入力
には0、1のとき+Viが印加される。第9図において
、F,−1の場合について考える。
このときトランジスタTl,T2,T3は導通(オン)
する。トランジスタが飽和したとき、ベース・エミツタ
間の電圧をIVBESIlコレクタ・エミツタ間の電圧
を1vcEs1とすると、一般にこれらの値は小さいの
で近似的に0とみなすことができる。T1がオンしたと
き飽和するように回路定数を決定すれば、T1のコレク
タ電圧はOになるのでT2のエミツタ電圧も0Vになる
。
する。トランジスタが飽和したとき、ベース・エミツタ
間の電圧をIVBESIlコレクタ・エミツタ間の電圧
を1vcEs1とすると、一般にこれらの値は小さいの
で近似的に0とみなすことができる。T1がオンしたと
き飽和するように回路定数を決定すれば、T1のコレク
タ電圧はOになるのでT2のエミツタ電圧も0Vになる
。
T2のエミツV ・夕には定電流]が流れ
、この電流はコレクタ電R1流にほぼ等しく、R2に流
れる電流は無視できるほど小さいものであれば、出力ト
ランジスタT3のベース電流となる。
、この電流はコレクタ電R1流にほぼ等しく、R2に流
れる電流は無視できるほど小さいものであれば、出力ト
ランジスタT3のベース電流となる。
すなわち、T,のベースはV2定電流−で駆動されるの
で、出力端子に供給すR1る電流が最大となる時にも、
T3は飽和するように2とR1を決定すれば出力電圧V
xはつぎの式で与えられる。
で、出力端子に供給すR1る電流が最大となる時にも、
T3は飽和するように2とR1を決定すれば出力電圧V
xはつぎの式で与えられる。
Vx=3
(7)
V3≧0であるからVxの下限値は0Vであり、このと
きT2は飽和する。
きT2は飽和する。
第8図に示したC。
に蓄積されている電荷によりVxがV3より低くなると
、T,はC。に電流を供給して充電を行い、VxはV3
に保持される。VxがV3より高くなるとT3のコレク
タ・ベース間のPN接合は順方向バイアスとなるので、
COの放電電流はT3のコレクタから流れ込んでT2に
吸収され、Vxは3に保持される。次にF2=・1の場
合は、T4,T5,T6がオンして、出力トランジスタ
T6のベースは定電流一R3で駆動される。
、T,はC。に電流を供給して充電を行い、VxはV3
に保持される。VxがV3より高くなるとT3のコレク
タ・ベース間のPN接合は順方向バイアスとなるので、
COの放電電流はT3のコレクタから流れ込んでT2に
吸収され、Vxは3に保持される。次にF2=・1の場
合は、T4,T5,T6がオンして、出力トランジスタ
T6のベースは定電流一R3で駆動される。
出力端子から吸収する電流が最大となつてもT6は飽和
するようにV1とR3を決定すれば、V,xはつぎの式
で与えられる。Vx=−V3(8) Vxの上限値は0Vであり、このときT,は飽和する。
するようにV1とR3を決定すれば、V,xはつぎの式
で与えられる。Vx=−V3(8) Vxの上限値は0Vであり、このときT,は飽和する。
T6は第8図に示したC。の放電電流を吸収すると同時
に、COの充電電流を供給する能力を有することは明ら
かであり、xは−V3に保持される。第9図においてV
3=1/AvOに設定すれば、第6図に示した駆動波形
Vxを満足する。
に、COの充電電流を供給する能力を有することは明ら
かであり、xは−V3に保持される。第9図においてV
3=1/AvOに設定すれば、第6図に示した駆動波形
Vxを満足する。
1VBES1および1vcEs1を考慮した場合も、T
3およびT6のベースは定電流で駆動されることは明ら
かである。
3およびT6のベースは定電流で駆動されることは明ら
かである。
このとき出力電圧は!VxI=V3−IVCESIとな
るが、V3−%VCESl=1/AVOとなるようにV
3を設定すれば、第6図に示した駆動波形xを満足する
ことは明らかである。R2およびR4はT3およびT6
の蓄積時間を短縮するためのものである。負荷抵抗RL
は除いてもさしつかえない。第10図は本発明による走
査電極駆動回路9の実施例である。
るが、V3−%VCESl=1/AVOとなるようにV
3を設定すれば、第6図に示した駆動波形xを満足する
ことは明らかである。R2およびR4はT3およびT6
の蓄積時間を短縮するためのものである。負荷抵抗RL
は除いてもさしつかえない。第10図は本発明による走
査電極駆動回路9の実施例である。
T,〜Tl2で構成される回路は、第9図の回路と原理
的に同じである。Gl,g2は走査信号であり、走査電
極が選択されると1になる。ただし、g1とG2は同時
に1になることはない。g1=1のとき、出力トランジ
スタT,はオンして、Vy=V4−1VCESiとなる
。
的に同じである。Gl,g2は走査信号であり、走査電
極が選択されると1になる。ただし、g1とG2は同時
に1になることはない。g1=1のとき、出力トランジ
スタT,はオンして、Vy=V4−1VCESiとなる
。
G2−1のとき、出力トランジスタTl2がオンして、
y=一4+1VCES1となる。従つて1v41=(1
−1/a)VO−1VcEs1に設定すれば、第6図の
駆動波形におけるy(0出力時を除く)を満足する。か
つ、それぞれの電圧レベル出力時において、電流の供給
能力および吸収能力を有し、第8図に示したC。の充放
電を行い、Vyは士(1−1/a)oに保持されること
は明らかである。12は、正確に0Vを出力し、電流供
給能力および電流吸収能力を有する回路である。
y=一4+1VCES1となる。従つて1v41=(1
−1/a)VO−1VcEs1に設定すれば、第6図の
駆動波形におけるy(0出力時を除く)を満足する。か
つ、それぞれの電圧レベル出力時において、電流の供給
能力および吸収能力を有し、第8図に示したC。の充放
電を行い、Vyは士(1−1/a)oに保持されること
は明らかである。12は、正確に0Vを出力し、電流供
給能力および電流吸収能力を有する回路である。
4つのダイオードDl,D2,D3,D4は同時にオン
した時、順方向電圧降下Fは等しいものを使用する。
した時、順方向電圧降下Fは等しいものを使用する。
D1とD2の接続点はOに接続し、D3とD4の接続点
から出力をとり出す。g1−G2=O(走査線は非選択
)のときT,とTl2はオフする。
から出力をとり出す。g1−G2=O(走査線は非選択
)のときT,とTl2はオフする。
このとき、Dl,D2,D3,D4は同時にオンして、
抵抗R2を通して電源+1から一2に向つて電流が流れ
る。D1とD2の接続点はOであるからA点の電圧はD
1により+Fになる。B点の電圧は、D3によりA点の
電圧よりF低くなるので、0になる。従つて、yを正確
にOすることができる。第8図に示したC。
抵抗R2を通して電源+1から一2に向つて電流が流れ
る。D1とD2の接続点はOであるからA点の電圧はD
1により+Fになる。B点の電圧は、D3によりA点の
電圧よりF低くなるので、0になる。従つて、yを正確
にOすることができる。第8図に示したC。
の電荷によりVyが0Vより低くなると、R,とD3を
通して電源1よりC。へ充電電流が供給されてyはOに
保持される。またC。の電荷によりyが0より高くなる
と、D4とR2を通してC。の゜放電電流は電源−V2
に吸収され、yは0Vに保持される。第9図、第10図
に示した駆動回路は、第7図の駆動波形におけるVx,
Vyも発生できることは明らかである。
通して電源1よりC。へ充電電流が供給されてyはOに
保持される。またC。の電荷によりyが0より高くなる
と、D4とR2を通してC。の゜放電電流は電源−V2
に吸収され、yは0Vに保持される。第9図、第10図
に示した駆動回路は、第7図の駆動波形におけるVx,
Vyも発生できることは明らかである。
第9図の本発明による信号電極駆動回路は、±1/AV
Oなる電圧を発生することができ、11/AvOlはO
の値をとることも可能である。
Oなる電圧を発生することができ、11/AvOlはO
の値をとることも可能である。
かつ、それぞれの電圧レベルを出力している時、電流供
給能力と電流吸収能力を有するので、出力電圧は1/A
VOあるいは−1/AVOに保持される。第10図の本
発明による走査電極駆動回路は、±(1−1/a)oお
よび0Vの3つの電圧レベルを発生することができ、か
つ、それぞれの電圧レベルを出力している時、電流供給
能力と電流吸収力を有するので、出力電圧は(1−1/
a)o、(1−1/a)oおよびOに保持される。第9
図、第10図の各回路を用いた本発明による液晶マトリ
クス駆動回路は、液晶マトリクスパネル上にクロストー
クのない鮮明な表示を行うために、極めて有効な手段を
与えるものである。
給能力と電流吸収能力を有するので、出力電圧は1/A
VOあるいは−1/AVOに保持される。第10図の本
発明による走査電極駆動回路は、±(1−1/a)oお
よび0Vの3つの電圧レベルを発生することができ、か
つ、それぞれの電圧レベルを出力している時、電流供給
能力と電流吸収力を有するので、出力電圧は(1−1/
a)o、(1−1/a)oおよびOに保持される。第9
図、第10図の各回路を用いた本発明による液晶マトリ
クス駆動回路は、液晶マトリクスパネル上にクロストー
クのない鮮明な表示を行うために、極めて有効な手段を
与えるものである。
第1図は液晶マトリクスパネルの構造図、第2図は液晶
の印加電圧と透過光強度の特性図、第3図は液晶マトリ
クスの等価回路図、第4図は液晶マトリクスの駆動波形
の一般形を示す図、第5図は液晶に印加される信号波形
の時間的変化を示す図、第6図は中間調を表示する液晶
マトリクスの駆動波形図、第7図は第6図の変形例を示
す図、第8図は液晶マトリクスを構成する一画素の等価
回路図、第9図は本発明による信号電極駆動回路の実施
例を示す図、第10図は本発明による走査電極駆動回路
の実施例を示す図である。
の印加電圧と透過光強度の特性図、第3図は液晶マトリ
クスの等価回路図、第4図は液晶マトリクスの駆動波形
の一般形を示す図、第5図は液晶に印加される信号波形
の時間的変化を示す図、第6図は中間調を表示する液晶
マトリクスの駆動波形図、第7図は第6図の変形例を示
す図、第8図は液晶マトリクスを構成する一画素の等価
回路図、第9図は本発明による信号電極駆動回路の実施
例を示す図、第10図は本発明による走査電極駆動回路
の実施例を示す図である。
Claims (1)
- 1 走査電極と信号電極でマトリクスを形成し、この両
電極間の空隙に液晶を満たし、このマトリクスを線順次
走査によつて駆動する液晶マトリクス表示装置において
;表示パターンによつて決まる同時には互に極性1、0
の反対な論理入力f_1およびf_2をそれぞれ入力す
る、抵抗とトランジスタで構成される2組の定電流発生
回路により、正と負の電源+V_3および−V_3にそ
れぞれのエミッタを接続し、かつ出力端xにそれぞれの
コレクタを共に接続した2つの出力トランジスタのベー
スを定電流駆動することにより、出力端xに絶対値の等
しい正、負の信号電極駆動電圧を発生させる信号電極駆
動回路と、同時には互に極性1、0が反対および互に0
の走査信号g_1およびg_2をそれぞれ入力する、抵
抗とトランジスタで構成される2組の定電流発生回路に
より、正と負の電源+V_4および−V_4にそれぞれ
のエミッタを接続し、かつ出力端yにそれぞれのコレク
タを共に接続した2つの出力トランジスタのベースを定
電流駆動することにより、出力端yに絶対値の等しい正
、負の走査電極駆動電圧を発生させ、更に正と負の電源
+V_1および−V_2間にブリッジ接続した4個のダ
イオードと抵抗とを直列に接続し、該ダイオードの2つ
の対応する中間接続点を接地および前記出力端yに接続
することにより、出力端yに前記走査信号g_1、g_
2が互に極性0(非選択時)のとき正確に零Vの走査電
極駆動電圧を発生させる走査電極駆動回路とを備えたこ
とを特徴とする液晶マトリクス表示装置の駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12964875A JPS598837B2 (ja) | 1975-10-28 | 1975-10-28 | エキシヨウマトリクスヒヨウジソウチ ノ クドウソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12964875A JPS598837B2 (ja) | 1975-10-28 | 1975-10-28 | エキシヨウマトリクスヒヨウジソウチ ノ クドウソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5253694A JPS5253694A (en) | 1977-04-30 |
| JPS598837B2 true JPS598837B2 (ja) | 1984-02-27 |
Family
ID=15014702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12964875A Expired JPS598837B2 (ja) | 1975-10-28 | 1975-10-28 | エキシヨウマトリクスヒヨウジソウチ ノ クドウソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598837B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60121935U (ja) * | 1984-01-27 | 1985-08-17 | 住友電気工業株式会社 | 剛体トロリ線 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0812345B2 (ja) * | 1990-05-01 | 1996-02-07 | スタンレー電気株式会社 | ドットマトリックス液晶ディスプレイの電源 |
-
1975
- 1975-10-28 JP JP12964875A patent/JPS598837B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60121935U (ja) * | 1984-01-27 | 1985-08-17 | 住友電気工業株式会社 | 剛体トロリ線 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5253694A (en) | 1977-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7486268B2 (en) | Gate driving apparatus and method for liquid crystal display | |
| JP3856048B2 (ja) | 同じ極性を有するmisトランジスタを用いるシフトレジスタの改良 | |
| US6052426A (en) | Shift register using M.I.S. transistors of like polarity | |
| US6005542A (en) | Method for driving a thin film transistor liquid crystal display device using varied gate low levels | |
| JP2006505824A (ja) | 液晶ディスプレイ用のフレーム・バッファ画素回路 | |
| JPH08251518A (ja) | 駆動回路 | |
| US6919874B1 (en) | Shift register using M.I.S. transistors and supplementary column | |
| JP4434628B2 (ja) | 液晶表示装置 | |
| JP3568615B2 (ja) | 液晶駆動装置,その制御方法及び液晶表示装置 | |
| JP2005531019A (ja) | アクティブマトリクスのための画素回路およびリフレッシュ方法 | |
| CN100478750C (zh) | 用于驱动液晶显示器的设备和方法 | |
| JP4035548B2 (ja) | 同じ極性を有するmisトランジスタを用いるシフトレジスタの改良 | |
| JP3454003B2 (ja) | 液晶表示装置 | |
| US4779956A (en) | Driving circuit for liquid crystal display | |
| KR101331211B1 (ko) | 액정 표시 장치 | |
| US5734379A (en) | Liquid crystal display device | |
| US5663743A (en) | Dynamic scattering matrix liquid crystal display having voltage booster in driving voltage supply circuit | |
| JPS63198022A (ja) | アクテイブマトリクス型液晶表示装置 | |
| KR100825094B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR101053207B1 (ko) | 오버랩 구동을 위한 액정표시장치용 쉬프트레지스터 및 그스테이지 회로 | |
| JP2608403B2 (ja) | アクテイブマトリクス型液晶パネルの駆動方法 | |
| JPH0954309A (ja) | 液晶表示装置 | |
| CN101135823A (zh) | 液晶显示器及处理液晶显示器的影像的信号处理方法 | |
| CN110634451B (zh) | 驱动方法及其驱动电路 | |
| KR100237887B1 (ko) | 액정판넬용 전압발생회로 |