JPS5989414A - 半導体基板の位置合せ方法 - Google Patents
半導体基板の位置合せ方法Info
- Publication number
- JPS5989414A JPS5989414A JP57201308A JP20130882A JPS5989414A JP S5989414 A JPS5989414 A JP S5989414A JP 57201308 A JP57201308 A JP 57201308A JP 20130882 A JP20130882 A JP 20130882A JP S5989414 A JPS5989414 A JP S5989414A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- resist
- alignment
- electron beam
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
- H01J37/3045—Object or beam position registration
Landscapes
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体基板のレジストに％’、子ビームに
よる露光における、位置合せマーク検出による半導体基
板の位置合せ方法に関する。
よる露光における、位置合せマーク検出による半導体基
板の位置合せ方法に関する。
従来、半導体ウェーハなと半導体基板の処理工程におけ
る、この秒の位置合わぜ方法は、８１！１図に示すよう
にしていた。（１）はけい素などの半導体基板で、位置
合せマーク（２）が写真食刻などの手段により凹状に形
成されである。（３）は半導体基板（１）面に塗布され
たポジ形レジストである。（４）はマーク検出のため照
射された電子ヒーム、（５）は電子ビームの反射電子ビ
ームを検出する検出器である。
る、この秒の位置合わぜ方法は、８１！１図に示すよう
にしていた。（１）はけい素などの半導体基板で、位置
合せマーク（２）が写真食刻などの手段により凹状に形
成されである。（３）は半導体基板（１）面に塗布され
たポジ形レジストである。（４）はマーク検出のため照
射された電子ヒーム、（５）は電子ビームの反射電子ビ
ームを検出する検出器である。
一般に、高分子材料からなるレジストには、ネガ形とポ
ジ形とがある。ネカ形レジストは露光により分子同志が
架橋した部分が残るものであり、ポジ形レジストは、露
光部分が崩壊により低分子化して溶剤に可溶となる。
ジ形とがある。ネカ形レジストは露光により分子同志が
架橋した部分が残るものであり、ポジ形レジストは、露
光部分が崩壊により低分子化して溶剤に可溶となる。
どちらかのレジストを基板＋１１上に塗布するが、Ｉｓ
１図はポジ形レジスト（３）の場合を示す。このレジ
ス） ＋３１ Ｊｚ方から電子ヒーム（４）により、位
置合せマーク（２）部を走査する。電子ヒーム（４）は
レジスト（３）を透過して基板（１）に当り、反射電子
ヒームが再びレジスト（３）を通って検出器（Ｉ５）に
入り検出される。
１図はポジ形レジスト（３）の場合を示す。このレジ
ス） ＋３１ Ｊｚ方から電子ヒーム（４）により、位
置合せマーク（２）部を走査する。電子ヒーム（４）は
レジスト（３）を透過して基板（１）に当り、反射電子
ヒームが再びレジスト（３）を通って検出器（Ｉ５）に
入り検出される。
マーク（２）部と他の部分での反射電子ヒームの強弱差
により、マーク（２）の位置が検出され、基板＋ｌ＋に
対する露光のための電子ヒーム諒の位卜゛２合せ調整が
される。こうしてから、レジスト（３）へのノ；ターン
形成のための電子ビーム照射がされる。
により、マーク（２）の位置が検出され、基板＋ｌ＋に
対する露光のための電子ヒーム諒の位卜゛２合せ調整が
される。こうしてから、レジスト（３）へのノ；ターン
形成のための電子ビーム照射がされる。
上記従来の位置合せ方法では、電子ビームをレジスト（
３）に通してマーク（２）を検出しているので、レジス
ト（３）が厚い場合、電子ビームの加速電圧が１０ ｋ
Ｖでは電子ビームの到達距離はＬ５７ｚｍ程度で、検出
器（５）に反射電子ビームがとどきにくくなる。
３）に通してマーク（２）を検出しているので、レジス
ト（３）が厚い場合、電子ビームの加速電圧が１０ ｋ
Ｖでは電子ビームの到達距離はＬ５７ｚｍ程度で、検出
器（５）に反射電子ビームがとどきにくくなる。
このため、加速電圧を高くすると、半導体基板ｉ１１に
損傷を与えるおそれが多くなるなどの欠点があった。
損傷を与えるおそれが多くなるなどの欠点があった。
この発明は、上記従来の方法による欠点を除くことを目
的としてなされたもので、位置合せマークが形成された
半導体基板上にポジ形レジストを塗布し、マーク部分上
のレジストを１１１．子ビームによりｊに光し、現像処
理によりこの部分のレジストを除去してマーク部分を露
出させ、電子ビームの走査により位置合せマークを検出
し、位置合せができるようにし、マークの検出感度を向
上し、精度よく位置合ぜがされ、電子ビームの加速電圧
を高くすることを要しない、半導体基板の位置合せ方法
を提供するものである。
的としてなされたもので、位置合せマークが形成された
半導体基板上にポジ形レジストを塗布し、マーク部分上
のレジストを１１１．子ビームによりｊに光し、現像処
理によりこの部分のレジストを除去してマーク部分を露
出させ、電子ビームの走査により位置合せマークを検出
し、位置合せができるようにし、マークの検出感度を向
上し、精度よく位置合ぜがされ、電子ビームの加速電圧
を高くすることを要しない、半導体基板の位置合せ方法
を提供するものである。
第２図（へ〜（Ｄ）はこの発明の一実施例の方法による
、基板の位１６合せマーク部上のレジストを除去する工
程を順に示す要部の断面図である。（Ａ）図のように、
けい素基板などの半導体基板（１）に、位置合′せマー
ク（２）が写真食刻などにより形成されである。この基
板（１１上にパターン形成の１、−めのポジ形レジスト
（例えば、ポリメチルメタアクリレート（ｐＭ＞Ａｘ）
） １３）をスヒナーにより塗布し、膜厚さを約１
１１ｍに形成する。この状態を（Ｂ）図に示す。
、基板の位１６合せマーク部上のレジストを除去する工
程を順に示す要部の断面図である。（Ａ）図のように、
けい素基板などの半導体基板（１）に、位置合′せマー
ク（２）が写真食刻などにより形成されである。この基
板（１１上にパターン形成の１、−めのポジ形レジスト
（例えば、ポリメチルメタアクリレート（ｐＭ＞Ａｘ）
） １３）をスヒナーにより塗布し、膜厚さを約１
１１ｍに形成する。この状態を（Ｂ）図に示す。
ついで、（Ｃ）図のように、基板（１）を１ｈ、子線露
光装置に配置し、マーク（２）部上のレジスト（３）を
露光する。１［４，子照対量はｌ Ｘ １０ ０７ｃｍ
で行なう。レジスト（３）がＰＭＭＡの場合、現像は、
メチルイソブチルテトン（Ｍ：ｔＢＫ）： イソプロヒ
ルアルコール（ＩＰＡ）＝ ｌ：３により３分行なう。
光装置に配置し、マーク（２）部上のレジスト（３）を
露光する。１［４，子照対量はｌ Ｘ １０ ０７ｃｍ
で行なう。レジスト（３）がＰＭＭＡの場合、現像は、
メチルイソブチルテトン（Ｍ：ｔＢＫ）： イソプロヒ
ルアルコール（ＩＰＡ）＝ ｌ：３により３分行なう。
こうして、Ｄ図のように、マーク（２）部上のレジスト
（３）が除去されて穴部（３ａ）が形成され、マーク（
２］が露出する。
（３）が除去されて穴部（３ａ）が形成され、マーク（
２］が露出する。
続い゛Ｃ１第３図に示すように、半導体基板ｆｉｌを再
贋電子線露光装置に配置し、露出しているマーク（２）
を電子ビーム（４）により直接照射し、反射電子ビーム
を検出器（５）で検出し、位置合せをする。この位置合
せ後、電子ヒーム（４）により１／シスト（３）に所足
パターンのｈ元をする。
贋電子線露光装置に配置し、露出しているマーク（２）
を電子ビーム（４）により直接照射し、反射電子ビーム
を検出器（５）で検出し、位置合せをする。この位置合
せ後、電子ヒーム（４）により１／シスト（３）に所足
パターンのｈ元をする。
この一実施例の方法では、八４１Ｈ１１にポジ形レジス
ト３）を塗布し、このレジストの鮨ブｔ ｔｉｔｓ分が
分子崩壊により低分子化して浴剤に可済となる性質を利
用しており、始めに位置合せマーク（２）部分を電子ビ
ームで露光し、現像処理をし、マーク（２）上のレジス
ト（３）を除去してＦに出する。この露出したマーク（
２）に市１子ヒーム（４）を直接当て、反射ヒームがそ
のまま検出器（５）で検出器れるようにしている。
ト３）を塗布し、このレジストの鮨ブｔ ｔｉｔｓ分が
分子崩壊により低分子化して浴剤に可済となる性質を利
用しており、始めに位置合せマーク（２）部分を電子ビ
ームで露光し、現像処理をし、マーク（２）上のレジス
ト（３）を除去してＦに出する。この露出したマーク（
２）に市１子ヒーム（４）を直接当て、反射ヒームがそ
のまま検出器（５）で検出器れるようにしている。
なお、半導体基板上
種の半嗜体の基板にも適用できるものである。
また、基板上に塗布するポジ形レジストは、Ｐ Ｍ Ｍ
Ａの外側の種であっても適用でき、上記実施例と同様
な効果をあけることができる。
Ａの外側の種であっても適用でき、上記実施例と同様
な効果をあけることができる。
〔発明の効果］
以上のように、この発明は、半２ｊｔ体基板上に塗布し
たポジ形レジストに、位置決めマーク部分を電子ヒーム
により露光し、この部分のレジストを除去してマークを
露出し、このマークを電子ビームの直接照射により検出
して位置合せするようにし、半導体基板の位置合せか、
低加速′市圧でよく、高感度に高精度で行なうことがで
き、また、基板にＴｔｉ傷を与えることが少なくなる効
果がある。特に、集ｉｊ’４回路などの微細パターン化
、高集積化の精密度に大きく貢献される。
たポジ形レジストに、位置決めマーク部分を電子ヒーム
により露光し、この部分のレジストを除去してマークを
露出し、このマークを電子ビームの直接照射により検出
して位置合せするようにし、半導体基板の位置合せか、
低加速′市圧でよく、高感度に高精度で行なうことがで
き、また、基板にＴｔｉ傷を与えることが少なくなる効
果がある。特に、集ｉｊ’４回路などの微細パターン化
、高集積化の精密度に大きく貢献される。
第１図は従来の位置合せ方法を示す半導体基板の要部断
面図、第２図はこの発明の一実施例の位員゛−合せ方法
による基板の位（色合せマーク部上のレジストを除去す
る工程を順に示す断面図、第３図毒 。よｉ’ＪＷ２□（Ｄ）。−−□、ヵ、イよ、えカ□１
．イ、−４φ照射し位伊１検出している状態を示す断面
図である。 図において、１・・・半導体基板、２・・・位置合ぜマ
ーク、３・・・ポジ形レジスト、４・・・１ｂ、子ビー
ム、５・・・検出器。 なお、図中同一符号は同−又は相当部分を示す。 手続補正書（自発） 特許庁長官殿 １、事ｆ′１゛の表示 持即昭５７−２０１３０
８号３、 ？ｉｌｉ＋Ｉ：をする者 代表者片山ｆ−へ部 ４、代理人 ５、補正の対象 明細書の「発明の詳細な説明」の欄。 ６、補正の内容 （１） 明細書第４ページ＠１４行のｒｅ／ｃｍＪを
「０７０ｍ２」に補正する。 （２） 明細書第４ページ第１６行の「ケトン」′ｆ
ｒ「ケトン」に補正する。 以上
面図、第２図はこの発明の一実施例の位員゛−合せ方法
による基板の位（色合せマーク部上のレジストを除去す
る工程を順に示す断面図、第３図毒 。よｉ’ＪＷ２□（Ｄ）。−−□、ヵ、イよ、えカ□１
．イ、−４φ照射し位伊１検出している状態を示す断面
図である。 図において、１・・・半導体基板、２・・・位置合ぜマ
ーク、３・・・ポジ形レジスト、４・・・１ｂ、子ビー
ム、５・・・検出器。 なお、図中同一符号は同−又は相当部分を示す。 手続補正書（自発） 特許庁長官殿 １、事ｆ′１゛の表示 持即昭５７−２０１３０
８号３、 ？ｉｌｉ＋Ｉ：をする者 代表者片山ｆ−へ部 ４、代理人 ５、補正の対象 明細書の「発明の詳細な説明」の欄。 ６、補正の内容 （１） 明細書第４ページ＠１４行のｒｅ／ｃｍＪを
「０７０ｍ２」に補正する。 （２） 明細書第４ページ第１６行の「ケトン」′ｆ
ｒ「ケトン」に補正する。 以上
Claims (1)
- 上面に位置合せマークが形成された半導体基板上にポジ
形レジストを塗布し、上記位置合せマーク部上の上記レ
ジストを電子ビームにより霧光し現像処理をして除去し
、位置合せマークを露出させ、電子ビームで位置合せマ
ーク部を直接走査し反射電子ビームを検出器で検出し、
位（ｆ’ｆ合せする半導体基板の位置合ぜ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201308A JPS5989414A (ja) | 1982-11-15 | 1982-11-15 | 半導体基板の位置合せ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201308A JPS5989414A (ja) | 1982-11-15 | 1982-11-15 | 半導体基板の位置合せ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5989414A true JPS5989414A (ja) | 1984-05-23 |
Family
ID=16438845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57201308A Pending JPS5989414A (ja) | 1982-11-15 | 1982-11-15 | 半導体基板の位置合せ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5989414A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61168916A (ja) * | 1985-01-22 | 1986-07-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS647524A (en) * | 1987-06-29 | 1989-01-11 | Nec Corp | Alignment mark detection |
-
1982
- 1982-11-15 JP JP57201308A patent/JPS5989414A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61168916A (ja) * | 1985-01-22 | 1986-07-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS647524A (en) * | 1987-06-29 | 1989-01-11 | Nec Corp | Alignment mark detection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4908298A (en) | Method of creating patterned multilayer films for use in production of semiconductor circuits and systems | |
| US4104070A (en) | Method of making a negative photoresist image | |
| JPH07261393A (ja) | ネガ型レジスト組成物 | |
| JPS59154A (ja) | プラズマエツチングに耐性を有するレジストマスクを形成する方法 | |
| JP2000315647A (ja) | レジストパターン形成方法 | |
| JP2883798B2 (ja) | 半導体素子のパターン化方法 | |
| EP0195291A2 (en) | Method of creating patterned multilayer films for use in the production of semiconductor circuits and systems | |
| JPS5989414A (ja) | 半導体基板の位置合せ方法 | |
| JP3765582B2 (ja) | ポジ型フォトレジスト用の混合溶剤系 | |
| US4142892A (en) | Method of reducing the defect density in a positive-working photoresist layer using a salt of imidazolinium | |
| JP3684518B2 (ja) | レジスト・パターン形成方法 | |
| JPH0786127A (ja) | レジストパターンの形成方法 | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| JP2603935B2 (ja) | レジストパターン形成方法 | |
| JPS59141230A (ja) | パタ−ン形成方法 | |
| JP3130672B2 (ja) | フォトマスクパターンの形成方法 | |
| JPH06338452A (ja) | レジストパタ−ンの形成方法 | |
| JPS6156867B2 (ja) | ||
| JPH05241350A (ja) | レジストパターン形成方法 | |
| JP3297780B2 (ja) | 露光装置へのレチクル装着方法 | |
| JPS588131B2 (ja) | 半導体装置の製造方法 | |
| JPH0297950A (ja) | レジストパターン形成方法 | |
| JP2001274076A (ja) | マーク検出方法、露光方法及びパターン検査方法 | |
| CA1075523A (en) | Method of converting a positive photoresist layer to a negative photoresist image | |
| JPH0750241A (ja) | 光蝕刻方法 |