JPS5990424A - 容量負荷の駆動装置 - Google Patents
容量負荷の駆動装置Info
- Publication number
- JPS5990424A JPS5990424A JP19895082A JP19895082A JPS5990424A JP S5990424 A JPS5990424 A JP S5990424A JP 19895082 A JP19895082 A JP 19895082A JP 19895082 A JP19895082 A JP 19895082A JP S5990424 A JPS5990424 A JP S5990424A
- Authority
- JP
- Japan
- Prior art keywords
- load
- drive
- switch
- circuit
- capacitive load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明のオロ用分野〕
本発明は１例えばＣＧ’ Ｄ （電荷結合素子）の如き
、容量負荷の駆動装置に関するものであり史に詳しくは
、少なくも２個ある容量負荷のうち第１の負荷を駆動す
る第１の駆動回路と、残りの第２の負荷を前記第１の駆
＠回路とは逆相で駆動する第２の駆ａ回路とから成る容
量負荷の駆１ｔｔＪ装置に関するものでおる。
、容量負荷の駆動装置に関するものであり史に詳しくは
、少なくも２個ある容量負荷のうち第１の負荷を駆動す
る第１の駆動回路と、残りの第２の負荷を前記第１の駆
＠回路とは逆相で駆動する第２の駆ａ回路とから成る容
量負荷の駆１ｔｔＪ装置に関するものでおる。
従来の％ ２個以上の容量負荷な逆相で駆動する上述の
ような駆動装置は消費電力が大きいという問題がある。
ような駆動装置は消費電力が大きいという問題がある。
以下図面を用いてこの問題点を説明する。
第１図は従来のかかる容量負荷駆動装置を示す回路図で
あり、ｉ Ｉ Ａ図＆″ｊ、第１図の駆動回路に入力さ
れる駆動パルス波形を示す。これらの図に示した例では
駆動回路素子にＣＭＯ５を用い工いる。
あり、ｉ Ｉ Ａ図＆″ｊ、第１図の駆動回路に入力さ
れる駆動パルス波形を示す。これらの図に示した例では
駆動回路素子にＣＭＯ５を用い工いる。
１は電源入力端子、２．６はＰＭＯＳトランジスタ、４
，８はＮＭＯ５ｌ−ランジスタ、５，７はパルス入力端
子で、第１Ａ図に示すパルス肯。
，８はＮＭＯ５ｌ−ランジスタ、５，７はパルス入力端
子で、第１Ａ図に示すパルス肯。
φ、がそれぞれ入力されるものとする。５，９は容量負
荷である。ｐＭＯ５２とＮＭＯ５４とで第１の駆ｍｔｉ
ｕｔｓを、ＰＭＯ５６とＮＭＯ３８、！：で第２（Ｚ）
駆動回路を構成している。第１図の回路を第１Ａ図のパ
ルスで駆動した場合、その消費電力は駆動パルスの位相
反転時の貫通電流による消費電力と容量負荷を充電する
電流による消費電力の和となる。特に後者は駆動周波数
をｆ、負荷容量の容量値をＣ，を源篭圧をＶｌ）Ｄとす
ると２ｆＣｖ２ｂｎ （２つの駆動回路外）と表わせ、
大きな容量負荷を高い周波数で駆動する場合、大きな問
題となる。また大きな容量を駆動するためには、０ＭＯ
５素子の相互コンダクタンス１ｍを大キくスる必要があ
り、その結果導通抵抗が小さくなり、前述の導通１１Ｌ
流による電力も太き（ｒｘ りてくる。
荷である。ｐＭＯ５２とＮＭＯ５４とで第１の駆ｍｔｉ
ｕｔｓを、ＰＭＯ５６とＮＭＯ３８、！：で第２（Ｚ）
駆動回路を構成している。第１図の回路を第１Ａ図のパ
ルスで駆動した場合、その消費電力は駆動パルスの位相
反転時の貫通電流による消費電力と容量負荷を充電する
電流による消費電力の和となる。特に後者は駆動周波数
をｆ、負荷容量の容量値をＣ，を源篭圧をＶｌ）Ｄとす
ると２ｆＣｖ２ｂｎ （２つの駆動回路外）と表わせ、
大きな容量負荷を高い周波数で駆動する場合、大きな問
題となる。また大きな容量を駆動するためには、０ＭＯ
５素子の相互コンダクタンス１ｍを大キくスる必要があ
り、その結果導通抵抗が小さくなり、前述の導通１１Ｌ
流による電力も太き（ｒｘ りてくる。
−例として、ＣＯＤで構成されたビデオ帯域の１Ｈ遅延
ｉ（遅延時間６４μ５ｅｃ）を考えると、ｆｃＶ”ｎｎ
の１直だけで約６００所′程度にもなり、ＩＣパッケー
ジの許容損失のかなりの割合を占めることになる。
ｉ（遅延時間６４μ５ｅｃ）を考えると、ｆｃＶ”ｎｎ
の１直だけで約６００所′程度にもなり、ＩＣパッケー
ジの許容損失のかなりの割合を占めることになる。
貫通電流による電力を低減した従来の回路例を第２図に
、その駆動回路を駆動するパルス波形を第２Ａ凶に示す
、比１図におけるのと同一１１ 、１２ 、１５はパル
スの入力端子で、’４２Ａ図に示すパルス波形φ１．φ
２．φｔｌφ、がそれぞれ入力されるものとする。ＰＭ
Ｏ５２とＮＭＯ５ａで構成され６第１の駆動回路につい
て考えると、φ１がローレベルで、φ２がハイレベルの
時刻はないので、ＰＭＯ５２とＮＭＯＳ４が同時に０Ｎ
−ｆることはなく、貫通電流は流れない。第２の駆動回
路（９ＭＯ５６とＮＭＯＳ８で構成）についても同僚な
ことが「え／）。しかしこの場合でも負荷容量を光電す
る電流は第１１と同殊に流れるため、少なくとも、
２ｆｃＶ”、Ｄで表わされる？Ａ費電力は生じ心。
、その駆動回路を駆動するパルス波形を第２Ａ凶に示す
、比１図におけるのと同一１１ 、１２ 、１５はパル
スの入力端子で、’４２Ａ図に示すパルス波形φ１．φ
２．φｔｌφ、がそれぞれ入力されるものとする。ＰＭ
Ｏ５２とＮＭＯ５ａで構成され６第１の駆動回路につい
て考えると、φ１がローレベルで、φ２がハイレベルの
時刻はないので、ＰＭＯ５２とＮＭＯＳ４が同時に０Ｎ
−ｆることはなく、貫通電流は流れない。第２の駆動回
路（９ＭＯ５６とＮＭＯＳ８で構成）についても同僚な
ことが「え／）。しかしこの場合でも負荷容量を光電す
る電流は第１１と同殊に流れるため、少なくとも、
２ｆｃＶ”、Ｄで表わされる？Ａ費電力は生じ心。
本発明の目的は、上述の如きｆｃＶ′Ｄｎで表わされる
消費電力を半減できる容量負荷の駆′ＭＩＪ装置を提供
することにある。
消費電力を半減できる容量負荷の駆′ＭＩＪ装置を提供
することにある。
容量負荷駆動装置を構成する叱１の駆動回路の出力端子
と菖２の駆動回路の出力端子との間をスイッチを介して
接続し、駆動パルスの位相反転する直前にスイッチを閉
じ、出力がハイレベルにある駆動回路側の負荷容量に蓄
えられた電荷の半分を、出力がローレベルにあるｍ動回
路側の負荷容量に転送することにより、電流からの充Ｉ
ＩＬ！荷を半分にし消費電力を半減する。
と菖２の駆動回路の出力端子との間をスイッチを介して
接続し、駆動パルスの位相反転する直前にスイッチを閉
じ、出力がハイレベルにある駆動回路側の負荷容量に蓄
えられた電荷の半分を、出力がローレベルにあるｍ動回
路側の負荷容量に転送することにより、電流からの充Ｉ
ＩＬ！荷を半分にし消費電力を半減する。
不発明の一実施例な比６図に示し説明する。
第５Ａ因は鵠５図の回路を駆動するパルス波形および出
力波形を示す波形図であり、第３図において第１．２図
と同一符号の菓子は同−機能をＭするものとする。第６
図において、１４はスイッチ、１５はパルス入力端子で
ある。入力端子１０ 、１１ 、１２ 、１３および１
５には第３Ａ図に示すパルスφ１．φ２．φ１．φ１お
よびφｓｗがそれぞれ人力され、スイッチ１４はパルス
φｓｗカバ（（２）時ＯＮするものとする。また第５Ａ
図に示す波形Ａ、Ｂはそれぞれ第１駆動回路（ＰＭＯ５
２、ＮＭＯＳ ４で構Ｒ）おｘＵＷ、２駆ＮＩＪ１ｍ’
ｍＣＰＭＯ５６、ＮＭＯＳ８でｊｉ４４成）の出力点Ａ
、Ｂにおける波形である。
力波形を示す波形図であり、第３図において第１．２図
と同一符号の菓子は同−機能をＭするものとする。第６
図において、１４はスイッチ、１５はパルス入力端子で
ある。入力端子１０ 、１１ 、１２ 、１３および１
５には第３Ａ図に示すパルスφ１．φ２．φ１．φ１お
よびφｓｗがそれぞれ人力され、スイッチ１４はパルス
φｓｗカバ（（２）時ＯＮするものとする。また第５Ａ
図に示す波形Ａ、Ｂはそれぞれ第１駆動回路（ＰＭＯ５
２、ＮＭＯＳ ４で構Ｒ）おｘＵＷ、２駆ＮＩＪ１ｍ’
ｍＣＰＭＯ５６、ＮＭＯＳ８でｊｉ４４成）の出力点Ａ
、Ｂにおける波形である。
時刻ｔ１には、ｐＭＯ５２、ＮＭＯ，Ｓ ８がオンする
ので出力点Ａ 、 １３はそれぞれノ１イおよびローと
７【す、負萌答散５にはＣＶｗの電荷が蓄積される。
ので出力点Ａ 、 １３はそれぞれノ１イおよびローと
７【す、負萌答散５にはＣＶｗの電荷が蓄積される。
たたし、Ｃは負荷容量５，９の容量・皿、Ｖｌ）ＩＩは
電源電圧とする。時刻ｔｔにはｌＭＯＳトランジスタは
すべてオフし、スイッチ１４がオンするので、出力端子
Ａ、Ｈにおける電位は負荷容量５゜９の谷１値が等しい
とすると′Ｗ／２ となる。時刻ｔ、には、ＮＭＯＳ
４および９ＭＯ５６がオンし、スイッチ１４がオフし
、負荷容量５に蓄えられていた電荷はＮＭＯＳ４を介ｔ
５て放電し出力Ａはローに７１９．負荷容量？にはＰＭ
Ｏ５６を介して電荷が光電され、出力点Ｂの電位はＶＩ
ＩＤとなる。
電源電圧とする。時刻ｔｔにはｌＭＯＳトランジスタは
すべてオフし、スイッチ１４がオンするので、出力端子
Ａ、Ｈにおける電位は負荷容量５゜９の谷１値が等しい
とすると′Ｗ／２ となる。時刻ｔ、には、ＮＭＯＳ
４および９ＭＯ５６がオンし、スイッチ１４がオフし
、負荷容量５に蓄えられていた電荷はＮＭＯＳ４を介ｔ
５て放電し出力Ａはローに７１９．負荷容量？にはＰＭ
Ｏ５６を介して電荷が光電され、出力点Ｂの電位はＶＩ
ＩＤとなる。
この時電源端子１より流入した電荷量は０ｈン２で必る
。駆動パルス位相が反転する場合も全く同様であり、−
周期に電源端子より流入する電４となる。具体的に、ス
イッチはＭＯＳ ）ランンスタで＃）成できる。また第
６図はＣＭＯ５で説明したが、単チヤンネルＭＯＳプロ
セスで４１１ｊＪ様であり、プロセスに必然性はない。
。駆動パルス位相が反転する場合も全く同様であり、−
周期に電源端子より流入する電４となる。具体的に、ス
イッチはＭＯＳ ）ランンスタで＃）成できる。また第
６図はＣＭＯ５で説明したが、単チヤンネルＭＯＳプロ
セスで４１１ｊＪ様であり、プロセスに必然性はない。
第４図に本発明の他の実施例を示す。これは。
位相が互いに異なる６つの駆動回路に適用しｔこ場合で
ある。１６ 、１７ 、１８は互いに位相の異なる６つ
の駆動回路、１９，２０．２１はスイッチパルス入力端
子、２２，２５．２４はスイッチ回路、２５ 、２６゜
２７ヲエ負荷容量である。動作原理は第６図と同一であ
り省略する。この場合も負荷容量に起因する消費電力は
１／２になる。第４図の例より、本発明なＮ相Ｎ個の駆
動回路に適用できることも明らかである。
ある。１６ 、１７ 、１８は互いに位相の異なる６つ
の駆動回路、１９，２０．２１はスイッチパルス入力端
子、２２，２５．２４はスイッチ回路、２５ 、２６゜
２７ヲエ負荷容量である。動作原理は第６図と同一であ
り省略する。この場合も負荷容量に起因する消費電力は
１／２になる。第４図の例より、本発明なＮ相Ｎ個の駆
動回路に適用できることも明らかである。
本発明によれば、互いに位相の異なる駆動回路の、負荷
容量に起因する消費電力をちにすることができる。
容量に起因する消費電力をちにすることができる。
第１図は従来の容量負荷駆動装置を下す回路図、第１Ａ
図は８１！１図の回路の駆動パルスを示す波形図、第２
図は改良された従来の容量負荷駆動装置を示す回路図、
第２Ａ図は第２図の回路の駆動パルスを示す波形図、第
６図は本発明の一実施例を示す回路図、第５Ａ図は第６
図の回路の駆動パルス波形および出力波形を示す波形図
、第４図は本発明の他の実施例を示す回路図、である。 符号読切 １４・・・スイッチ ２２・・・スイッチ２３・
・・スイッチ ２４・・・スイッチ第１Ａ図 騎？Ａ斜 ｉ・干り丁し」ト ＄ １ 図 巣５Ａ図 ｔｌＵｚＬ３ ＄４ 図
図は８１！１図の回路の駆動パルスを示す波形図、第２
図は改良された従来の容量負荷駆動装置を示す回路図、
第２Ａ図は第２図の回路の駆動パルスを示す波形図、第
６図は本発明の一実施例を示す回路図、第５Ａ図は第６
図の回路の駆動パルス波形および出力波形を示す波形図
、第４図は本発明の他の実施例を示す回路図、である。 符号読切 １４・・・スイッチ ２２・・・スイッチ２３・
・・スイッチ ２４・・・スイッチ第１Ａ図 騎？Ａ斜 ｉ・干り丁し」ト ＄ １ 図 巣５Ａ図 ｔｌＵｚＬ３ ＄４ 図
Claims (1)
- り 少なくも２個ある容量負荷のうち第１の負荷を駆動
する第１の駆動回路と、残りの第２の負荷を前記第１の
駆動回路とは逆相で駆動する第２の駆動回路とから成る
容量負荷の駆動装置において、前記第１の駆動回路の出
力側と第２の駆ｗＪ回路の出力側との間をスイッチを介
し又接続し、両駆動回路間で駆動位相が反転する直前毎
に前記スイッチを閉じるようにして、充電状態にある一
方の容量負荷から放電状態にある他方の容量負荷へ蓄積
電荷の一部を転送するようにしたことを特徴とする容量
負荷の駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19895082A JPS5990424A (ja) | 1982-11-15 | 1982-11-15 | 容量負荷の駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19895082A JPS5990424A (ja) | 1982-11-15 | 1982-11-15 | 容量負荷の駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5990424A true JPS5990424A (ja) | 1984-05-24 |
Family
ID=16399641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19895082A Pending JPS5990424A (ja) | 1982-11-15 | 1982-11-15 | 容量負荷の駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5990424A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011160309A (ja) * | 2010-02-03 | 2011-08-18 | Murata Mfg Co Ltd | 容量性負荷駆動回路 |
| WO2016043028A1 (ja) * | 2014-09-18 | 2016-03-24 | ミツミ電機株式会社 | 容量性負荷駆動回路および光走査装置 |
| WO2022180811A1 (ja) * | 2021-02-26 | 2022-09-01 | Tdk株式会社 | 駆動回路 |
-
1982
- 1982-11-15 JP JP19895082A patent/JPS5990424A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011160309A (ja) * | 2010-02-03 | 2011-08-18 | Murata Mfg Co Ltd | 容量性負荷駆動回路 |
| WO2016043028A1 (ja) * | 2014-09-18 | 2016-03-24 | ミツミ電機株式会社 | 容量性負荷駆動回路および光走査装置 |
| US10234679B2 (en) | 2014-09-18 | 2019-03-19 | Mitsumi Electric Co., Ltd. | Capacitive-load driver circuit and optical scanner |
| WO2022180811A1 (ja) * | 2021-02-26 | 2022-09-01 | Tdk株式会社 | 駆動回路 |
| JPWO2022180811A1 (ja) * | 2021-02-26 | 2022-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5461557A (en) | Voltage converting circuit and multiphase clock generating circuit used for driving the same | |
| KR101106483B1 (ko) | 피보나치 급수를 지닌 전하 펌프 | |
| US5818289A (en) | Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit | |
| US5606491A (en) | Multiplying and inverting charge pump | |
| US7253675B2 (en) | Bootstrapping circuit capable of sampling inputs beyond supply voltage | |
| EP0836268B1 (en) | Improved positive charge pump | |
| KR100366636B1 (ko) | 전하 펌프 전압 변환기 | |
| US5204561A (en) | Gate control circuit for mos transistor | |
| US5790393A (en) | Voltage multiplier with adjustable output level | |
| KR0170410B1 (ko) | 마스터슬레이브형 플립플롭회로 | |
| US11342909B2 (en) | Semiconductor integrated circuit and control method of semiconductor integrated circuit | |
| GB1589414A (en) | Fet driver circuits | |
| US5493486A (en) | High efficiency compact low power voltage doubler circuit | |
| EP0086090A1 (en) | Drive circuit for capacitive loads | |
| US4472645A (en) | Clock circuit for generating non-overlapping pulses | |
| US20260066891A1 (en) | MULTIPHASE N-CHANNEL HIGH-SIDE SWITCH FOR GaN INTEGRATED CIRCUITS | |
| US5543668A (en) | Charge stacking on-chip high-voltage generator and method | |
| US5072142A (en) | High frequency fet switch and driver circuit | |
| EP0685846B1 (en) | Signal transmission method, signal transmission circuit, and semiconductor integrated circuit using the same | |
| US5329247A (en) | Switchable MOS current mirror | |
| EP0769848B1 (en) | A gain stage and offset voltage elimination method | |
| US5204982A (en) | Method and apparatus for digital switching of fm signals with reduced crosstalk | |
| US5920470A (en) | Charge pumping circuit used for a positive and negative charge pump formed in a single circuit | |
| JPS58181321A (ja) | 固体走査回路 | |
| KR100202178B1 (ko) | 스위치드 커패시터 |