JPS599473Y2 - 平衡形直流バス回路 - Google Patents

Description

【考案の詳細な説明】 考案の属する技術分野 本考案は情報処理装置または電子交換機等で、各ユニッ
ト間に情報信号を送受するために共通線として使用され
るバス回路に関する。

特に、平衡対に複数のユニットが接続され、このユニッ
ト間に直流信号が送受されるバス回路で、受信出力に発
生する雑音を軽減するための改良に関する。

従来技術の説明 従来この種の直流バス回路は、平衡対を利用するものが
外部雑音の影響を受けにくい優れたものとして広く用い
られている。

一般に、この直流バス回路に接続された送信回路につい
ては、伝送路の挿入損を小さくするため、その送信時以
外はインヒビット制御により、送信回路の出力線と伝送
路との間が電気的に切離されるように構威されている。

このため、１個の伝送路に接続されている送信回路の全
てがインヒビットされた状態になると、直流平衡対であ
る伝送路に電圧がなくなり、この伝送路に接続された受
信回路が不確定な動作をして、雑音を発生したり、その
出力に不確定に０またはｌが送出されること等がある。

考案の目的 本考案はこれを改良するもので、直流バス回路に接続さ
れて全ての送信回路がインヒビットされたときにも、受
信回路の動作が不確定になることのない平衡形直流バス
回路を提供することを目的とする。

考案の要点 本考案は、直流バス回路を構戒する平衡対に、送信回路
および受信回路がそれぞれ複数個接続され、この平衡対
間に接続された送信回路の電源インピーダンスより高い
電源インピーダンスの唯１個の電源回路から、この平衡
対間に直流オフセット電圧が与えられた回路を特徴とす
る。

実施例による説明 以下、図面を用いて詳しく説明する。

第１図は本考案実施例の平衡形直流バス回路の構或図で
ある。

平衡対により構威された伝送路１には、複数の送信回路
２と複数の受信回路３の入力が接続されている。

この受信回路３の入力は差動入力である。

伝送路１の両端には終端器４が接続されている。

終端器４は一般にはＹ終端で、平衡対に接続された抵抗
器の中点が、さらに抵抗器により接地に接続されている
。

５は電源回路で、この電源インピーダンスは送信回路２
の出力端子の電源インピーダンスより高く構或されてい
て、これより直流オフセット電圧が伝送路１の対間に与
えられている。

第１図において、ＰＰ′で示す点で電源回路５を切離し
たものは、従来例のバス回路である。

まず、この従来例回路について第２図を用いてその動作
を説明する。

第２図は従来例の動作説明用の波形図で、ａ−ｄは第１
図に×印を付して示す対応する符号の点の電圧波形を示
す。

第２図ａは送信回路２の信号入力で、これがハイレベル
のとき信号は１、ローレベルのとき信号は０となる。

ｂは送信回路２のインヒビット入力で゛、これがローレ
ベルのときインヒビット、ハイレベルのときノンインヒ
ビットとなる。

いま、時間帯ｔ１では、１個の送信回路２がノンインヒ
ビットになり、その送信回路２の出力が伝送路１に供給
されているものとする。

このとき信号人力ａはローレベルであるので、伝送路１
にはその２本の出力から、それぞれＣ１，Ｃ２に示す電
圧が送出され、これが全ての受信回路３の入力に、差動
入力Ｖとして与えられる。

従って各受信回路３の出力には第２図ｄに示すように、
ローレベルが出力される。

次に、時間帯ｔ２では、送信回路２の信号入力がハイレ
ベルになり、送信回路２の出力が反転する。

これが伝送路１に送出されるので全ての受信回路３の出
力は反転し、その出力は第２図ｄに示すようにハイレベ
ルとなる。

時間帯ｔ３の動作は上記時間帯ｔ１の動作と等しい 時間帯ｔ。

では、インヒビット信号により全ての送信回路２が、電
気的に伝送路１から切離されているので、終端器４には
電流がなく、伝送路１の対間電圧は零となる。

このためこの対間電圧を差動入力とする各受信回路３に
は、出力電圧が不確定となり、第２図ｄに示すような雑
音を発生したり、あるいは不確定にローレベルまたはハ
イレベルの出力を送出する等の不都合がある。

この点が本考案の問題とするところであって、本考案に
よれば、第１図のＰＰ’点が接続されて、電源回路５か
ら伝送路１の対間に常時オフセット電圧が与えられてい
る。

第３図は本考案実施例の動作を説明する波形図である。

第３図ａ−ｄについても、同じく第１図にＸ印を付して
示す対応する符号の点の電圧波形を示す。

第３図に示す時間帯ｔ。

では、全ての送信回路２はインヒビットされ、伝送路１
から電気的に切離されているが、電源回路５からオフセ
ット電圧が与えられて、伝送路１の対間に電圧Ｖ′が生
している。

これにより各受信回路３の差動入力は確定され、その出
力には第３図ｄに示すように安定したローレベル出力が
得られる。

時間帯ｔ１〜ｔ３については、第２図の動作説明と同様
であるので詳しい説明は省略する。

もつとも、第３図の場合には電源回路５より常時オフセ
ット電圧が与えられているが、この電源回路５の電源イ
ンピーダンスは送信回路２の出力電源インピーダンスよ
り高いので、第３図Ｃに示す伝送路１の電圧にはほとん
ど影響がない。

実用上はこの電源回路５として、送信回路２と等しい回
路を１個用意し、その出力端子に直列に抵抗値の大きい
抵抗器を接続して構或することがよい。

なお、上記説明で述べた送信回路２および受信回路３に
ついては、集積回路化することが、実装および経済性の
うえから好ましい。

特に実用上は、１個のユニットが送信中には、同：時に
そのユニットで受信を行うことがないので、各ユニット
には送信回路２と受信回路３のために共通に、１個の増
幅回路を備えておき、ノンインヒビット時にはその出力
を伝送路１に結合して送信回路として使用し、インヒビ
ット時にはその入力を伝送路１に結合して受信回路とし
て使用するように構或することが好ましい。

このような構或により、さらに素子数の減少および小形
化をはかることができる。

効果の説明 以上述べたように、本考案によれば伝送路に接続された
全ての送信回路がインヒビットされたときにも、受信回
路の差動入力は安定であり、その出力に雑音あるいは不
確定出力が発生することはない。

本考案の回路は、平衡対バス回路の終端器を兼用してバ
イアス電圧を与える回路に比べると、電源インピーダン
スを高くすることができるので、電源消費電力が小さく
なり回路を小型に構戊することができる利点がある。

本考案を実施するためのハードウエアは極めて簡単であ
り、その効果は顕著であるので利用価値は高い。

送信回路および受信回路が複数であるにもかかわらず、
バイアス電圧を与える電源回路は唯１個で足りるので、
既設の装置に対しても、単に電源回路を付加することに
より本考案を実施することができる。

【図面の簡単な説明】

第１図は本考案実施例の回路構成図、第２図は従来例回
路の動作波形図、第３図は本考案実施例回路の動作波形
図。 １・・・・・・伝送路、２・・・・・・送信回路、３・
・・・・・受信回路、４・・・・・・終端器、５・・・
・・・電源回路。

Claims (1)

1. 【実用新案登録請求の範囲】 平衡対で構威された伝送路１と、 この伝送路を終端する終端器と、 上記伝送路の対間の手段電圧が送出されインヒビット状
   態では実質的にその接続が切離された状態となる送出回
   路２と、 上記伝送路の対線がそれぞれ正負入力に接続された差動
   入力形の受信回路３とを含む平衡形直流バス回路におい
   て、 上記送出回路２の数が複数個であってその送出回路の各
   出力端子が上記伝送路の対間に並列に接続され、 上記受信回路３の数が複数個であってその受信ガスの差
   動入力が上記伝送路の対間に並列に接続され、 この伝送路の対間に直流オフセット電圧を与えその電源
   インピーダンスが上記送出回路の１個の出力インピーダ
   ンスより高くなるように設定され上記終端器とは別に設
   けられた唯１個の電源回路を備えたことを特徴とする平
   衡形直流バス回路。