JPS599737A - バス使用管理回路 - Google Patents
バス使用管理回路Info
- Publication number
- JPS599737A JPS599737A JP11812082A JP11812082A JPS599737A JP S599737 A JPS599737 A JP S599737A JP 11812082 A JP11812082 A JP 11812082A JP 11812082 A JP11812082 A JP 11812082A JP S599737 A JPS599737 A JP S599737A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bus
- signal
- path
- communication line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/372—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a time-dependent priority, e.g. individually loaded time counters or time slot
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、通信線に複数の装置が接続される場合におい
て、パスを効率よく管理することができるバス使用管理
回路に関する。
て、パスを効率よく管理することができるバス使用管理
回路に関する。
各装置が通信線に第１図に示すようにパス構造に接続し
ている通信システム罠おいて、各装置はパス使用権を獲
得した後バスを専有してデータ通信を実行する。このよ
うな場合のパス使用権の管理方式には、データ通信の・
一部としてパス使用権を授受する方式（バトンパス方式
）と、データ通信に先だって特別な信号のやりとりを行
ってパス使用権を獲得する方式がある。後者の方式には
、通常の信号線の他に１本またはそれ以上の管理用の信
号線を必要とする方式と、各装置はパス使用要求が発生
した場合にパスが使用中でなければ直ちに通信を開始す
るが、パス上で複数の通信データが衝突した場合そのと
七を検知してその回の通信を打切り、適当な時間経過後
、再度通信を開始し衝突が検出されなければ通信が成功
したものとして通信を続行する方式（Ｃ８ＭＡ／ＣＤ方
式）とがある。
ている通信システム罠おいて、各装置はパス使用権を獲
得した後バスを専有してデータ通信を実行する。このよ
うな場合のパス使用権の管理方式には、データ通信の・
一部としてパス使用権を授受する方式（バトンパス方式
）と、データ通信に先だって特別な信号のやりとりを行
ってパス使用権を獲得する方式がある。後者の方式には
、通常の信号線の他に１本またはそれ以上の管理用の信
号線を必要とする方式と、各装置はパス使用要求が発生
した場合にパスが使用中でなければ直ちに通信を開始す
るが、パス上で複数の通信データが衝突した場合そのと
七を検知してその回の通信を打切り、適当な時間経過後
、再度通信を開始し衝突が検出されなければ通信が成功
したものとして通信を続行する方式（Ｃ８ＭＡ／ＣＤ方
式）とがある。
特に、１本のシリアル通信線でデータ転送を行う通信シ
ステムでは通常の信号線の他にパス管理用の制御線も必
要となりデメリットが極めて大きくなる。また、ｃＳＭ
Ａ／ＣＤ方式では衝突を検出するだめの検出回路が必要
となり、タイミング調整、送出レベル調整等を含め回路
が複雑化する。
ステムでは通常の信号線の他にパス管理用の制御線も必
要となりデメリットが極めて大きくなる。また、ｃＳＭ
Ａ／ＣＤ方式では衝突を検出するだめの検出回路が必要
となり、タイミング調整、送出レベル調整等を含め回路
が複雑化する。
本発明け、このような点に鑑みてなさｈたものであって
、複数の装置で同時にパス使用要求が発生した場合、予
め定めらｈた優先順位に従って、その中で最優先の装置
のみがその時点におけるパス使用権を獲得できるように
して通信線の使用効率の向上を図ったパス使用管理回路
を簡単な構成で実現したものである。
、複数の装置で同時にパス使用要求が発生した場合、予
め定めらｈた優先順位に従って、その中で最優先の装置
のみがその時点におけるパス使用権を獲得できるように
して通信線の使用効率の向上を図ったパス使用管理回路
を簡単な構成で実現したものである。
以下、図面を参照して本発明の詳細な説明する。
第２図は、本発明の一実施例を示す電気的構成図である
。図において、ｌは通信線、１は通信線ｌにパス使用要
求信号を送出するパス使用要求信号送出回路（以下第１
の送出回路という）、２は通信＃ｉｌｔにのっているパ
ス使用要求信号を検出するパス使用要求信号検出回路（
以下第１の検出回路という）、３は信号線ｔにパス使用
権獲得信号を送出するパス使用権獲得信号送出回路（以
下第２の送出回路という）、４け通信線ｔにのっている
パス使用権獲得信号を検出するパス使用権獲得信号検出
回路（以下第２の検出回路という）、５は通信線ｌにの
っている信号がデータ伊丹であることを検出するデータ
通信信号検出回路（以下第３の検出回路という）である
。
。図において、ｌは通信線、１は通信線ｌにパス使用要
求信号を送出するパス使用要求信号送出回路（以下第１
の送出回路という）、２は通信＃ｉｌｔにのっているパ
ス使用要求信号を検出するパス使用要求信号検出回路（
以下第１の検出回路という）、３は信号線ｔにパス使用
権獲得信号を送出するパス使用権獲得信号送出回路（以
下第２の送出回路という）、４け通信線ｔにのっている
パス使用権獲得信号を検出するパス使用権獲得信号検出
回路（以下第２の検出回路という）、５は通信線ｌにの
っている信号がデータ伊丹であることを検出するデータ
通信信号検出回路（以下第３の検出回路という）である
。
６はデータ信号を信号線ｔＫ送出するデータ通信送信回
路（以下第３の送信回路という）、７は信号線ｌからの
データ信号を受信するデータ受信回路、８は該データ受
信回路の出力を受ける演算処理回路、９は各回路と接続
されて各種制（財）を行う制御回路である。制御回路８
，９としては、例えばマイクロコンピュータが用いられ
る。また、制量回路９の内部には定められた優先順位に
従って時間設定可能な２４１回路が内蔵されている。以
上説明した回路は、第１図に示す各装置ととに具備して
おり、通信線の効率的な運用を図っている〇このように
構成された装置の動作を説明すれば、以下のとおりであ
る。
路（以下第３の送信回路という）、７は信号線ｌからの
データ信号を受信するデータ受信回路、８は該データ受
信回路の出力を受ける演算処理回路、９は各回路と接続
されて各種制（財）を行う制御回路である。制御回路８
，９としては、例えばマイクロコンピュータが用いられ
る。また、制量回路９の内部には定められた優先順位に
従って時間設定可能な２４１回路が内蔵されている。以
上説明した回路は、第１図に示す各装置ととに具備して
おり、通信線の効率的な運用を図っている〇このように
構成された装置の動作を説明すれば、以下のとおりであ
る。
制御回路９は、通信要求信号を受けると通信線ｌが使用
されているかどうかを確認する。通信線ｌが使用さｈて
いるかどうかの確認は、第１乃至第５の検出回路２．４
．５が行う。これら検出回路としては、例えばモノマル
チが用いもねる。各モノマルチがつくるパルスのパルス
幅をモノマルチととに異ならしめておき、一定のパルス
幅時間経過後に通信線ｌの状態を見に行くようにして、
通信線ｌにのっている信号の種類を判別する。例えば、
パス使用要求信号として第３図のＰｌに示すような信号
を、パス使用権獲得信号として第３図のＰ２に示すよう
な信号を用いる。
されているかどうかを確認する。通信線ｌが使用さｈて
いるかどうかの確認は、第１乃至第５の検出回路２．４
．５が行う。これら検出回路としては、例えばモノマル
チが用いもねる。各モノマルチがつくるパルスのパルス
幅をモノマルチととに異ならしめておき、一定のパルス
幅時間経過後に通信線ｌの状態を見に行くようにして、
通信線ｌにのっている信号の種類を判別する。例えば、
パス使用要求信号として第３図のＰｌに示すような信号
を、パス使用権獲得信号として第３図のＰ２に示すよう
な信号を用いる。
即ち、Ｐｌは時間幅デだけトーン信号を発生する周期Ｔ
の断続波信号、Ｐ２は周期Ｔを越えてトーン波が連続す
る信号である。各信号をこのように定義すると、各検出
回路はトーン波の最初の立上りでトリガがかかりパルス
を発生する。第１の検出回路２の場合、このパルス幅を
Ｔより若干大きめＫとっておく。モノマルチとして再ト
リガ可能なものを用いると、パス要求信号がある場合は
モノマルチは更に次のトーン波で再トリガされるので検
出回路２の出力は１１状卵を維持する。このことから、
パス要求信号があることを確認することができる。一方
第２の検出回路４の場合、モノマルチのパルス幅を１よ
り大きくＴより小さい範囲で立下るようにしておく。パ
ス使用権獲得信号がある場合は、常時トーン波で再トリ
ガされ続けるので、検出回路４の出力は１１１状伸を維
持し続はパス使用権獲得信号があることを確認すること
ができる。逆に、これら検出回路２，４の出力が１０１
の場合は信号がないことになる。
の断続波信号、Ｐ２は周期Ｔを越えてトーン波が連続す
る信号である。各信号をこのように定義すると、各検出
回路はトーン波の最初の立上りでトリガがかかりパルス
を発生する。第１の検出回路２の場合、このパルス幅を
Ｔより若干大きめＫとっておく。モノマルチとして再ト
リガ可能なものを用いると、パス要求信号がある場合は
モノマルチは更に次のトーン波で再トリガされるので検
出回路２の出力は１１状卵を維持する。このことから、
パス要求信号があることを確認することができる。一方
第２の検出回路４の場合、モノマルチのパルス幅を１よ
り大きくＴより小さい範囲で立下るようにしておく。パ
ス使用権獲得信号がある場合は、常時トーン波で再トリ
ガされ続けるので、検出回路４の出力は１１１状伸を維
持し続はパス使用権獲得信号があることを確認すること
ができる。逆に、これら検出回路２，４の出力が１０１
の場合は信号がないことになる。
上述の操作により通信線ｌが使用中でないことを確認し
た後、制御回路９は第１の送出回路１から第３図ＰＩＫ
示すようなパス使用要求信号を通信線ｌに向かって送出
する。通信ｎｔが使用中のときには、空くまで待つ。制
御回路９け、パス使用要求信号を送出すると同時に内蔵
のタイマ回路をスタートさせる。このタイマ回路がタイ
ムアツプするまでの間、他の装置からのバス使用権獲得
信が空くまで待つ。
た後、制御回路９は第１の送出回路１から第３図ＰＩＫ
示すようなパス使用要求信号を通信線ｌに向かって送出
する。通信ｎｔが使用中のときには、空くまで待つ。制
御回路９け、パス使用要求信号を送出すると同時に内蔵
のタイマ回路をスタートさせる。このタイマ回路がタイ
ムアツプするまでの間、他の装置からのバス使用権獲得
信が空くまで待つ。
ここで、タイマ回路のタイムアツプするまでの時間を各
装置ごとに異なった値に設定しておくと、設定時間の短
い装置はど高い優先順位を持たせることができる。この
タイマ回路の設定時間内に、パス使用権獲得信号が検出
されなかった場合、制御回路９は第２の送男回路３から
自らのパス使用柳獲得信号を送出する。その徒、他の装
置がバス使用権獲得信号を検知する壕での時間だけ待っ
てデータ通信を実行する。データ通信は、第３の送信回
路６から通信線ｔにデータを送信することにより行う。
装置ごとに異なった値に設定しておくと、設定時間の短
い装置はど高い優先順位を持たせることができる。この
タイマ回路の設定時間内に、パス使用権獲得信号が検出
されなかった場合、制御回路９は第２の送男回路３から
自らのパス使用柳獲得信号を送出する。その徒、他の装
置がバス使用権獲得信号を検知する壕での時間だけ待っ
てデータ通信を実行する。データ通信は、第３の送信回
路６から通信線ｔにデータを送信することにより行う。
以上の操作をフローチャートで示すと第４図のようにな
る。
る。
前述したように、各装置のタイ１回路は優先順位ごとに
時間幅が短く設定されている。これら設定値の差は、バ
ス使用権獲得信号が送出された後金ての装置がそれを検
知するために必要な時間よりも長めにとる必要がある。
時間幅が短く設定されている。これら設定値の差は、バ
ス使用権獲得信号が送出された後金ての装置がそれを検
知するために必要な時間よりも長めにとる必要がある。
このように時間幅を設定することにより、信号線ｌが使
用中でないと判断して複数の装置が同時にバス使用要求
信号を送出した場合にも、優先度の高い装置が先行して
送出するバス使用権獲得信号を優先度の低い装置が検知
してバス使用を中止するため、唯一の装置のみがバス使
用権を得ることができる。このようにして、信号線ｌを
効率よく使用することができる。オた、回路自体も簡単
な構成のものを実現でき、複雑な回路調整も不要である
。１述の説明でけ、信号線ｌの本数について言及してい
ないが、本発明は特に１本のシリアル伝送線に用いてＨ
適である。
用中でないと判断して複数の装置が同時にバス使用要求
信号を送出した場合にも、優先度の高い装置が先行して
送出するバス使用権獲得信号を優先度の低い装置が検知
してバス使用を中止するため、唯一の装置のみがバス使
用権を得ることができる。このようにして、信号線ｌを
効率よく使用することができる。オた、回路自体も簡単
な構成のものを実現でき、複雑な回路調整も不要である
。１述の説明でけ、信号線ｌの本数について言及してい
ないが、本発明は特に１本のシリアル伝送線に用いてＨ
適である。
以上、詳細に説明したように、本発明によりは複数の装
置で同時にバス使用要求が発生した場合、予め定められ
た優先順位Ｋ （ｊｔってその時点における最優先の装
置のみがバス使用権を獲得できるようにして通信線の使
用効率の向上を図ったバス使用管理回路を簡単な構成で
実現することができる。
置で同時にバス使用要求が発生した場合、予め定められ
た優先順位Ｋ （ｊｔってその時点における最優先の装
置のみがバス使用権を獲得できるようにして通信線の使
用効率の向上を図ったバス使用管理回路を簡単な構成で
実現することができる。
第１図はバス接続構成を示す図、第２図は本発明の一実
施例を示す電気的構成図、第３図はタイミングチャート
、第４図はフローチャートである。 １・・・パス使用要求信号送出回路、２・・・バス使用
要求信号検出回路、３・・・パス使用権獲得信号送出回
路、４・・・バス使用権獲得信号検出回路、５・・・デ
ータ通信信号検出回路、６・・・テータ通信送悟回路、
７・・・データ受信回路、８・・・演算処理回路、９・
・・制御回路。 茅１図 第２ 図 Ｐ。 第 ３ 口
施例を示す電気的構成図、第３図はタイミングチャート
、第４図はフローチャートである。 １・・・パス使用要求信号送出回路、２・・・バス使用
要求信号検出回路、３・・・パス使用権獲得信号送出回
路、４・・・バス使用権獲得信号検出回路、５・・・デ
ータ通信信号検出回路、６・・・テータ通信送悟回路、
７・・・データ受信回路、８・・・演算処理回路、９・
・・制御回路。 茅１図 第２ 図 Ｐ。 第 ３ 口
Claims (1)
- 他の装置が通信実行中であることを検知する回路と、パ
ス使用要求信号及びパス使用権獲得信号を出力する回路
と、バス使用要求信号及びパス使用権獲得信号を検出す
る回路と、定められた優先順位に従って時間設定可能な
タイマ回路と、これら各回路を制御する制御回路とによ
り構成さねてなるバス使用管理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11812082A JPS599737A (ja) | 1982-07-07 | 1982-07-07 | バス使用管理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11812082A JPS599737A (ja) | 1982-07-07 | 1982-07-07 | バス使用管理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS599737A true JPS599737A (ja) | 1984-01-19 |
| JPS6153752B2 JPS6153752B2 (ja) | 1986-11-19 |
Family
ID=14728523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11812082A Granted JPS599737A (ja) | 1982-07-07 | 1982-07-07 | バス使用管理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599737A (ja) |
-
1982
- 1982-07-07 JP JP11812082A patent/JPS599737A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6153752B2 (ja) | 1986-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0262429B1 (en) | Data processor having a high speed data transfer function | |
| US8181045B2 (en) | Power control bus | |
| EP0498751A1 (en) | Apparatus and method for communicating between nodes in a network | |
| EP0739112B1 (en) | Electronic devices and operating mode control thereof | |
| JPH0946361A (ja) | シリアルデータ伝送装置及びその制御方法 | |
| JP2510221B2 (ja) | ネットワ―クのノ―ドアドレス設定方式 | |
| JPS599737A (ja) | バス使用管理回路 | |
| JP3109110B2 (ja) | 通信装置及び通信方法 | |
| JPS5847350A (ja) | デ−タ−通信方式 | |
| JP3154626B2 (ja) | シリアル伝送装置 | |
| JP2571460B2 (ja) | イニシャルリセット制御方式 | |
| US7515554B2 (en) | Half-duplex communication control method | |
| JP2749417B2 (ja) | 優先制御回路 | |
| JP3087391B2 (ja) | 伝送システムのステーションアドレス重複チェック方式 | |
| JPH0587384A (ja) | 空気調和機のアドレス設定装置 | |
| KR870000488B1 (ko) | 정보 버스(bus)를 구비한 통신장치 | |
| US6510482B1 (en) | Multiplexed bus data transmission control system | |
| JP3047626B2 (ja) | 通信制御装置 | |
| JPH07101877B2 (ja) | 端末装置 | |
| JP2558728B2 (ja) | 異常割込み処理装置 | |
| JPH03136119A (ja) | データ伝送方式 | |
| JPS61173368A (ja) | 共有記憶装置のアクセス方式 | |
| JPH08191290A (ja) | 正常／異常判定装置 | |
| JPS60204144A (ja) | バス型通信システムにおける障害検出方式 | |
| JPH06175975A (ja) | シリアル通信装置 |