JPS6010349A - Scanning system - Google Patents

Scanning system

Info

Publication number
JPS6010349A
JPS6010349A JP58118897A JP11889783A JPS6010349A JP S6010349 A JPS6010349 A JP S6010349A JP 58118897 A JP58118897 A JP 58118897A JP 11889783 A JP11889783 A JP 11889783A JP S6010349 A JPS6010349 A JP S6010349A
Authority
JP
Japan
Prior art keywords
memory
bit
scan
address
mode table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58118897A
Other languages
Japanese (ja)
Other versions
JPS6350733B2 (en
Inventor
Katsuhiko Shioya
克彦 塩屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58118897A priority Critical patent/JPS6010349A/en
Publication of JPS6010349A publication Critical patent/JPS6010349A/en
Publication of JPS6350733B2 publication Critical patent/JPS6350733B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明はスキャンイン・スキャンアウト方式により対象
装置内の動作状況を変更するとき、書き換えデータによ
る書込みに保護機能を設けたスキャン方式に関する。
DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a scan method in which a protection function is provided for writing with rewritten data when changing the operating status within a target device using a scan-in/scan-out method.

(2)従来技術と問題点 LSI化された論理装置LGにおいて、第1図に示すよ
うに装置内部のレジスタ類或いはフリップフロップFF
I−FFnがシリアルスキャンを形成している場合、他
の装置を使用して論理装置の状況を参照し、場合によっ
ては状況を変更させることができる。即ち外部装置OT
RとしてスキャンメモリSCMを有するものを持って来
てスキャンアウトSO指示を与えると、論理装置LG内
のフリップフロップの状態がシリアルデータとしてスキ
ャンメモリSCMに順次格納される。第1図におけるフ
リップフロップなどを第1ブロツクIBから第4ブロツ
ク4Bまでの4つのブロックに分割した場合、第2図A
はスキャンメモ980M内に各ブロック毎の状態が格納
されている場合を示す。第2図Bは第1図におけるフリ
ップフロップ等が個別にビットOからビットnまでアド
レスされたとして個別状態がビット列となり格納さされ
ていく場合を示している。スキャンメモリSCM内の状
態はアドレスADとデータDTを適宜与えることにより
所定のブロックまたはビットを書き換えることができる
。書き換えた後スキャンインSI指示を与えると、前述
と逆のデータ列が論理装置LGに印加されフリップフロ
ップ等の所定のものが書き換えられた状態にセットされ
る。
(2) Prior art and problems In the LSI logic device LG, as shown in FIG.
If the I-FFn is forming a serial scan, other devices can be used to view and possibly change the status of the logical device. That is, external device OT
When a device having a scan memory SCM is brought as R and a scan out SO instruction is given, the states of the flip-flops in the logic device LG are sequentially stored in the scan memory SCM as serial data. If the flip-flop etc. in Fig. 1 is divided into four blocks from the first block IB to the fourth block 4B, Fig. 2A
indicates a case where the status of each block is stored in the scan memo 980M. FIG. 2B shows a case where the flip-flops and the like in FIG. 1 are individually addressed from bit O to bit n, and the individual states are stored as a bit string. The state in scan memory SCM can be rewritten in a predetermined block or bit by appropriately supplying address AD and data DT. When a scan-in SI instruction is given after rewriting, a data string opposite to that described above is applied to the logic device LG, and predetermined items such as flip-flops are set in the rewritten state.

論理装置内のレジスタ・フリッププロップはその設定場
所により機能が異なっているから、通雷状況でセットを
変更されても、格別問題がないもの、保守診断時にのみ
使用可能のもの、試験時にのみ使用可能のものがあり、
更にまた勝手に変更されると破壊される素子と直接接続
しているものもある。例えば内部バスを直接制御するフ
リップフロップがバスファイトを起こすように制御され
た場合は障害となる。従来スキャンアウトするときデー
タ列に対し、十分な注意を払ってスキャンメモリSCM
に格納しているが、変更データ・アドレスについてはチ
ェック機能が十分でないからスキャンメモリを容易に書
き換えスキャンインして、障害を発生することがあった
The functions of registers and flip-flops in a logic device differ depending on their setting location, so there are some that do not cause any particular problems even if the set is changed in a lightning situation, some that can only be used for maintenance diagnosis, and some that can only be used for testing. There are things that are possible
Furthermore, some are directly connected to elements that would be destroyed if changed without permission. For example, if a flip-flop that directly controls an internal bus is controlled to cause a bus fight, it becomes a problem. Conventionally, when scanning out a data string, careful attention is paid to the scan memory SCM.
However, since the check function for changed data and addresses is not sufficient, the scan memory could be easily rewritten and scanned in, causing failures.

(3)発明の目的 本発明の目的は前述の欠点を改善し、書き換えデータに
よる書込みに保護機能を設けたスキャン方式を提供する
ことにある。
(3) Purpose of the Invention The purpose of the present invention is to improve the above-mentioned drawbacks and to provide a scanning method that provides a protection function for writing with rewritten data.

(4)発明の構成 前述の目的を達成するための本発明の構成は、対象装置
内部の論理回路状態をスキャンアウトにより外部装置の
メモリに読出し、所定アドレスの状態を書き換えた後、
対象装置へスキャンインすることにより対象装置の状況
を変更するスキャン方式において、外部装置には前記メ
モリに対する書込みモードテーブルを設け、該テーブル
には所定アドレスビットに対応し、該アドレスビットの
状態の書き換え可否を定めるビットを付加して設け、前
記メモリ書き換えアドレスが印加されたとき該書込みモ
ードテーブルを参照し、書゛き換え可のときメモリに対
し書込みイネーブル信号を送出することである。
(4) Structure of the Invention The structure of the present invention to achieve the above-mentioned object is to read out the logic circuit state inside the target device to the memory of an external device by scanning out, and after rewriting the state of a predetermined address,
In a scanning method that changes the status of a target device by scanning into the target device, the external device is provided with a write mode table for the memory, and the table has a write mode table corresponding to a predetermined address bit, and a mode for rewriting the state of the address bit. A bit is additionally provided to determine whether rewriting is possible, and when the memory rewriting address is applied, the write mode table is referred to, and when rewriting is possible, a write enable signal is sent to the memory.

(5)発明の実施例 第3図は本発明の一実施例の構成を示すブロック図で、
銅1図と同一符号は同様のものを示す。
(5) Embodiment of the invention FIG. 3 is a block diagram showing the configuration of an embodiment of the invention.
The same symbols as in Figure 1 indicate the same things.

WMTは書込みモードテーブルを示し、スキャンメモリ
に対し、後述の動作のとき書込みイネーブル信号WEを
発するものとする。書込みモードテーブルWMTには、
第4図に示す対照表を設けておく。第4図Aは論理装置
LGのフリップフロップをブロック化した場合の各ブロ
ックに対する書込み可否ビットを設ける。即ち各ブロッ
クについて例えば第1ブロツクについてその先頭アドレ
スと書込み可否ビン)0または1を対照させて設ける。
WMT indicates a write mode table, and it is assumed that a write enable signal WE is issued to the scan memory during an operation described below. The write mode table WMT contains
A comparison table shown in Figure 4 is provided. FIG. 4A shows a write enable/disable bit for each block when the flip-flops of the logic device LG are divided into blocks. That is, for each block, for example, for the first block, its start address and write permission bin (0 or 1) are provided in contrast.

スキャンメモリSMCに対しスキャンアウトSO指示に
よりデータが書込まれる。次に書き換えデータDTと書
き換え用アドレスADが与えられたとき、該アドレスは
書込みモードテーブルWMTに与えられ、アドレスに属
するブロックを知り、対照するビットにより書込み可否
が判る。書込み可のときは書込みイネーブル信号V/E
がスキャンメモリSCMに与えられるから、当該アドレ
スに対しデータで書き換えされる。その後スキャンイン
SI指示によりメモリの内容が論理装置内にセットされ
る。
Data is written to scan memory SMC by a scan out SO instruction. Next, when the rewrite data DT and the rewrite address AD are given, the address is given to the write mode table WMT, the block belonging to the address is known, and whether writing is possible or not can be determined from the corresponding bit. When writing is possible, write enable signal V/E
is given to the scan memory SCM, the address is rewritten with data. Thereafter, the contents of the memory are set in the logical device by a scan-in SI instruction.

次に第4図Bは論理装置LGの゛フリップフロップをビ
ット単位に考え、各ピントに対する書込み可否ビットを
設けた場合を示す図である。データがスキャンアウトさ
れた後、外部データ・アドレスの与えられることは、第
4図Aと同様である。
Next, FIG. 4B is a diagram showing a case in which the flip-flop of the logic device LG is considered bit by bit, and a write enable/disable bit is provided for each focus. After the data is scanned out, the provision of external data addresses is similar to FIG. 4A.

第4図Bの場合はビット単位で書込み可または否が定め
られる。書き換えが終了後、メモリの内容は論理装置内
に更めてセットされる。
In the case of FIG. 4B, whether writing is possible or not is determined bit by bit. After the rewriting is completed, the contents of the memory are further set in the logic device.

なお、スキャンメモリ・書込みモードテーブルをプログ
ラム領域に設け、プログラムにより書込みモードテーブ
ルの参照を行うこともできる。
Note that it is also possible to provide a scan memory/write mode table in the program area and refer to the write mode table by a program.

(6)発明の効果 このようにして本発明にょ奏と、状態変更の対象となる
装置についてスキャンアウトデータをビット毎或いはブ
ロック単位で、書込み制御を行うことができる。そのた
め外部から不特定領域に対する書込み要求をチェックし
、装置を破壊する可能性のある要求を容易に排除するこ
とができる。
(6) Effects of the Invention In this manner, with the present invention, it is possible to control writing of scan-out data bit by bit or block by block for a device whose state is to be changed. Therefore, write requests to unspecified areas from the outside can be checked, and requests that may damage the device can be easily eliminated.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のスキャン方式を説明するブロック構成図
、 第2図は第1図中スキャンメモリのデータ列を示す図、 第3図は本発明の一実施例の構成を示す図、第4図は第
3図中の書込みモードテーブルの構成を説明する図であ
る。 S CM’−m−スキャンメモリ FF・−フリップフロップ WMT−書込みモードテーブル WE−書込みイネーブル信号 特許出願人 富士通株式会社 代理人 弁理士 鈴木栄祐
FIG. 1 is a block diagram illustrating a conventional scan method, FIG. 2 is a diagram showing a data string of the scan memory in FIG. 1, FIG. 3 is a diagram showing the configuration of an embodiment of the present invention, and FIG. The figure is a diagram illustrating the structure of the write mode table in FIG. 3. S CM'-m-Scan memory FF/-Flip-flop WMT-Write mode table WE-Write enable signal Patent applicant Fujitsu Limited Agent Patent attorney Eisuke Suzuki

Claims (1)

【特許請求の範囲】[Claims] 対象装置内部の論理回路状態をスキャンアウトにより外
部装置のメモリに読出し、所定アドレスの状態を書き換
えた後、対象装置へスキャンインすることにより対象装
置の状況を変更するスキャン方式において、外部装置に
は前記メモリに対する書込みモードテーブルを設け、該
テーブルには所定アドレスビットに対応し、該アドレス
ビットの状態の書き換え可否を定めるビットを付加して
設け、前記メモリ書き換えアドレスが印加されたとき該
書込みモードテーブルを参照し、書き換え可のときメモ
リに対し書込みイネーブル信号を送出することを特徴と
するスキャン方式。
In the scanning method, the status of the target device is changed by reading out the logic circuit state inside the target device to the memory of an external device by scanning out, rewriting the state of a predetermined address, and then scanning into the target device. A write mode table for the memory is provided, and the table is additionally provided with a bit that corresponds to a predetermined address bit and determines whether the state of the address bit can be rewritten, and when the memory rewrite address is applied, the write mode table A scanning method characterized by sending a write enable signal to the memory when rewritable is possible.
JP58118897A 1983-06-30 1983-06-30 Scanning system Granted JPS6010349A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58118897A JPS6010349A (en) 1983-06-30 1983-06-30 Scanning system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58118897A JPS6010349A (en) 1983-06-30 1983-06-30 Scanning system

Publications (2)

Publication Number Publication Date
JPS6010349A true JPS6010349A (en) 1985-01-19
JPS6350733B2 JPS6350733B2 (en) 1988-10-11

Family

ID=14747864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58118897A Granted JPS6010349A (en) 1983-06-30 1983-06-30 Scanning system

Country Status (1)

Country Link
JP (1) JPS6010349A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03116368A (en) * 1989-09-29 1991-05-17 Canon Inc character processing device
JPH03116369A (en) * 1989-09-29 1991-05-17 Canon Inc character processing device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5692652A (en) * 1979-12-26 1981-07-27 Fujitsu Ltd Scan-in control system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5692652A (en) * 1979-12-26 1981-07-27 Fujitsu Ltd Scan-in control system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03116368A (en) * 1989-09-29 1991-05-17 Canon Inc character processing device
JPH03116369A (en) * 1989-09-29 1991-05-17 Canon Inc character processing device

Also Published As

Publication number Publication date
JPS6350733B2 (en) 1988-10-11

Similar Documents

Publication Publication Date Title
JP2527935B2 (en) Semiconductor memory test equipment
JPS5847741B2 (en) pattern generator
JPS6125173B2 (en)
JPS6010349A (en) Scanning system
KR100276504B1 (en) Failure-data storage system
JPS6319058A (en) Memory device
US4628450A (en) Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor
US4658376A (en) Magnetic bubble file system
US5790894A (en) Data processing with improved register bit structure
JP2716284B2 (en) Semiconductor integrated circuit
JP3389317B2 (en) Integrated circuit test circuit
JPH0120514B2 (en)
JPH05225045A (en) Sequence controller
JPH06103171A (en) Storage
JP2794717B2 (en) Digital device modeling device
JP2903351B2 (en) Waveform generator
JPS63142589A (en) Semiconductor memory
JPS62251857A (en) Memory control system
KR950020736A (en) Semiconductor memory
JPS6141186A (en) Simultaneous color data writing apparatus
JPH0298761A (en) Memory device
JPH02129731A (en) Control system for write to storage device
JPH04153852A (en) Test system for storage device
JPS63144496A (en) Write control system for storage device
JPH04149896A (en) Method for controlling data writing in ram